JPS6225801Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は信号再生回路、さらに詳しくは同期信
号をともなうデータ信号において同期信号とデー
タ信号との間に生ずる位相ずれを補償してデータ
信号を再生する回路に関するものである。

例えば通帳等に記録されているページマークは
第１図ａ，ｂ，ｃに示されるように同期信号Ｓと
データ信号Ｄとが同時に記録されている。第１図
においてａ，ｂ，ｃのデータ信号はそれぞれ
“１”，“２”，“３”を示している。このようなペ
ージマークを読取るにあたつては同期信号Ｓとデ
ータ信号Ｄとを同時に光センサなどにより走査し
て同期信号Ｓとデータ信号Ｄとを同時に読取り回
路に入力してデータ信号の読取りを行なつてい
た。しかしながらこのような回路では通帳が正し
く挿入されていなかつたり通帳が歪んでいたりし
た場合には同期信号と読取信号との間にずれを生
じて読取りが不可能となる。また、読取データ信
号自体からクロツクを作成するものも考えられて
いるが、データと、通帳の汚れとが区別できない
という欠点がある。

更に、同期信号の周期を保証するために先の同
期信号と遅延信号と、後続の同期信号との論理和
を取る手法も提案されているが、両情報が相互に
スキユー（位相ずれ）を起こすものの同期の保証
はなされないという欠点を有している。

本考案の目的は、相互に位相ずれが生じ得るデ
ータ信号の再生を保証する信号再生回路を提供す
ることにある。

本考案によれば、データ信号の巾を、同期信号
の巾とを時間的に引延ばしこれらの論理積で再生
データ信号値を得る様にし、且つ、引延ばした同
期信号の立上りで、再生ストローブを得るように
したものである。

以下本考案にかかる信号再生回路の実施例につ
いて図面により詳細に説明する。

第２図は本考案にかかる信号再生回路の１例を
示す。同図の例において単安定マルチバイブレー
タ１はその入力にデータ信号が入力されそのＱ端
子出力はゲート回路２に接続される。同期信号は
ゲート回路３に出力されその出力は単安定マルチ
バイブレータ４に接続されるとともにその端子
出力はゲート回路３の他の入力端子に帰還され
る。一方においてゲート回路３の出力は単安定マ
ルチバイブレータ５に入力されそのＱ端子出力は
ゲート回路２の他の入力ならびにＤ型フリツプフ
ロツプ６に入力されそのＱ端子出力はＤ型フリツ
プフロツプ７に接続されそのＱ端子出力はゲート
回路８に接続される。一方においてクロツク入力
はＤ型フリツプフロツプ６および７のCK入力端
子に接続される。Ｄ型フリツプフロツプの端子
出力はゲート回路８の他の入力に接続されその出
力はＤ型フリツプフロツプ９のCK入力端子なら
びにインバータ１０の入力に接続される。一方に
おいてゲート回路２の出力はＤ型フリツプフロツ
プ９に入力され、そのフリツプフロツプ９の出力
として再生信号をインバータ１０の出力として再
生ストローブ信号を得る。またＤ型フリツプフロ
ツプ９は、データ入力端子Ｄ、クロツク入力端子
CK、出力端子Ｑ及び、プリセツト端子を備え
る。（同図信号ハの供給される信号線の入力され
た端子）、フリツプフロツプ９は、プリセツト端
子が“０”の状態に第３図ｅの波形で立上る時、
従つて電圧で言えば０ボルトから例えば−５ボル
トに立下る時、Ｑ出力端子にプリセツト端子に供
給された信号電圧、即ち例えば−５ボルトを出力
し、データ入力端子Ｄの入力をＤ型フリツプフロ
ツプにセツトする場合には、クロツク入力端子
CKが立上がる時その内容をデータ入力端子Ｄの
入力にセツトするものである。

従つて、本実施例の場合、このフリツプフロツ
プ９のデータ入力端子Ｄには第３図ｇでも明らか
な様に、レベル０ボルトのデータが、常時供給さ
れている。

尚、フリツプフロツプ６，７にはプリセツト端
子は図示していないが、フリツプフロツプ６，７
のプリセツト端子は開放状態に置かれ、クロツク
Clが入力された時、データ入力端子Ｄに入力さ
れるデータの状態によつて出力Ｑ及び出力が決
定される。

第２図のごとく構成された回路において、単安
定マルチバイブレータ１は再トリガ可能な単安定
マルチであつてそのパルス幅をt₁に設定する。単
安定マルチバイブレータ４は雑音を除去するため
の単安定マルチバイブレータであつてそのパルス
幅はt₂に設定し、且つ単安定マルチバイブレータ
５のパルス幅を単安定マルチバイブレータ１と同
じくt₁と設定すると第２図の各部における動作波
形のタイムチヤートは第３図の如くになる。

第３図においてａすなわち2t₁は位相ずれ許容
エリアすなわちデータの位相ずれが許容できる範
囲であつて、すでに述べたごとく単安定マルチバ
イブレータ１および５のパルス幅によつて決定さ
れるものであつて、この範囲外のデータはすべて
雑音とみなして無視される。また第３図において
t₂は同期信号無効エリアを示し、同期信号の検出
後一定時間は同期信号を無視し雑音による誤動作
を防ぐ。これはすでに述べたごとく単安定マルチ
バイブレータ５およびアンド回路３によつて決定
される。

第３図ａは同期信号、第３図ｂはデータ信号を
示しこれら同期信号およびデータ信号は単安定マ
ルチバイブレータ１および５によつてパルス幅t₁
のパルスに変換されてそれぞれの出力イおよびロ
に出力される。これを第３図ｃおよびｄに示す。
これら変換された同期信号およびデータ信号波形
はゲート回路２に入力される。ゲート回路２の出
力は、説明を簡略化する意味で、その出力論理極
性を逆転させると、第３図ｅのごとくになる。従
つて、Ｄ型フリツプフロツプ９は、信号ｅの立上
りでセツトされる事となる。フリツプフロツプ
６，７はクロツクClにより入力データをシフト
するシフトレジスタとなつておりナンドゲート８
には１クロツク周期の再生ストローブが発生され
る。ゲート回路２の出力をクロツクパルスｆによ
つて、フリツプフロツプ回路９が作動される。即
ち、フリツプフロツプ回路９は、信号ｅの立上り
でセツトされ、信号ｆ（実際にはインバータ１０
を介しているので、出力論理は逆極性）の立下り
（実際には、ナンド回路８の出力論理ではナンド
回路の出力信号の立上り）でリセツトされる信号
を出力する。これにより、第３図ｇに示すごとき
再生信号を得る。この信号は第３図ｈのデータと
相対応する。尚第３図のタイムチヤートにおいて
第３図ｂに示すデータ信号に混入する雑音パルス
Ｎが無視される状態が明らかにされている。

以上詳細に説明したごとく本考案の特徴とする
ところは同期信号を伴う信号において同期信号を
検出した状態とデータの変化したことを一定時間
保持して処理することにより同期信号とデータと
の間に生ずる位相ずれを補正してデータを再生す
るものであつて、以上説明した実施例においては
ページマークの検出信号を再生する場合について
説明したが本発明は例えばNRZi信号等一般に同
期信号をともなうデータ信号の場合に適用してそ
の効果を奏することは勿論である。

【図面の簡単な説明】

第１図は本考案にかかる信号再生回路において
処理される信号の１例としてのページマークの
例、第２図は本考案にかかる信号再生回路の１実
施例の回路図、第３図は第２図の回路の各部動作
波形のタイムチヤートを示す。 図において１，４，５が単安定マルチバイブレ
ータ、７，８，９がＤ型フリツプフロツプであ
る。

Claims (1)

1. 【実用新案登録請求の範囲】 実質的に同じ位相の同期信号をともなうデータ
   信号を入力して該データ信号を読取り処理する回
   路において、 該同期信号を基準にして第１のパルス巾t₂の信
   号を発生する回路及び該第１のパルス巾t₂の信号
   と同期信号が重なるタイミングで、トリガされ、
   データ信号の位相ずれを補償し得る第２のパルス
   巾t₁の第１のパルス信号を作成する回路と、 データ信号から同期信号の位相ずれを補償し得
   る第２のパルス巾t₁の第２のパルス信号を作成す
   る回路と、 第１及び第２のパルス信号の論理積に対応する
   信号を発生する回路と、 上記第１のパルス信号の後端の変化点を基に、
   該論理積に対応する信号を、読取データ信号とし
   て出力する回路とを備えることを特徴とする信号
   再生回路。