JPH0531280B2 - - Google Patents

Info

Publication number
JPH0531280B2
JPH0531280B2 JP22343284A JP22343284A JPH0531280B2 JP H0531280 B2 JPH0531280 B2 JP H0531280B2 JP 22343284 A JP22343284 A JP 22343284A JP 22343284 A JP22343284 A JP 22343284A JP H0531280 B2 JPH0531280 B2 JP H0531280B2
Authority
JP
Japan
Prior art keywords
varistor
static electricity
signal line
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP22343284A
Other languages
Japanese (ja)
Other versions
JPS61101999A (en
Inventor
Mikio Sumyoshi
Kazuhide Ebine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59223432A priority Critical patent/JPS61101999A/en
Publication of JPS61101999A publication Critical patent/JPS61101999A/en
Publication of JPH0531280B2 publication Critical patent/JPH0531280B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Elimination Of Static Electricity (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はIC(集積回路)を始めとする半導体素
子を静電気放電から保護するための静電気吸収器
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to an electrostatic absorber for protecting semiconductor devices such as ICs (integrated circuits) from electrostatic discharge.

従来の技術 近年、電子機器の多機能化に伴ない、家電機
器、情報通信機器、産業機器分野などにおいて電
子化が推進されつつある。この電子化に用いられ
るIC,LSI(大規模集積回路)などは優れた機能
をもつ反面、静電気などの異常高電圧に対してき
わめて敏感であり、そのため電子機器の誤動作を
招いたり、または破壊に至る場合も少なくない。
一方、電卓やICカードなどに用いられる半導体
素子のように人体などからの静電気放電を回避で
きない場合も多くあり、その静電気対策はきわめ
て重要である。
BACKGROUND OF THE INVENTION In recent years, as electronic devices have become more multi-functional, computerization has been promoted in the fields of home appliances, information and communications equipment, industrial equipment, and the like. Although the ICs and LSIs (Large-Scale Integrated Circuits) used in this computerization have excellent functions, they are extremely sensitive to abnormally high voltages such as static electricity, which can cause electronic equipment to malfunction or be destroyed. There are many cases where this happens.
On the other hand, in many cases, such as semiconductor devices used in calculators and IC cards, it is impossible to avoid electrostatic discharge from the human body, and countermeasures against electrostatic discharge are extremely important.

従来、この種の静電気吸収器は第5図a,bに
示すような構成であつた。第5図において、1は
通常チツプ状をしたICであり、ここでは静電気
の被保護素子に当たる。2はアルミナまたは樹脂
などからなる基板で、各種の機能部品は全てこの
基板2上に設けられる。3および4は上記基板2
の表面にプリント配線により形成された信号線路
で、それぞれその一端は上記IC1に接続され、
また他端は信号の入出力端子(図示せず)に接続
されている。また、上記信号線路3,4の一方は
アース側で、ここでは信号線路4をアース側とし
ている。5は酸化亜鉛またはチタン酸ストロンチ
ウムなどを主原料とするセラミツクからなるチツ
プ状のバリスタで、このバリスタ5の表裏には対
向する電極6,7が形成されている。ここで、電
極6,7はバリスタ5の電気的接続を容易にする
ため、一部がバリスタ5の側面を介してそれぞれ
反対面へも伸びている。8および9はバリスタ5
を信号線路3,4間に接続するためのボンデイン
グワイヤで、直径20〜30μmの金線などが用いら
れる。このボンデイングワイヤ8,9によつてバ
リスタ5は信号線路3,4にそれぞれ結線され、
バリスタ5は信号線路3,4間に接続されたこと
になる。10はバリスタ5を基板2の表面に固定
するための接着剤である。
Conventionally, this type of static electricity absorber has had a structure as shown in FIGS. 5a and 5b. In FIG. 5, 1 is a chip-shaped IC, which here corresponds to an element to be protected from static electricity. Reference numeral 2 denotes a substrate made of alumina or resin, and all the various functional parts are provided on this substrate 2. 3 and 4 are the above substrate 2
A signal line formed by printed wiring on the surface of the circuit, one end of which is connected to the above IC1,
The other end is connected to a signal input/output terminal (not shown). Further, one of the signal lines 3 and 4 is on the ground side, and here the signal line 4 is on the ground side. Reference numeral 5 denotes a chip-shaped varistor made of ceramic whose main raw material is zinc oxide or strontium titanate. Opposite electrodes 6 and 7 are formed on the front and back sides of this varistor 5. Here, in order to facilitate the electrical connection of the varistor 5, a portion of the electrodes 6 and 7 extends through the side surface of the varistor 5 to the opposite surface. 8 and 9 are barista 5
This is a bonding wire for connecting between the signal lines 3 and 4, and a gold wire or the like with a diameter of 20 to 30 μm is used. The varistor 5 is connected to the signal lines 3 and 4 by the bonding wires 8 and 9, respectively.
The varistor 5 is now connected between the signal lines 3 and 4. 10 is an adhesive for fixing the varistor 5 to the surface of the substrate 2.

以上のように構成された従来の静電気吸収器に
ついて、以下その動作を説明する。
The operation of the conventional static electricity absorber configured as described above will be explained below.

まず、人体などに蓄積された静電気はそのほと
んどの場合、手の指先を通してIC1の入出力端
子などへ放電する。そのため、入出力端子から侵
入した静電気の異常高電圧は信号線路3,4間に
現われ、バリスタ5がない場合にはその高電圧が
そのままIC1に印加され、一瞬にしてIC1は破
壊されることになる。しかし、第5図に示すよう
にバリスタ5が信号線路3,4間に接続されてい
ることによつて、静電気はバリスタ5により吸収
され、IC1は保護されることとなる。
First, in most cases, static electricity accumulated in the human body is discharged to the input/output terminals of IC1 through the fingertips of the hands. Therefore, abnormally high voltage due to static electricity that has entered from the input/output terminal appears between the signal lines 3 and 4, and if the varistor 5 is not present, that high voltage will be applied to IC1 as it is, and IC1 will be destroyed in an instant. Become. However, since the varistor 5 is connected between the signal lines 3 and 4 as shown in FIG. 5, the static electricity is absorbed by the varistor 5 and the IC 1 is protected.

発明が解決しようとする問題点 しかしながら、このような従来の構成では十分
にバリスタ5の特性が発揮できず、IC1が保護
できないという問題点があつた。すなわち、ボン
デイングワイヤ8,9はきわめて短かい長さでは
あるが、僅かなインダクタンスを有しているた
め、高周波成分を有した静電気に対して大きな電
圧降下がボンデイングワイヤ8,9に生じる。こ
のため、IC1に印加される電圧はバリスタ5の
制限電圧に加えてこの電圧降下分が印加され、実
際にIC1に印加される電圧はバリスタ5の制限
電圧の数倍になることもある。
Problems to be Solved by the Invention However, with such a conventional configuration, there was a problem in that the characteristics of the varistor 5 could not be fully exhibited and the IC 1 could not be protected. That is, although the bonding wires 8 and 9 have extremely short lengths, they have a small inductance, so that a large voltage drop occurs in the bonding wires 8 and 9 due to static electricity having a high frequency component. For this reason, the voltage applied to IC1 is applied in addition to the limited voltage of varistor 5, and this voltage drop is applied, and the voltage actually applied to IC1 may be several times the limited voltage of varistor 5.

本発明はこのような問題点を解決しようとする
もので、半導体素子に印加される電圧がバリスタ
5の制限電圧のみになる静電気吸収器を提供する
ことを目的としている。
The present invention aims to solve these problems, and aims to provide a static electricity absorber in which the voltage applied to the semiconductor element is only the voltage limited by the varistor 5.

問題点を解決するための手段 本発明は上記問題点を解決するため、半導体素
子に結線される信号線路がプリント配線によつて
形成され、上記プリント配線による信号線路間に
接続される表裏に対向す電極を有したバリスタ5
の少なくとも片面の電極が上記信号線路の電路を
形成するようにしたものである。
Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a method in which signal lines connected to a semiconductor element are formed by printed wiring, and opposite sides are connected between the signal lines formed by the printed wiring. Varistor 5 with electrodes
The electrodes on at least one side of the signal line form an electric path of the signal line.

作 用 本発明は上記した構成により、信号入出力端子
側からみたバリスタの制限電圧は、従来と同様に
バリスタの制限電圧にインダクタンス成分による
電圧降下分が加わつたものとなるが、半導体素子
側からみればバリスタの制限電圧のみとなり、保
護特性の優れた静電気吸収器が得られることにな
る。
Effects With the above configuration of the present invention, the limited voltage of the varistor seen from the signal input/output terminal side becomes the limited voltage of the varistor plus the voltage drop due to the inductance component, as in the conventional case, but from the semiconductor element side. As you can see, only the voltage is limited by the varistor, and a static electricity absorber with excellent protection properties can be obtained.

実施例 第1図は本発明の静電気吸収器の一実施例を示
し、同図aは平面図、同図bは同図aのイ−ロ線
の断面図である。第1図において、11は通常チ
ツプ状をしたICなどの半導体素子であり、ここ
では静電気の被保護素子に当たる。12は基板、
13および14は信号線路で、これらはそれぞれ
従来の基板2、信号線路3,4と対応するもので
ある。ここで、上記信号線路13は途中で切断さ
れており、また信号線路14の一部を突出させて
バリスタ15の裏面に至る端子部14aをプリン
ト配線手法にて構成しており、これらが従来と異
なる点である。また、上記バリスタ15は従来と
同様に酸化亜鉛などを主原料とするセラミツクか
らなるチツプ状のもので、その表裏面には対向し
て電極16,17が設けられている。18および
19は信号線路13の切断された両端からそれぞ
れボンデイングによつてバリスタ15の表面の電
極16に電気的接続を形成しているワイヤ、20
はバリスタ15の裏面の電極17と上記端子部1
4aとを接続している半田または導電性接着剤で
ある。
Embodiment FIG. 1 shows an embodiment of the static electricity absorber of the present invention, in which FIG. 1A is a plan view and FIG. In FIG. 1, reference numeral 11 is a semiconductor element such as an IC, which is usually chip-shaped, and here corresponds to an element to be protected from static electricity. 12 is a substrate;
Signal lines 13 and 14 correspond to the conventional substrate 2 and signal lines 3 and 4, respectively. Here, the signal line 13 is cut in the middle, and a terminal portion 14a extending from a part of the signal line 14 to the back surface of the varistor 15 is constructed using a printed wiring method, which is different from the conventional method. This is a different point. Further, the varistor 15 is a chip-shaped one made of ceramic whose main material is zinc oxide or the like, as in the prior art, and electrodes 16 and 17 are provided on the front and back surfaces of the varistor 15 to face each other. Wires 20 and 18 are electrically connected from both ends of the signal line 13 to the electrode 16 on the surface of the varistor 15 by bonding, respectively.
is the electrode 17 on the back surface of the varistor 15 and the terminal portion 1
4a is solder or conductive adhesive.

次に、以上のように構成された静電気吸収器の
動作を説明する。今、信号線路13,14間に静
電気が侵入した場合、ワイヤ18→電極16→バ
リスタ15→電極17→半田または接着剤20→
端子部14aのルートにて静電気電流が流れる。
この時、ワイヤ18には従来例と同様にインダク
タンスによる電圧降下が生じる。しかしながら、
半導体素子11に印加される電圧はワイヤ19を
通じてバリスタ15の電極16表面の電圧のみで
あり、ワイヤ18における電圧降下分は全く印加
されない。また、信号の入出力に対しては、信号
線路13を一部切断しているが、電極16の一
部、すなわち電極16上のワイヤ18,19のボ
ンデイング間が信号線路の電極となつているため
に何ら問題はない。
Next, the operation of the static electricity absorber configured as above will be explained. Now, if static electricity enters between the signal lines 13 and 14, wire 18 → electrode 16 → varistor 15 → electrode 17 → solder or adhesive 20 →
An electrostatic current flows through the route of the terminal portion 14a.
At this time, a voltage drop occurs in the wire 18 due to inductance, similar to the conventional example. however,
The voltage applied to the semiconductor element 11 is only the voltage on the surface of the electrode 16 of the varistor 15 through the wire 19, and the voltage drop across the wire 18 is not applied at all. In addition, for signal input/output, a part of the signal line 13 is cut off, but a part of the electrode 16, that is, between the bonding wires 18 and 19 on the electrode 16 serves as the electrode of the signal line. There is no problem with that.

次に、本発明の第2の実施例について第2図
a,bと共に説明する。上記第1の実施例との違
いは、端子部14aを設けることなく、バリスタ
15を信号線路14上に接続した点である。21
は信号線路14のその切断部である。このように
構成された静電気吸収器の作用は第1図と同様で
あるが、第1図の端子部14aにおける電圧降下
分をも低減できる効果を有するものである。
Next, a second embodiment of the present invention will be described with reference to FIGS. 2a and 2b. The difference from the first embodiment is that the varistor 15 is connected to the signal line 14 without providing the terminal portion 14a. 21
is the cut portion of the signal line 14. The function of the static electricity absorber constructed in this way is similar to that shown in FIG. 1, but it also has the effect of reducing the voltage drop at the terminal portion 14a shown in FIG.

次いで、本発明の第3の実施例について第3図
a,bと共に説明する。上記第2図の第2の実施
例との違いは、信号線路14を信号線路13と同
様にバリスタ15の接続点で切断し、バリスタ1
5の両電極16,17を共に信号線路の電路とし
た点である。このように構成された静電気吸収器
の作用は第2図と同様であるが、上記端子部14
aにおける電圧降下分の低減がさらに良好となる
効果を有するものである。
Next, a third embodiment of the present invention will be described with reference to FIGS. 3a and 3b. The difference from the second embodiment shown in FIG.
The point is that both electrodes 16 and 17 of No. 5 are both used as an electric path of a signal line. The function of the static electricity absorber constructed in this way is similar to that shown in FIG.
This has the effect of further improving the reduction in the voltage drop at point a.

さらに、本発明の第4の実施例について第4図
と共に説明する。この第4の実施例におけるバリ
スタ22は第5図に示した従来例と同様な構造を
有し、また信号線路13,14は第3図の実施例
と同様に共にバリスタ22の接続点で切断された
ものである。第4図の23はバリスタ22の表面
側の電極で信号線路13の切断部間にブリツジ状
に、また24は裏面側の電極で信号線路14の切
断部間に同様にブリツジ状にそれぞれ半田または
導電性接着剤にて接続されている。25および2
6はそれぞれの接続部である。この第4の実施例
では第3図と同様、バリスタ22の表裏面の電極
23,24が信号線路13,14の電路となり、
同様な効果を発揮するものである。
Furthermore, a fourth embodiment of the present invention will be described with reference to FIG. The varistor 22 in this fourth embodiment has a structure similar to that of the conventional example shown in FIG. It is what was done. In FIG. 4, 23 is an electrode on the front side of the varistor 22 in a bridge shape between the cut portions of the signal line 13, and 24 is an electrode on the back side that is similarly connected in a bridge shape between the cut portions of the signal line 14. Connected with conductive adhesive. 25 and 2
6 is each connection part. In this fourth embodiment, as in FIG. 3, the electrodes 23 and 24 on the front and back surfaces of the varistor 22 serve as electrical paths for the signal lines 13 and 14,
It exhibits similar effects.

発明の効果 以上のように本発明によれば、表裏に対向する
電極を有したバリスタの少なくとも一方の電極が
信号線路の電路を形成することによつて、静電気
吸収時の半導体素子に印加される電圧が接続線の
インダクタンスに影響されずバリスタの制限電圧
のみとなり、優れた静電気抑制効果が得られるこ
ととなる。
Effects of the Invention As described above, according to the present invention, at least one electrode of a varistor having electrodes facing each other on the front and back sides forms an electric path of a signal line, so that static electricity is not applied to a semiconductor element when absorbing static electricity. The voltage is not affected by the inductance of the connecting wire and is limited only by the varistor voltage, resulting in an excellent static electricity suppression effect.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図aは本発明における静電気吸収器の一実
施例を示す平面図、同図bは同図aのイ−ロ線の
断面図、第2図a,第3図a,第4図aはそれぞ
れ本発明の第2〜第4の実施例を示す平面図、第
2図b,第3図b,第4図bはそれぞれ第2図
a,第3図a,第4図aのハ−ニ線,ホ−ヘ線,
ト−チ線の断面図、第5図aは従来例の静電気吸
収器を示す平面図、同図bは同図aのリ−ヌ線の
断面図である。 11……半導体素子、13,14……信号線
路、15,22……バリスタ、16,17,2
3,24……電極。
Fig. 1a is a plan view showing an embodiment of the static electricity absorber according to the present invention, Fig. 1b is a sectional view taken along the E-Ro line in Fig. 2a, Fig. 3a, and Fig. 4a. are plan views showing the second to fourth embodiments of the present invention, and FIGS. 2b, 3b, and 4b are plan views of FIGS. 2a, 3a, and 4a, respectively. -2 line, Hohe line,
5A is a plan view showing a conventional static electricity absorber, and FIG. 5B is a sectional view taken along the line line in FIG. 5A. 11... Semiconductor element, 13, 14... Signal line, 15, 22... Varistor, 16, 17, 2
3, 24...electrode.

Claims (1)

【特許請求の範囲】[Claims] 1 半導体素子に結線される信号線路がプリント
配線によつて形成され、上記プリント配線による
信号線路間に接続される表裏に対向する電極を有
したバリスタの少なくとも片面の電極が上記信号
線路の電路を形成するようにしたことを特徴とす
る静電気吸収器。
1 A signal line connected to a semiconductor element is formed by printed wiring, and an electrode on at least one side of a varistor having electrodes facing each other on the front and back sides connected between the signal lines formed by the printed wiring connects the electric path of the signal line. A static electricity absorber characterized by being configured to form a static electricity absorber.
JP59223432A 1984-10-23 1984-10-23 static electricity absorber Granted JPS61101999A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59223432A JPS61101999A (en) 1984-10-23 1984-10-23 static electricity absorber

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59223432A JPS61101999A (en) 1984-10-23 1984-10-23 static electricity absorber

Publications (2)

Publication Number Publication Date
JPS61101999A JPS61101999A (en) 1986-05-20
JPH0531280B2 true JPH0531280B2 (en) 1993-05-12

Family

ID=16798049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59223432A Granted JPS61101999A (en) 1984-10-23 1984-10-23 static electricity absorber

Country Status (1)

Country Link
JP (1) JPS61101999A (en)

Also Published As

Publication number Publication date
JPS61101999A (en) 1986-05-20

Similar Documents

Publication Publication Date Title
JPH01146796A (en) Electrostatic protective device for electronic card
US6078092A (en) Resettable fuse integrated circuit package
JP2636214B2 (en) Static electricity absorber
JPS61101999A (en) static electricity absorber
JPH0334887Y2 (en)
JPS61110999A (en) Electrostatic absorber
JPS61202401A (en) Electrostatic absorber
US20050024800A1 (en) Voltage protection device
JPS61189604A (en) surge absorber
JPS61117802A (en) Surge absorber
JP2636213B2 (en) Static electricity absorber
JP2001035632A (en) Printed board device and its manufacture
JPS61110998A (en) Electrostatic absorber
JPS5852866A (en) Integrated circuit
JPH0214288Y2 (en)
JPS595601A (en) Multi-electrode voltage nonlinear resistor
JPS6289301A (en) surge absorber
JPS61202402A (en) surge absorber
JPS6289302A (en) static electricity absorber
JPH0139064Y2 (en)
JPS61125103A (en) Surge noise absorber
JPH02156508A (en) Surge absorber
JPS6343390A (en) Hybrid integrated circuit board
JPS61113267A (en) Semiconductor device
JP2000023352A (en) Protector for communication equipment