JPH0531333B2 - - Google Patents

Info

Publication number
JPH0531333B2
JPH0531333B2 JP57125564A JP12556482A JPH0531333B2 JP H0531333 B2 JPH0531333 B2 JP H0531333B2 JP 57125564 A JP57125564 A JP 57125564A JP 12556482 A JP12556482 A JP 12556482A JP H0531333 B2 JPH0531333 B2 JP H0531333B2
Authority
JP
Japan
Prior art keywords
signal
bits
address
information bits
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57125564A
Other languages
English (en)
Other versions
JPS5916437A (ja
Inventor
Etsumi Fujita
Yasuhiro Hideshima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP57125564A priority Critical patent/JPS5916437A/ja
Publication of JPS5916437A publication Critical patent/JPS5916437A/ja
Publication of JPH0531333B2 publication Critical patent/JPH0531333B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/15Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes

Landscapes

  • Physics & Mathematics (AREA)
  • Algebra (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Facsimiles In General (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明はデイジタル信号伝送方式、特に
CATV(有線テレビジヨン)ラインを用いてデイ
ジタルオーデイオ信号を伝送する場合等に用いて
好適なデイジタル信号伝送方式に関する。
背景技術とその問題点 CATVラインを用いてデイジタルオーデイオ
信号を伝送すると共にそのハードウエアとしても
現在使用されているテレビジヨン受像機の部品を
流用できる4値レベルVSB(残留側帯波)方式の
デイジタル信号伝送方式が、本発明者等によつ
て、先に提案された。
第1図乃至第3図はその際に使用される信号フ
オーマツト、第4図及び第5図はその具体的な回
路構成である。
先ず信号フオーマツトに付いて説明すると、第
1図Aは例えばLチヤンネル(16ビツト)、Rチ
ヤンネル(16ビツト)、ここではアドレス信号と
して使用されるサービスビツト(2ビツト)の34
ビツトから成る1ステレオチヤンネル、第1図B
は例えばチヤンネルA、B、C及びD(いずれも
34ビツト)、BCHコード(16ビツト)、同期
(SYNC)コード(10ビツト)の162ビツトから成
る1ワード、第1図Cは32ワード(5184ビツト)
から成る1フレームのそれぞれ信号フオーマツト
を示している。そしてこのような信号フオーマツ
トの2系列(即ち、4値レベル)を使用した伝送
容量(伝送速度)は44.1×103×{(16×2+2)×
4+16+10}×2=14.2884MBPSとなる。これ
は、3.58MHzの色副搬送波レベルにおいて約3dB
の減衰をもつたフイルタの4値での伝送速度3.58
×106×2×2=14.32MBPSの許容範囲内にあ
り、テレビジヨンの1チヤンネルの帯域幅即ち
6MHzの伝送路で充分伝送することが可能である
ことがわかる。
また、CATVラインにおける誤りのほとんど
は、符号間干渉によるものである。そこで誤り訂
正符号はワードごとに付加するが、この誤り訂正
符号としては例えば2ビツト訂正能力を有する第
6図に示すように(225、239)BCHコードが短
縮化された(152、136)のBCHコードが使用さ
れ、このコードは136ビツトが情報ビツトであり、
16ビツトがチエツクビツトである。
そして信号の分布としては、第2図Aの如く例
えば1系列を構成するチヤンネルA〜Dの内、チ
ヤンネルAにはデイジタルオーデイオプログラム
(ステレオ)P1(44.1KHzで片チヤンネル分が16ビ
ツト)、チヤンネルBにはデイジタルオーデイオ
プログラム(ステレオ)P2(44.1KHzで片チヤン
ネル分が16ビツト)、チヤンネルCにはアナウン
ス情報(モノラル)(22.1KHz8ビツト)P3と案
内情報(モノラル)(22.1KHz8ビツト)P4が時
分割的に、チヤンネルDにはフアクシミリP5と
フアクシミリP6が挿入される。尚P3とP4は2つ
のプログラムが同時に選択される時は、その内容
の重要度や緊急度等に応じていずれかが優先され
るようになされており、例えばここではP4に対
してP3が優先されるようになされている。又、
P5、P6についても一方が他方に対して優先でき
るようにされている。又送信側はチヤンネルC及
びDのサービスビツト(SB)によつて決定され
るようになされている。
そして上述の4つのステレオチヤンネルA〜D
の1系列の他に、更に別な4つのステレオチヤン
ネルを伝送する場合には、他の1系列を表わす第
2図B側に挿入するようにしている。
第3図は4値レベルで伝送する場合の信号フオ
ーマツトを得る場合を例示的に示している。即ち
第3図Aでは1系列を成すチヤンネルAからチヤ
ンネルDまでの信号構成のもの(第2図A相当)
を配列し、第3図Bでは別な1系列を成すチヤン
ネルEからチヤンネルHまでの信号構成のもの
(第2図B相当)を配列する。そしてこれら第3
図A及びBの2値レベルのものを4値レベルに変
換して、第3図Cに示すようにチヤンネルAと
E、チヤンネルBとF、チヤンネルCとG、チヤ
ンネルDとHが混在する一つの信号フオーマツト
を構成するようにしている。又、この場合両系列
の誤り訂正符号も4値レベルとなる。尚、この場
合に同期信号SYNCは後述される理由から2値レ
ベルとなし、4値レベルには変換しないようにし
ている。
次に具体的回路構成を第4図及び第5図に付い
て説明する。第4図は送信側、第5図は受信側の
それぞれ構成を表わしている。
先ず第4図について説明すると、入力端子1〜
6には上述したようなプログラムP1〜P6の情報
がそれぞれ供給され、入力端子1〜4からのオー
デイオアナログ信号は、アナログ−デイジタル変
換器(以下、A/D変換器と云う)7〜10にお
いてアナログ信号よりデイジタル信号に変換さ
れ、インターフエース回路11を介してマルチプ
レクサ13に供給される。一方入力端子5及び6
からの例えばデイジタル信号であるフアクシミリ
信号は、インターフエース回路11を介してマル
チプレクサ13に供給される。またアドレススイ
ツチ回路12からのアドレス信号がインターフエ
ース回路11を介してマルチプレクサ13に供給
される。このアドレス信号により少くとも1個以
上ある受信機をアドレス指定するわけである。そ
してここで、これらの信号は、上述の如く対応す
る各チヤンネルに配分されると共に誤り訂正符号
及び同期信号等が付加されて出力される。そして
マルチプレクサ13からの出力信号は、符号間干
渉がなされるように送受信系全体の周波数特性を
合わせるためBTF14を通してデイジタル−ア
ナログ変換器(以下、D/A変換器と云う)から
なる4値レベル変換回路15に供給され、こゝで
7.15MBPS×2のデータ系列から4値レベルのベ
ースバンド信号に変換される。なお、送信しよう
とするデータ系列が1系列(7.15MBPS相当)だ
けのときは、他方の1系列“1”または“0”の
レベルに固定すればよい。変換回路15の出力信
号はAM変調器16に供給され、こゝで発振器1
7からの例えば38.9MHzの搬送波が、変換回路1
5の出力信号により変調される。従つて変調器1
6の出力側には中間周波数fif=38.9MHzの信号が
得られ、この信号は残留側帯波フイルタ
(VSBF)18を通して混合回路19に供給され、
ここで局部発振回路20からの局部発振周波数例
えばf1の信号と混合されて周波数変換され、その
出力側に周波数f1−fifの信号として取り出され
る。なお、発振回路20の局部発振周波数は、任
意チヤンネルの送信周波数よりfif分だけ高い周波
数に設定される。従つて、送信チヤンネルの局部
発振周波数を選択することによつて決定される。
混合回路19からの出力信号は、バンドパスフ
イルタ21を通して出力端子22に取り出され、
この出力端子22からの信号がCATVシステム
の所謂ヘツドエンド(図示せず)に供給される。
そしてヘツドエンドからの信号は、図示せずも
CATVラインを介して受信側に供給される。な
お、23は他系列データCH.E〜CH.Hの入力装
置である。
このようにしてCATVラインを介して伝送さ
れてきた信号は、第5図に示す受信側の入力端子
31よりフロントエンド32に供給され、こゝで
増幅された後例えば58.75MHzの如き中間周波数
信号に変換される。この中間周波数信号は、AM
検波器例えばPLL検波器33に供給され、ここ
で4値レベルのベースバンド信号が復調される。
尚AM検波器としては慣用のテレビジヨンシステ
ムに使用されているものを用いてもよいけれど
も、波形歪みを避けるために、上述の如きPLL
検波器を用いる方が好ましい。
PLL検波器33からの出力信号はレベル比較
器34に供給され、ここでアイパターンの開いた
所でレベルを識別してデジタルデータを取り出
し、次段のデマルチプレクサ35に供給する。そ
してここでデータの並び換えや誤り訂正或いは同
期信号(SYNC)の抽出等の信号処理が行われ
る。そして、送信側でアドレス指定したアドレス
値と、個々に受信側(受信機)に予め設定されて
いる設定アドレス値と一致することがアドレスデ
コーダ38で検出されると、デマルチプレクサ3
5からのデジタル信号は、アドレスデコーダ38
からの出力信号の制御のもとにスイツチ回路36
のスイツチ361,362を介してD/A変換器3
9及び40に供給され、ここでデイジタル信号よ
りアナログ信号に変換された後出力端子42及び
43にそれぞれ出力される。尚スイツチ361
接点a側にある時にはプログラムP1、接点b側
にある時にはプログラムP2、一方スイツチ362
が接点a側にある時にはプログラムP3、接点b
側にある時にはプログラムP4が、それぞれアド
レスデコーダ38からの出力信号により切り換え
られて取り出される。一方フアクシミリ信号はス
イツチ回路37を介してフアクシミリ用インタフ
エース回路41を通して出力端子44に取り出さ
れる。この場合もスイツチ回路37のスイツチ接
点a側にある時にはプログラムP5が取り出され、
接点b側にある時にはプログラムP6が切り換え
られて取り出される。そして、この受信側(受信
機)が送信側で何もアドレスされなかつたとき
は、すなわち、送信側のアドレス値と受信側の設
定アドレス値が一致しなかつたときはアドレスデ
コーダ38からのミユーテイング信号によりスイ
ツチ回路36及び37の各スイツチは接点c側に
切り換わり、この受信側では送信側からの情報は
受信できなくなる。
また、これらの信号処理に際してのビツトクロ
ツクは、ジツタの影響を受けることなくビツトク
ロツクを再生するために、同期信号の期間のみを
参照して行なわれる。即ちPLL検波器33の出
力側には、同期信号SYNC期間のみ2値レベルの
信号で、その他の時間は4値レベルの信号とされ
た出力信号が取り出されるので、デマルチプレク
サ35からの同期信号SYNCとレベル比較器34
からのデータをクロツク再生器45に供給し、同
期信号SYNCの期間のみ2値レベルとされている
データをビツトクロツクとして取り出し、デマル
チプレクサ35に供給するようにする。つまり同
期信号期間の2値レベル信号を参照することによ
り、ジツタの少ないビツトクロツクを再生するこ
とができる。又この同期信号期間中はいつも一定
パターンであるので、この同期信号期間の信号電
圧を参照し、AGC回路46においてAGC電圧を
発生し、これをフロントエンド32に供給するよ
うにする。これによつて常に安定したAGC動作
を得ることができる。
ところで、第4図及び第5図の如き回路の場
合、放送電波を通じて受信機を個別にENABLE
(映るようにしたり、音を出したりすること)し
たり、DISABLE(映らなくしたり、音を出さな
くすること)したりする所謂アドレサブル
(ADDRESSABLE)機能を持たせるには、送信
側においては、上述でサービスビツトをアドレス
信号とした如くアドレス指定専用のビツトを設け
る必要があり、従つて1ブロツク当りのビツト数
が増えてデータ伝送のビツトレートが高くなる不
都合がある。
また受信側においては、アドレス指定専用のビ
ツトをデコードするアドレスデコーダを設ける必
要があり、構成が複雑になる等の欠点がある。
発明の目的 この発明は斯る点に鑑み、アドレス指定専用の
ビツトを伝送することなく、所望のアドレサブル
機能を達成できるデイジタル信号伝送方式を提供
するものである。
発明の概要 この発明では、誤り訂正符号の短縮化時の不要
情報ビツトを用い、アドレス指定したい受信機に
対しては誤り0、アドレス指定したくない受信機
に対しては所定の誤り、例えばミユーテイングス
レツシヨルドレベルを越える誤りを与えることに
より、データ伝送のビツトレールを高くすること
なく、しかも簡単な構成でアドレサブル機能を容
易に達成できる。さらに具体的に説明すると、例
えば、第6図および第9図に示すように、送信機
T側で、情報ビツトに不要情報ビツトを付加して
誤り訂正符号化を行い、上記情報ビツト及び誤り
訂正符号を伝送するデイジタル伝送方式におい
て、上記不要情報ビツトを受信機R側を特定する
アドレス値としたものである。
実施例 以下、この発明の一実施例を第7図〜第9図に
基づいて詳しく説明する。
第7図及び第8図は本実施例の構成を示すもの
で、第7図が送信側、第8図が受信側を夫々表わ
している。なお、各図において、第4図及び第5
図と対応する部分には同一符号を付し、その詳細
説明は省略する。
本発明では誤り訂正符号の短縮化時の不要情報
ビツトすなわち第6図における左側部分の、
BCHコードを作るときのみ使用され、本来の情
報ビツトとしては使用されず、また伝送されるこ
ともない103ビツトの不要情報ビツトをアドレス
指定に使用する。なお、不要情報ビツト〔00……
01〕のうちLSBを1としているのは、この不要
情報ビツトが全で0であると、136ビツトの情報
が全て0のときBCHコードも全て0となり、情
報が何等伝送されなかつたり、或いはラインその
ものが断線している状態と判別できなくなるた
め、意識的に1として判別できるようにしてい
る。因みに不要情報ビツト〔00……01〕に対して
136ビツトの情報が全て0のとき、BCHコードは
〔0111111010110110〕となる。そしてアドレス指
定したい受信機に対しては誤り0、アドレス指定
したくない受信機に対しては、例えばミユーテイ
ングスレツシヨルドレベルを越える誤りを持つよ
うにする。例えば、第6図において不要情報ビツ
ト〔00……01〕をアドレス指定したい受信機の設
定アドレス値となし、一方、不要情報ビツト〔00
……01〕のうちの0の部分の任意の数のビツトを
1に反転し、不要情報ビツト〔00……01〕に対し
て少なくともミユーテイングスレツシヨルドレベ
ルを越える誤りを持つような値をアドレス指定し
たくない受信機の設定アドレス値とすると、送信
側で不要情報ビツト〔00……01〕をアドレス値と
して生成したBCH符号を伝送することにより、
受信側ではアドレス指定したくない受信機に対し
てはミユーテイングスレツシヨルドレベルを越え
るような誤りを持つ信号が与えられて受信機は
DISABLE状態となり、一方同じ信号がアドレス
指定したい受信機に対しては誤り0に見えるので
受信機はENABLE状態となり、従つて何等アド
レス指定専用のビツトを送らなくてもアドレサブ
ル機能を持たせることができるわけである。
なお、受信側のミユーテイングスレツシヨルド
レベルを2ビツト以上エラーが多数回連続して発
生した場合とすると、指定可能なアドレス数(2
ビツトエラーを発生させる数)は103C2=5253と
なる。
そこで、第7図においてマルチプレクサ13に
対してアドレススイツチ回路24を設け、上述の
103ビツトの不要情報ビツトを用いてアドレス値
を設定する。このアドレス値はアドレススイツチ
回路24で不要情報ビツトを用いて任意に設定し
得るものである。
一方受信側では、第8図の如き受信機(こゝで
は1台のみの構成を代表的に示している)のデマ
ルチプレクサ35においてアドレス指定したい受
信機であれば誤り0、すなわち送信側のアドレス
値と同じアドレス値が設定され、アドレス指定し
たくない受信機であれば所定の誤り、例えばミユ
ーテイングスレツシヨンドレベルを越える誤り、
すなわち送信側のアドレス値と異なるアドレス値
が設定される。
そして送信側では、受信側の各受信機の設定ア
ドレス値が予めわかるようになされており、従つ
て送信側のアドレス値を任意に設定することによ
り、自由に任意の受信機をENABLE状態にした
り、或いはDISABLE状態にしたりする等アドレ
サブル機能が得られるわけである。
いま受信側(受信機)が送信側よりアドレス指
定されたものであれば、デマルチプレクサ35か
らの制御信号により、スイツチ回路36及び37
の各スイツチは、プログラム情報に応じて接点a
又はb側に接続されて、デマルチプレクサ35か
らのデイジタル出力信号を、デイジタルオーデイ
オ信号の場合はD/A変換器39及び40でアナ
ログ信号に変換した後出力端子42及び43に出
力し、フアクシミリ信号の場合はインタフエース
回路41を通して出力端子44に出力する。つま
り、受信機はBNABLEの状態とされる。
また、この受信側がアドレス指定されたもので
なければ、デマルチプレサ35からの制御信号
(ミユーテイング信号)により、スイツチ回路3
6及び37の各スイツチは、全て接点c側に切換
えられて、デマルチプレクサ35からのデイジタ
ル出力信号を遮断する。つまり、受信側は
DISABLEの状態とされる。
例えば、第9図において、上述のアドレススイ
ツチ回路24のアドレス値に対応するようなアド
レス値を設定し得る単一の送信機Tと夫々所定の
設定アドレス値を有する複数個の受信機Rを考え
た場合に、送信機Tの設定アドレス値“B”とす
ると、このアドレス値“B”に設定された受信機
RのみがENABLE状態となり、アドレス値“B”
以外のアドレス値“A”、“C”に設定された受信
機RはDISABLE状態となる。また送信機Tの設
定アドレス値を“A”とすると、このアドレス値
“A”に設定された受信機RのみがENABLE状態
となり、アドレス値“B”、“C”に設定された受
信機はDISABLE状態となる。アドレス値“C”
に付いても同様である。
応用例 なお、上述の実施例ではCATVラインを用い
てデイジタルオーデイオ信号とフアクシミリ信号
にアドレス信号を付加して多重伝送する場合を例
にとり説明したが、これに限定されることなく、
少なくともアドレス信号を含むその他のデイジタ
ル信号の伝送の場合にも同様に適用可能である。
発明の効果 上述の如くこの発明によれば、誤り訂正符号の
短縮化時の不要情報ビツトにアドレサブル機能を
持たせたので、従来の如くアドレス指定専用のビ
ツトを設ける必要がなく、もつてデータ伝送のビ
ツトレートを低くすることができる。また、受信
側ではアドレス指定専用のビツトをデコードする
アドレスデコーダを設ける必要がないので、それ
だけ構成が簡単となる。
【図面の簡単な説明】
第1図〜第3図はこの発明の先行技術に係る信
号フオーマツトを示す線図、第4図及び第5図は
その具体的回路構成を示すブロツク図、第6図は
この発明の説明に供するための線図、第7図及び
第8図はこの発明の一実施例を示すブロツク図、
第9図はこの発明の説明に供するためのブロツク
図である。 7〜10はアナログ−デイジタル変換器、11
はインターフエース回路、12,24はアドレス
スイツチ回路、13はマルチプレクサ、14はバ
イナリイトランスバーサルフイルタ(BTF)、1
5は4値レベル変換回路、16はAM変調器、1
7は発振器、18は残留側帯波フイルタ
(VSBF)、19は混合回路、20は局部発振回
路、21はバンドパスフイルタ、23は他系列デ
ータの入力装置、32はフロントエンド、33は
PLL検波器、34はレベル比較器、35はデマ
ルチプレクサ、36,37はスイツチ回路、38
はアドレスデコーダ、39,40はデジタル−ア
ナログ変換器、41はフアクシミリ用インターフ
エース回路、45はクロツク再生回路、46は
AGC回路である。

Claims (1)

    【特許請求の範囲】
  1. 1 送信機で情報ビットに不要情報ビツトを付加
    して誤り訂正符号化を行い、上記情報ビツト及び
    誤り訂正符号を伝送し、受信機で上記不要情報ビ
    ツトと同一パターンのデータ及び伝送された上記
    誤り訂正符号を用いて、伝送された上記情報ビツ
    トの誤り訂正を行うデイジタル信号伝送方式にお
    いて、予め受信機毎に上記不要情報ビツトのパタ
    ーンを異ならせて設定することを特徴とするデイ
    ジタル信号伝送方式。
JP57125564A 1982-07-19 1982-07-19 ディジタル信号伝送方式 Granted JPS5916437A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57125564A JPS5916437A (ja) 1982-07-19 1982-07-19 ディジタル信号伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57125564A JPS5916437A (ja) 1982-07-19 1982-07-19 ディジタル信号伝送方式

Publications (2)

Publication Number Publication Date
JPS5916437A JPS5916437A (ja) 1984-01-27
JPH0531333B2 true JPH0531333B2 (ja) 1993-05-12

Family

ID=14913309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57125564A Granted JPS5916437A (ja) 1982-07-19 1982-07-19 ディジタル信号伝送方式

Country Status (1)

Country Link
JP (1) JPS5916437A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828174Y2 (ja) * 1977-03-14 1983-06-20 株式会社デンソー 自動車用トリツプメ−タ

Also Published As

Publication number Publication date
JPS5916437A (ja) 1984-01-27

Similar Documents

Publication Publication Date Title
EP0144770B1 (en) Catv signal transmitting system and related receiving system
US4684981A (en) Digital terminal address transmitting for CATV
EP0242121B1 (en) Synchronising systems for digital apparatus
CA1215165A (en) Digital signal transmitting and/or receiving system
US4513315A (en) Community antenna television arrangement for the reception and distribution of TV - and digital audio signals
US5230019A (en) Key signal conversion device for CATV system
US5430492A (en) Method of transmitting digital HDTV signals
KR960038897A (ko) 디지탈신호의 수신재생방법 및 장치
JPS5915387A (ja) Catvラインを用いたデイジタル信号伝送方式
JPS6333027A (ja) 音声デジタル信号伝送方式
US4710921A (en) Digital signal transmitting system
JPS5915388A (ja) Catvラインを用いたデイジタル信号伝送方式
JPH0531332B2 (ja)
CA1244154A (en) Digital signal transmitting system
JPS5916437A (ja) ディジタル信号伝送方式
US5414456A (en) Signal receiving apparatus with automatically activated scrambled signal decoder
JP3398961B2 (ja) スクランブル・システム
JPS5916439A (ja) Catvラインを用いたデイジタル信号伝送方式
JPS6160033A (ja) 直接衛星放送用pcm信号受信装置
FI84126B (fi) Scramblings- och datatransmissionssystem foer en televisionssignal.
JP2961847B2 (ja) チャンネル選局装置
JP2832961B2 (ja) Catv伝送方式
JPS5915373A (ja) デイジタル信号同期方式
JPH0646380A (ja) 伝送信号受信装置
JP4241112B2 (ja) ヘッドエンド装置及びcatvシステム