JPH0531352B2 - - Google Patents
Info
- Publication number
- JPH0531352B2 JPH0531352B2 JP21375789A JP21375789A JPH0531352B2 JP H0531352 B2 JPH0531352 B2 JP H0531352B2 JP 21375789 A JP21375789 A JP 21375789A JP 21375789 A JP21375789 A JP 21375789A JP H0531352 B2 JPH0531352 B2 JP H0531352B2
- Authority
- JP
- Japan
- Prior art keywords
- video
- signal
- circuit
- input terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000926 separation method Methods 0.000 claims description 7
- 238000005070 sampling Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Studio Circuits (AREA)
Description
【発明の詳細な説明】
〔概要〕
複数のビデオ入力から１つを選択し、選択した
ビデオ信号に同期してデジタル変換するデータ処
理システムにおいて、 ビデオ信号の来ていないビデオ入力端子を選択
することにより同期ができなくなることを解決す
るため、 各ビデオ入力端子にビデオ信号が来ているか否
かを監視し、ビデオ信号が来ていないビデオ入力
端子を選択しないようにし、 これにより、データ処理システムが安定に動作
するようにしたものである。
ビデオ信号に同期してデジタル変換するデータ処
理システムにおいて、 ビデオ信号の来ていないビデオ入力端子を選択
することにより同期ができなくなることを解決す
るため、 各ビデオ入力端子にビデオ信号が来ているか否
かを監視し、ビデオ信号が来ていないビデオ入力
端子を選択しないようにし、 これにより、データ処理システムが安定に動作
するようにしたものである。
本発明は、複数のビデオ信号の中から１個のビ
デオ信号を選択して、デジタル画像データの生成
や加工、蓄積を行うデジタル処理システムに関す
るものである。
デオ信号を選択して、デジタル画像データの生成
や加工、蓄積を行うデジタル処理システムに関す
るものである。
ビデオ信号から高精度な画像を得るためには、
入力されたビデオ信号の水平同期信号に同期した
クロツクでサンプリングを行わなければならな
い。このサンプリング・クロツクは、通常、
PLL（Phase Locked Loop）回路によつて生成
しているが、入力信号がなくなつた場合、サンプ
リング・クロツクが不安定になる。システム内部
では、このサンプリング・クロツクに同期して処
理を行うため、入力信号がなくなると、システム
全体が不安定になり、異常を来す恐れがある。
入力されたビデオ信号の水平同期信号に同期した
クロツクでサンプリングを行わなければならな
い。このサンプリング・クロツクは、通常、
PLL（Phase Locked Loop）回路によつて生成
しているが、入力信号がなくなつた場合、サンプ
リング・クロツクが不安定になる。システム内部
では、このサンプリング・クロツクに同期して処
理を行うため、入力信号がなくなると、システム
全体が不安定になり、異常を来す恐れがある。
ところで、複数のビデオ入力端子を備えるデー
タ処理システムでは、ビデオ入力端子の全てにビ
デオ信号が来ているとは限らず、ビデオ信号のな
いビデオ入力端子を選択可能であると云うこと
は、データ処理システムに異常を来す恐れがあ
り、避けなければならない。
タ処理システムでは、ビデオ入力端子の全てにビ
デオ信号が来ているとは限らず、ビデオ信号のな
いビデオ入力端子を選択可能であると云うこと
は、データ処理システムに異常を来す恐れがあ
り、避けなければならない。
本発明は、この点に鑑みて創作されたものであ
つて、複数のビデオ入力端子の中の１個を選択
し、選択したビデオ入力端子のビデオ信号を処理
するデータ処理システムにおいて、ビデオ信号の
来ていないビデオ入力端子を選択しないようにす
ることを目的としている。
つて、複数のビデオ入力端子の中の１個を選択
し、選択したビデオ入力端子のビデオ信号を処理
するデータ処理システムにおいて、ビデオ信号の
来ていないビデオ入力端子を選択しないようにす
ることを目的としている。
第１図は本発明の原理説明図である。本発明の
複数のビデオ入力が可能なデータ処理システム
は、複数のビデオ入力端子１，２，……を持つ選
択回路５と、選択回路５より出力されるビデオ信
号から同期信号を分離する同期分離回路６と、選
択回路５から出力されるビデオ信号をデジタル形
式のビデオ信号に変換するアナログ・デジタル変
換器８と、判定回路９とを具備している。
複数のビデオ入力が可能なデータ処理システム
は、複数のビデオ入力端子１，２，……を持つ選
択回路５と、選択回路５より出力されるビデオ信
号から同期信号を分離する同期分離回路６と、選
択回路５から出力されるビデオ信号をデジタル形
式のビデオ信号に変換するアナログ・デジタル変
換器８と、判定回路９とを具備している。
選択回路５は、判定回路９からの入力選択信号
Ｂに従つてビデオ入力端子の選択を行う。
Ｂに従つてビデオ入力端子の選択を行う。
判定回路９は、入力されているビデオ信号の垂
直同期の期間に他のビデオ入力端子におけるビデ
オ信号の有無を調べ、他のビデオ入力端子を選択
すべきことを指示する入力選択信号Ａが入力され
た時に、ビデオ信号の来ていないビデオ入力端子
を選択しないように構成されている。
直同期の期間に他のビデオ入力端子におけるビデ
オ信号の有無を調べ、他のビデオ入力端子を選択
すべきことを指示する入力選択信号Ａが入力され
た時に、ビデオ信号の来ていないビデオ入力端子
を選択しないように構成されている。
入力されるビデオ信号の垂直同期vsの期間に選
択回路５を順番に切換え、判定回路９においてそ
れぞれのビデオ入力端子にビデオ信号が来ている
か否かの判定を行い、記憶しておく。入力選択信
号Ａが別のビデオ入力端子へ変えるように指示し
てきたとき、その別のビデオ入力端子にビデオ信
号が来ていなければ何もせず、ビデオ信号が来て
いればそのまま入力選択信号Ｂとして出し、入力
の切換えを行う。
択回路５を順番に切換え、判定回路９においてそ
れぞれのビデオ入力端子にビデオ信号が来ている
か否かの判定を行い、記憶しておく。入力選択信
号Ａが別のビデオ入力端子へ変えるように指示し
てきたとき、その別のビデオ入力端子にビデオ信
号が来ていなければ何もせず、ビデオ信号が来て
いればそのまま入力選択信号Ｂとして出し、入力
の切換えを行う。
第２図は本発明の１実施例のブロツク図、第３
図は水平同期信号と垂直同期信号を示す図であ
る。第２図において、１ないし４はビデオ入力端
子、５はアナログ・スイツチ、６は同期分離回
路、７はPLL、８はADコンバータ、９は判定回
路、ａは水平同期信号、ｂは垂直同期信号をそれ
ぞれ示している。
図は水平同期信号と垂直同期信号を示す図であ
る。第２図において、１ないし４はビデオ入力端
子、５はアナログ・スイツチ、６は同期分離回
路、７はPLL、８はADコンバータ、９は判定回
路、ａは水平同期信号、ｂは垂直同期信号をそれ
ぞれ示している。
ビデオ入力端子１〜４は、アナログ・スイツチ
５により選択され、選択されたビデオ信号が同期
分離回路６およびＡ／Ｄコンバータ８に送られ
る。同期分離回路６は、垂直同期信号ｂを一定期
間オンにする回路を含んでいる。
５により選択され、選択されたビデオ信号が同期
分離回路６およびＡ／Ｄコンバータ８に送られ
る。同期分離回路６は、垂直同期信号ｂを一定期
間オンにする回路を含んでいる。
例えば、ビデオ入力端子１が選択され、ビデオ
入力端子１のビデオ信号が入力されている時、こ
のビデオ信号の垂直同期信号ｂの期間にアナロ
グ・スイツチ５をビデオ入力端子２に切り換え
る。ここで、判定回路９は、水平同期信号ａの有
無を一定時間監視する。監視方法としては、同期
分離回路６にて得られる水平同期信号ａによつて
行われる。水平同期信号ａは、NTSC方式の場
合、最大でも63μsに１回立ち上がり信号があるた
め、これを利用して行う。同様にして、ビデオ
３，４についても判定し、結果を記憶して置く。
入力端子１のビデオ信号が入力されている時、こ
のビデオ信号の垂直同期信号ｂの期間にアナロ
グ・スイツチ５をビデオ入力端子２に切り換え
る。ここで、判定回路９は、水平同期信号ａの有
無を一定時間監視する。監視方法としては、同期
分離回路６にて得られる水平同期信号ａによつて
行われる。水平同期信号ａは、NTSC方式の場
合、最大でも63μsに１回立ち上がり信号があるた
め、これを利用して行う。同様にして、ビデオ
３，４についても判定し、結果を記憶して置く。
この後、システムより入力の変更を指示する信
号が来たとき、判定結果に基づいてビデオ信号が
来ているビデオ入力端子への変更なら指示通りア
ナログ・スイツチを動かし、入力を変更する。ビ
デオ信号がないビデオ入力端子への変更の場合
は、アナログ・スイツチ５を動かさないようにす
る。
号が来たとき、判定結果に基づいてビデオ信号が
来ているビデオ入力端子への変更なら指示通りア
ナログ・スイツチを動かし、入力を変更する。ビ
デオ信号がないビデオ入力端子への変更の場合
は、アナログ・スイツチ５を動かさないようにす
る。
第４図は判定回路の構成例を示すブロツク図で
ある。同図において、１０はリトリガラブル・ワ
ンシヨツト回路、１１はパルス発生回路、１２は
カウンタ、１３はデコーダ、１４はエンコーダ、
１５はマルチプレクサ、１６ないし２１はAND
ゲート、D1ないしD3はレジスタをそれぞれ示し
ている。
ある。同図において、１０はリトリガラブル・ワ
ンシヨツト回路、１１はパルス発生回路、１２は
カウンタ、１３はデコーダ、１４はエンコーダ、
１５はマルチプレクサ、１６ないし２１はAND
ゲート、D1ないしD3はレジスタをそれぞれ示し
ている。
第４図は水平同期信号、垂直同期信号は第２図
の信号ａ，ｂに相当する。リトリガラブル・ワン
シヨツト回路１０は、垂直同期信号にエネーブル
状態になるもきであり、例えば74LS122と呼ばれ
るICを使用することが出来る。リトリガラブ
ル・ワンシヨツト回路１０は、入力信号の変化
（０→１または１→０）によつて一定期間出力信
号が変化したままとなり、この間に次の入力信号
の変化があると、その時点より再び一定期間、出
力信号が変化したままとなる。本発明では、出力
の一定期間を63μs以上とすることで、入力信号
（水平同期信号）がある限り、出力は変化したま
まとなる。パルス発生回路１１は、水平同期周期
×２以上の周期でパルスを発生するものである。
カウンタ１２は、パルス入力によつてカウント・
アツプする。カウンタ１２のデコード出力ｌ，
ｍ，ｎはレジスタ選択のために使用され、カウン
タ１２のエンコード出力ｐ，ｑはアナログ・スイ
ツチの切換えのために使用される。レジスタD1，
D2，D3は、１ビツトのレジスタであり、ビデオ
信号の有無はレジスタD1ないしD3の中に記憶さ
れる。デコーダ１３は、2to4デコーダである。エ
ンコーダ１４は、4to2エンコーダである。
の信号ａ，ｂに相当する。リトリガラブル・ワン
シヨツト回路１０は、垂直同期信号にエネーブル
状態になるもきであり、例えば74LS122と呼ばれ
るICを使用することが出来る。リトリガラブ
ル・ワンシヨツト回路１０は、入力信号の変化
（０→１または１→０）によつて一定期間出力信
号が変化したままとなり、この間に次の入力信号
の変化があると、その時点より再び一定期間、出
力信号が変化したままとなる。本発明では、出力
の一定期間を63μs以上とすることで、入力信号
（水平同期信号）がある限り、出力は変化したま
まとなる。パルス発生回路１１は、水平同期周期
×２以上の周期でパルスを発生するものである。
カウンタ１２は、パルス入力によつてカウント・
アツプする。カウンタ１２のデコード出力ｌ，
ｍ，ｎはレジスタ選択のために使用され、カウン
タ１２のエンコード出力ｐ，ｑはアナログ・スイ
ツチの切換えのために使用される。レジスタD1，
D2，D3は、１ビツトのレジスタであり、ビデオ
信号の有無はレジスタD1ないしD3の中に記憶さ
れる。デコーダ１３は、2to4デコーダである。エ
ンコーダ１４は、4to2エンコーダである。
第４図の回路の動作を説明する。回路動作は、
前提としてビデオ入力端子１には必ず水平同期信
号および垂直同期信号が来ているものとする。第
４図において、垂直同期信号のブランキング期間
中にパルス発生回路１１の出力によつてパルスを
カウンタ１２に与え、そのエンコーダ出力でアナ
ログ・スイツチ５を切り換える信号ｐ，ｑを作
る。垂直同期信号で切り換えるマルチプレクサ１
５を経由して、信号ｐ，ｑをアナログ・スイツチ
５に与え、一旦、アナログ・スイツチ５を切り換
えてその時点での水平同期信号の有無を検出す
る。垂直同期信号のブランキング期間が終了する
と、マルチプレクサ１５は、エンコーダ１４の入
力が有効になる。それと共に、パルス発生回路１
１は停止し、リトリガラブル・ワンシヨツト回路
１１も停止するため、レジスタD1〜D3への入力
も行われない。
前提としてビデオ入力端子１には必ず水平同期信
号および垂直同期信号が来ているものとする。第
４図において、垂直同期信号のブランキング期間
中にパルス発生回路１１の出力によつてパルスを
カウンタ１２に与え、そのエンコーダ出力でアナ
ログ・スイツチ５を切り換える信号ｐ，ｑを作
る。垂直同期信号で切り換えるマルチプレクサ１
５を経由して、信号ｐ，ｑをアナログ・スイツチ
５に与え、一旦、アナログ・スイツチ５を切り換
えてその時点での水平同期信号の有無を検出す
る。垂直同期信号のブランキング期間が終了する
と、マルチプレクサ１５は、エンコーダ１４の入
力が有効になる。それと共に、パルス発生回路１
１は停止し、リトリガラブル・ワンシヨツト回路
１１も停止するため、レジスタD1〜D3への入力
も行われない。
いま、垂直同期信号のブランキング期間中に、
信号ｐ，ｑでビデオ入力端子２に切り換えたとす
ると、同時に信号線ｌが有効となり、ビデオ入力
端子２に水平同期信号があればリトリガラブル・
ワンシヨツト回路１０に水平同期信号が入力され
るので、レジスタD1はセツトされ、記憶される。
レジスタD1がセツトされていれば、その出力は
有効となり、入力選択回路から送られて来るビデ
オ入力端子２に切り換えるべきことを指示する入
力選択信号はANDゲート１９によつて有効とな
り、切り換えることが可能となる。
信号ｐ，ｑでビデオ入力端子２に切り換えたとす
ると、同時に信号線ｌが有効となり、ビデオ入力
端子２に水平同期信号があればリトリガラブル・
ワンシヨツト回路１０に水平同期信号が入力され
るので、レジスタD1はセツトされ、記憶される。
レジスタD1がセツトされていれば、その出力は
有効となり、入力選択回路から送られて来るビデ
オ入力端子２に切り換えるべきことを指示する入
力選択信号はANDゲート１９によつて有効とな
り、切り換えることが可能となる。
もし、ビデオ入力端子２に同期信号が来ていな
ければ、リトリガラブル・ワンシヨツト回路１０
の出力はLOWとなり、レジスタD1はセツトされ
ないため、“０”が記憶され、垂直同期のブラン
ギング期間終了後に、入力選択信号がきてもエン
コーダ１４は動作しないので、アナログ・スイツ
チ５は駆動されない。
ければ、リトリガラブル・ワンシヨツト回路１０
の出力はLOWとなり、レジスタD1はセツトされ
ないため、“０”が記憶され、垂直同期のブラン
ギング期間終了後に、入力選択信号がきてもエン
コーダ１４は動作しないので、アナログ・スイツ
チ５は駆動されない。
以上の説明から明らかなように、本発明によれ
ば、入力信号の有無を監視することにより、入力
信号の無い入力を選択できなくなり、システムが
安定して動作するようになる。
ば、入力信号の有無を監視することにより、入力
信号の無い入力を選択できなくなり、システムが
安定して動作するようになる。
第１図は本発明の原理説明図、第２図は本発明
の１実施例のブロツク図、第３図は水平同期信号
と垂直同期信号を示す図、第４図は判定回路の構
成例を示すブロツク図である。 １ないし４……ビデオ入力端子、５……アナロ
グ・スイツチ、６……同期分離回路、７……
PLL、８……ADコンバータ、９……判定回路、
ａ……水平同期信号、ｂ……垂直同期信号、１０
……リトリガラブル・ワンシヨツト回路、１１…
…パルス発生回路、１２……カウンタ、１３……
デコーダ、１４……エンコーダ、１５……マルチ
プレクサ、１６ないし２１……ANDゲート、D1
ないしD3……レジスタ。
の１実施例のブロツク図、第３図は水平同期信号
と垂直同期信号を示す図、第４図は判定回路の構
成例を示すブロツク図である。 １ないし４……ビデオ入力端子、５……アナロ
グ・スイツチ、６……同期分離回路、７……
PLL、８……ADコンバータ、９……判定回路、
ａ……水平同期信号、ｂ……垂直同期信号、１０
……リトリガラブル・ワンシヨツト回路、１１…
…パルス発生回路、１２……カウンタ、１３……
デコーダ、１４……エンコーダ、１５……マルチ
プレクサ、１６ないし２１……ANDゲート、D1
ないしD3……レジスタ。
Claims (1)
- 【特許請求の範囲】 １ ビデオ信号を入力し、この水平あるいは垂直
同期信号に同期したサンプリング周波数でビデ
オ・データをデジタル変換し、処理するデータ処
理システムであつて、 複数のビデオ入力端子１，２，……を持つ選択
回路５と、 選択回路５より出力されるビデオ信号から同期
信号を分離する同期分離回路６と、 選択回路５から出力されるビデオ信号をデジタ
ル形式のビデオ信号に変換するアナログ・デジタ
ル変換器８と、 判定回路９と を具備し、 選択回路５は、判定回路９からの入力選択信号
Ｂに従つてビデオ入力端子の選択を行うように構
成され、 判定回路９は、入力されているビデオ信号の垂
直同期の期間に他のビデオ入力端子におけるビデ
オ信号の有無を調べ、他のビデオ入力端子を選択
すべきことを指示する入力選択信号Ａが入力され
た時に、ビデオ信号の来ていないビデオ入力端子
を選択しないように構成されている ことを特徴とする複数のビデオ入力が可能なデー
タ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21375789A JPH0377484A (ja) | 1989-08-19 | 1989-08-19 | 複数のビデオ入力が可能なデータ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21375789A JPH0377484A (ja) | 1989-08-19 | 1989-08-19 | 複数のビデオ入力が可能なデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377484A JPH0377484A (ja) | 1991-04-03 |
| JPH0531352B2 true JPH0531352B2 (ja) | 1993-05-12 |
Family
ID=16644526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21375789A Granted JPH0377484A (ja) | 1989-08-19 | 1989-08-19 | 複数のビデオ入力が可能なデータ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0377484A (ja) |
-
1989
- 1989-08-19 JP JP21375789A patent/JPH0377484A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377484A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4639765A (en) | Synchronization system for overlay of an internal video signal upon an external video signal | |
| KR100290851B1 (ko) | 디지털 티브이의 영상 처리 장치 | |
| JPH04275784A (ja) | 映像信号切り換え装置 | |
| US5053862A (en) | Apparatus and method for generating a horizontal reset signal synchronous with a subcarrier locked clock | |
| JPH03175833A (ja) | Ｍｕｓｅ信号の同期再生装置 | |
| US5631713A (en) | Video processor with field memory for exclusively storing picture information | |
| JPH0531352B2 (ja) | ||
| US4975767A (en) | NTSC/PAL subcarrier based H-lock with color framing and detection | |
| US20060098121A1 (en) | Video signal processor and method for processing a video signal | |
| JP2000316140A (ja) | 映像フォーマット変換回路 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| JPH0583590A (ja) | 同期検出回路 | |
| JP3050896B2 (ja) | ハイビジョン受信機 | |
| JP3008382B2 (ja) | Ｐａｌ用信号変換回路およびそれを用いたｐａｌ用ビデオ信号生成方法 | |
| JPH06101803B2 (ja) | 垂直同期再生回路 | |
| GB2295935A (en) | Digital colour subcarrier generator | |
| JPS62114330A (ja) | 位相同期回路 | |
| KR950013829B1 (ko) | 영상기록 재생기기의 시간축 보정장치 | |
| JPS6155833B2 (ja) | ||
| JPS6323486A (ja) | 映像信号処理装置 | |
| HU183614B (en) | Circuit arrangement for pointing out the determined parts of a tv pictur surface | |
| JPH05207322A (ja) | 切替用シリアルパラレル変換装置 | |
| JPH0568183A (ja) | 入力切り換えｐｌｌ | |
| JPH01103090A (ja) | 水平同期発生回路 | |
| JPH0461479A (ja) | 映像信号取り込み回路 |