JPS6323486A - 映像信号処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号をアナログ／デジタル変換器によりデ
ジタル映像信号に変換した後、画像メモリーを用いてデ
ジタル信号処理を行う映像信号処理装置に関するもので
、特江、アナログ／デジタル変換に伴う量子化誤差を視
覚上目立たないようにするための映像信号処理装置に関
するものである。

従来の技術 近年、半導体技術の急速な発展により、大規模デジタル
回路のＬＳＩ化や、ビデオノートで動作可能な高速アナ
ログ／デジタル変換器（以下、Ａ／Ｄ変換器と略す）、
デジタル／アナログ変換器（以下、Ｄ／Ａ変換器と略す
）が実現可能となう、民生用映像機器へのデジタル信号
処理が現実のものとなってきている。

民生用映像機器であるテレビ受像−やビデオテープレコ
ーダのデジタル化によシ基本性能の向上、ニューメディ
ア機器との効率的な結合、品質の安定均一性、部品点数
の削減、サービスの効率化等が図られるとともに、近年
では大容量化、低価格の著しいデジタルメモリーとメモ
リーコントローラの採用により、画面静止、親子画面（
ピクチャーインピクチャー）、マルチ画面等の種々の機
誠的特徴を有したデジタル応用機器が開発されている（
「テレヒ技術Ｊ　１９８６　、ＶＯＬ３４　、ＰＩ３）
。

第４図は画像メモリーを利用したデジタル映像信号処理
装置の一例である。同図中で１は映像信号入力端子、２
はクロック発生部、３はクランプ回路、４はＡ／Ｄ変換
器、６は画像メモリー、７はメモリー制御部、８はメモ
リー制御回路に指令又はデータ等を与えるためのマイク
ロコンピュータ（マイコン）、９はデジタル／アナログ
変換器（以下Ｄ／Ａ変換器と略す）、１ｏは映像信号出
力端子である。

以上のように構成されたデジタル映像信号処理装置につ
いて、以下にその動作を説明する。

まず、映像信号入力端子１に入力された入力映像信号の
水平同期信号先端をクランプ回路３で所定の置位に固定
し、Ａ／Ｄ変換器４でデジタル信号に変換し画像メモリ
ー６に書き込む。このとき、画像メモリー６の書込みア
ドレス、読出レアドレ゛ス、書込みと読出しのタイミン
グ等の制御はメモリー制御部７で行われ、メモリー制御
部７によるメモリー制御により、画像の合成、画像デー
タの間引き、時間軸変動分の除去等の種々の機能が実現
可能となる。又、マイクロコンピュータ（以下マイコン
と略す）８から送られるデータは、上記の種々の機能を
選択するためのモード指令や、メモリー上のアドレス指
定等のデータをメモリー制御部７に伝送するためのもの
で、種々の機能の組み合わせ、選択、他機器との結合等
をソフトウェア−的に変更、指定可能にしている。画像
メモリー６で種々の変換処理が行われたデジタル信号は
、Ｄ／Ａ変換器９でアナログ映像信号に変換され、映像
信号出力端子１０に出力される。

なお、第４図中でり（１７り発生回路２ではＡ／Ｄ変換
器４．Ｄ／Ａ変換器９のサンプルリングクロックを発生
するとともに、画像メモリー６の書込み、読出しタイミ
ング、デジタルデータの転送等の各種タイミングパルス
の生成のための基準クロックにもなっている。クロック
周波数は、一般には、入力映像信号中の水平同期信号を
所定の分周比で分周したものや、入力映像信号中に含ま
れる搬送色副搬送波（バースト信号）に同期した形で３
〜４逓倍されたものが用いられる。

上記の構成により、映像信号をデジタル化してメモリー
にストアーすることが可能となり、画像を静止させたり
、別系統の入力画像と同期を合わせたり、画像の縮少、
拡大等といった機能を有することが可能となる訳である
が、映像信号をＡ／Ｄ変換、Ｄ／Ａ変換する際にデジタ
ル画像特有の画質劣化をひきおこす。

元δル化に伴う画質劣化として最も代表的なものとして
は、良く知られているように、量子化誤差があり現実に
は階調が緩やかに変化している映像信号部分では量子化
誤差が相関をもち、量子化レベルが変化するところで、
あたかも地図の等高線のような輪郭が見られ、これは偽
輪郭（ｆａｌｓｅ　ｃｏｎｔｏｕｒｉｎｇ）と呼ばれて
いる（「画像のデジタル信号処理」吹抜敬彦著、日刊工
業新聞社、Ｐ７７）。

例えば第５図（ａ）に示すような映像信号を量子化した
場合は、同図中）のような階段状の波形となり量子化誤
差が視覚感度の高い２次元低周波成分（低周波空間周波
数成分）となり、画面上では静止した偽輪郭成分として
認識される。１フレーム内の映像信号が全て第５図（ａ
）のランプ波形であった場合に、量子化後の信号（同図
（ｂ））をＴＶ画面で観測すると第５図（ｅ）の−点鎖
線へのような縦縞がみられ視覚的に好ましくない状態と
なる。

上述の偽輪郭は量子化ビット数として７ビノトあれば視
覚的には検知できないと言わｎているが、多数回の演算
処理、高画質化等を実現するには８ビノト以上が必要で
ある。よって、一般に高画質のデジタル処理を行うには
量子化ビット数として８ビノト以上が要求されることに
なる。

発明が解決しようとする問題点 しかしながら、上記した構成において量子化ビット数を
８ビノト以上に選定することは、画像メモリーの増大、
メモリー制御部の複雑化、Ａ／Ｄ、Ｄ／Ａ変換器のコス
トアップ等につながり、現状の民生用機器では６〜７ビ
ツトのデジタル処理を行うことが一般的であり、上述の
偽輪郭やＳ／Ｎ劣化等の画質劣化を生じるという問題点
を有していた。

本発明は上記問題点に鑑み、量子化に伴い生ずる偽輪郭
現象を視覚上目立たなくし、実質上、量子化ビット数を
１ビノト分増加した場合と同様な画像品質を得ることが
可能となるような映像信号処理装置を提供するものであ
る。

問題点を解決するだめの手段 上記問題点を解決するために本発明の映像信号処理装置
は、入力映像信号をアナログ／デジタル変換器によって
デジタル信号に変換した後、画像メモリーを用いてデジ
タル信号処理を行う映像信号処理装置において、上記入
力映像信号から水平同期信号を分離する水平同期分離回
路と、上記水平同期分離回路の出力である水平同期信号
を１／２分周する分周器と、上記１／２分周器の出力パ
ルスが高レベル時には、第１のクランプ電圧に上記入力
映像信号をクランプし、上記１／２分周器の出力パルス
が低レベル時には、上記第１のクランプ電圧にくらべて
、アナログ／デジタル変換時の最下位ビットの１／２相
当の電圧だけ高いか又は低い第２のクランプ電圧に上記
入力映像信号をクランプするよ゛うに構成されたクラン
プ回路と、上記クランプ回路の出力をデジタル信号に変
換するためのアナログ／デジタル変換器とを有するとい
う構成を備えたものである。

作　　　用 本発明は上記した構成により、Ａ／Ｄ変換前の映像信号
のクランプ電圧として、最下位ビット（ＬＳＢ）の１／
２に相当する入力電圧分だけ異なる第１のクランプ電圧
と第２のクランプ電圧の２種類のクランプ電圧をンプす
る。すなわち、第１の水平走査期間の入力映像信号は、
第１のクランプ電圧にクランプされ、次の第２の水平走
査期間の入力映像信号は、上記第１のクランプ電圧より
１／２ＬＳＢ相当分だけ高い（又は低い）第２のクラン
プ電圧にクランプされ、入力映像信号は一水平走査期間
毎に１／２ＬＳＢ分の直流シフトが施される。

上述のクランプ操作により、Ａ／Ｄ変換時の電圧比較器
のスレッシレベルが、−水平走査期間毎に１／２ＬＳＢ
相当分だけ上下し、前述した偽輪郭現象が目立つような
、階調のゆるやかな映像信号が入力された場合にも偽輪
郭発生位置が、−水平走査期間毎に交互に変化し、Ｄ／
Ａ変換後の映像信号の偽輪郭発生は２次元周波数（空間
周波数）として視覚上２倍になり目立たなくなる。

更に、上述のクランプ電圧の制御に加えて、Ａ／Ｄ変換
後の画像データを１水平走査期間分だけ遅延（以下１Ｈ
遅延と略す）するように構成されたラインメモリーに導
き、１Ｈ遅延前の画像データと１Ｈ遅延後の画像データ
を比較し、双方の画像データがほぼ同一である場合、す
なわち双方の画像データにライン相関性がある場合には
演算部において１Ｈ遅延前と１Ｈ遅延後の画像データの
平均化（平滑化）を行い実質上の量子化ビット数を１ビ
ット分向上することを可能にしている。

これにより偽輪郭を視覚上目立たなくするのみならず、
量子化雑音も含めたＳ／Ｎ比の向上を図ることが可能に
なった。

実施例 以下本発明の一実施例の映像信号処理装置について図面
を参照しながら説明する。

第１図は本発明の第１の実施例における映像信号処理装
置の主要ブロックを示すものである。第１図において１
は入力端子、２はクロック発生回路、４はＡ／Ｄ変換器
、６は画像メモリー１７はメモリー制御部、８はマイコ
ン、９はＤ／Ａ変換器、１０は出力端子、２１はクラン
プ電圧制御回路、２２は水平同期分離回路、２３はクラ
ンプ回路である。

以上のように構成された映像信号処理装置について、以
下第１図及び第５図を用いてその動作を説明する。

まず、第１図中の入力端子１に入力された映像信号中の
水平同期信号を水平同期分離回路２２で分離し、クラン
プ電圧制御回路２１で水平同期信号を１／２分周し、最
初の一水平走査期間は高レベルに、次の一水平走査期間
は低レベルになるような水平走査期間の２倍の周期をも
つ制御パルスを生成する。

更に、クランプ電圧制御回路２１で生成された制御パル
スはクランプ回路２３に供給され、ここで上記制御パル
スが高レベル時には第１のクランプ電圧ｖ１でもって入
力映像信号をクランプし、上記制御パルスが低レベル時
には上記第１のクランプ電圧より最下位ビット（ＬＳＢ
）の１／２に相当する入力電圧分だけ高い（又は低い）
クランプ電圧■２でもって入力映像信号をクランプする
。これにより、クランプ回路２３で映像信号は、１水平
走査期間毎に１／２ＬＳＢ相当のＤＣ電圧差を持ってク
ランプされ、Ａ／Ｄ変換器４に供給される。

Ａ／Ｄ変換器４では、クロック発生回路２で発生したク
ロックパルスに応じて映像信号をサンプリングレ、更に
デジタル信号に変換する。このとき、Ａ／Ｄ変換器４に
入力される映像信号はＡ／Ｄ変換器４の比較電圧分のう
ち１’／２ＬＳＢ　相当分だけ１水平走査毎にＤＣシフ
トしてクランプされているため、−水平走査期間毎にサ
ンプリング波形が交互に変化することになる。

そのようすを第６図を用いて説明する。第５図（ａ）は
入力映像信号であり、これをクランプ回路２３でクラン
プした後、Ａ／Ｄ変換器４でサンプリングすると、最初
の水平走査期間ではクランプ電圧■１にクランプされて
いるとすれば、サンプリング後の映像信号は第５図中）
のようになる。

次の１水平走査期間では映像信号はクランプ電圧制御回
路２１により制御されクランプ電圧■２（ｖｌ＜■２）
にクランプされるために、サンプリング後の映像信号は
第５図（Ｃ）のように、−水平走査期間前の映像信号（
第５図（ｂ）　）にくらべ１／２ＬＳＢ相当分だけ上方
にシフトした形でサンプリングされる。このように、−
水平走査期間内毎にサンプリング点が１／２ＬＳＢ相当
分だけ振幅方向で上下してサンプルされる点が本発明の
映像信号処理装置の特徴である。

上述のようにしてサンプリングされた映像信号は、Ａ／
Ｄ変換器４で更に符号化されデジタル信号に変換された
後、前述したメモリー制御部７で制御される書込みタイ
ミングに基づいて画像メモリー６に書込まれるとともに
、アドレス制御等によりマイコン８で指定したモードに
よる画像データ処理が行われる。画像メモリー６、メモ
リー制御部７．マイコン８で所定の画像データ処理が行
われた後、読出しタイミングに基づいて画像データが読
出され、Ｄ／Ａ変換器９でもってアナログ映像信号に変
換される。

以上のように本実施例によれば、Ａ／Ｄ変換前の映像信
号を一水平走査期間毎に、１　／２ＬＳＢ相当分だけ異
なるクランプ電圧にクランプしていくことにより、量子
化時に生ずる偽輪郭現象を視覚上目立たなくすることが
できる。

次に本発明の第２の実施例について説明する。

第２図は本発明の第２の実施例を示す映像信号処理装置
のブロック図である。第１図の構成と異なる点は、第１
図ではクランプ回路２３のクランプ電圧を１水平走査期
間毎に切り換えることにより上述した偽輪郭現象を目立
たなくしたが、第２図ではクランプ回路３のクランプ電
圧は固定値とし、その代わ９にＡ／Ｄ変換時に使用する
比較電圧を１水平走査期間毎に１／２ＬＳＢ相当分だけ
上下させて偽輪郭現象を目立たなくしている。すなわち
、第２図において、クランプ回路３で所定の電圧にクラ
ンプされた映像信号はＡ／Ｄ変換器４でデジタル信号に
変換される訳であるが、その際に、前述した水平同期分
離回路２３の出力である水平同期信号を比較電圧制御回
路２４で１／２分周し、出力パルスが高レベル時は低レ
ベル時にくらべて比較電圧発生回路２５の比較電圧を１
／２ＬＳＢ相当分だけ高く設定してＡ／Ｄ変換を行うよ
うに比較電圧発生回路２６の比較電圧値を制御する。こ
れにより、第１の実施例と同様の効果会得ることができ
る。

以上のように第１の実施例と第２の実施例とは偽輪郭現
象を目立たなくするという点に関し同等の効果を得るこ
とができるが、更に、偽輪郭現象を目立たなくし、Ｓ／
Ｎ比の改善をも行うためには第３図に示すような第３の
実施例が有効である。

以下に本発明の第３の実施例について第３図を用いて説
明する。同図において、１は入力端子、２はクロック発
生部、３はクランプ回路、４はＡ／Ｄ変換器、６は画像
メモリー、７はメモリー制御部、８はマイコン、９はＤ
／Ａ変換器、１０は出力端子、２２は水平同期分離回路
、２４は比較電圧制御回路、２５は比較電圧発生回路で
、以上は第２図の構成と同様なものである。第２図の構
成と異なるのは、Ａ／Ｄ変換器４の後にラインメモリー
２７．ライン相関検出部２９．演算部２８を設けた点と
、上記ラインメモリー２７の制御用にラインメモリー制
御部２６を設けた点であ、る。

ここでラインメモリー２７は１水千走食期間だけ遅延可
能なデジタルメモリーでろシ、Ａ／Ｄ変換後のデジタル
映像信号をラインメモリー２７により１水平走査期間だ
け遅延した信号と、遅延前の信号をライン相関検出部２
９に入力し、両信号間の差を検出することで両信号間の
ライン相関量を検出する。ライン相関量が大きい、すな
わち１水平走査期間前の信号と現在の信号とがほぼ同一
の揚魚には演算部２８で両信号を加算し、その平均値を
と９、画像メモリー６に出力し、ライン相関量が小さい
、すなわち１水平走査期間前の信号と現在の信号とが異
なる場合、には演算部２８ではＡ／Ｄ変換器４の出力信
号をそのまま画像メモリ６に出力する。

以上の動作を行うことにより、ライン相関量が大きい場
合は隣接する水平走査線どうしの平均化（平滑化）がお
こなわれ、前述したＡ／Ｄ変換時のサンプル点が１千平
走査期間毎に１／２ＬＳＢ相轟分だけ移動するという本
実施例１．又は２で説明した動作と相まって、視覚上は
量子化ビット数が１ビット分だけ増加したことになる。

例えば、ライン相関を有する第６図（ａ）の映像信号を
考えると、本実施例１．又は２で前述したようにＡ／Ｄ
変換器４でサンプリングされた映像信号のようすは、最
初の水平同期期間では第６図（ｂ）のようになシ、次の
水平同期期間では第５図（ｃ）のようになり、これをラ
インメモリー２７と演算部２８とによりデジタル的にラ
イン間の平均化処理を施した後、Ｄ／Ａ変換器９でもっ
てアナログ信号に変換すると第６図（ｄ）のようになり
、振幅方向の量子化の幅は２倍となシ、量子化ビット数
としては実質上１ビツト増加したことになる。これによ
り、偽輪郭現象が目立たくなり、量子化雑音も低減され
Ｓ／Ｎ比も向上することとなる。

なお、第３の実施例において、ラインメモリー２７、ラ
イン相関検出部２９．及び演算部２８はＡ／Ｄ変換後に
デジタル的に処理するものとして説明したが、Ｄ／Ａ変
換変換子ナログ的に処理してもよい。その際は、ライン
メモリー２７はアナログ遅延素子であるＣＯＤ等を用い
る必要がある。

また、第１の実施例におけるクランプ電圧制御回路２１
と、第２の実施例における比較電圧制御回路２４は、水
平同期信号を分局する分周器として説明したが、１水平
走査期間毎に、クランプ電圧又はＡ／Ｄ変換器の比較電
圧を切り換えることが可能であれば何でも良い。

発明の効果 以上のように本発明は、１水平走査期間毎にｊ／２ＬＳ
Ｂ和尚分だけ異なる電圧にクランプするように構成され
たクランプ回路と、上記クランプ回路を制御するために
、水平同期信号を１／２分周する分周器とき設けること
により、量子化誤差により生ずる偽輪郭現象を目立たな
くし、更に、ラインメモリーとライン相関量を検出する
ライン相関検出器と、ライン相関量が大なる場合にはラ
イン間の相加平均をとるように構成された演算部とを付
加することにより、実質上の量子化ビット数が１ビツト
増加したと同等の効果を得、Ｓ／Ｎ比の向上を図ること
ができる。

【図面の簡単な説明】

第１図は本発明の第１の実砲例における映像信号処理装
置のブロック図、第２図は本発明の第２の実施例におけ
る映像信号処理装置のブロック図、第３図は本発明の第
３の実施例における映像信号処理装置のブロック図、第
４図は従来の映像信号処理装置のブロック図、第５図は
説明図である。 ２１・・・・・・クランプ電圧制御回路、２２・・・・
・水平同期分離回路、２３・・・・・クランプ回路、２
４・・・・・・比較電圧制御回路、２５・・・・・・比
較電圧発生回路、２６・・・・・・ラインメモリー制御
部、２７・・・・・・ラインメモリー、２８・・・・・
・演算部、２９・中・・ライン相関検出部。 代理人の氏名弁理士　中　尾　敏　男　はが１名第１図 第　２　　ＰＡ 第４図 第５図

Claims (4)

【特許請求の範囲】
1. （１）入力映像信号をアナログ／デジタル変換器によっ
   てデジタル信号に変換した後、画像メモリーを用いてデ
   ジタル信号処理を行う映像信号処理装置であって、上記
   入力映像信号から水平同期信号を分離する水平同期分離
   回路と、上記水平同期分離回路の出力である水平同期信
   号を１／２分周する分周器と、上記１／２分周器の出力
   パルスが高レベル時には、第１のクランプ電圧に上記入
   力映像信号をクランプし、上記１／２分周器の出力パル
   スが低レベル時には、上記第１のクランプ電圧にくらべ
   て、アナログ／デジタル変換時の最下位ビットの１／２
   相当の電圧だけ高いか又は低い第２のクランプ電圧に上
   記入力映像信号をクランプするように構成されたクラン
   プ回路と、上記クランプ回路の出力をデジタル信号に変
   換するためのアナログ／デジタル変換器とを有すること
   を特徴とする映像信号処理装置。
2. （２）入力映像信号をアナログ／デジタル変換器によっ
   てデジタル信号に変換した後、画像メモリーを用いてデ
   ジタル信号処理を行う映像信号処理装置であって、上記
   入力映像信号から水平同期信号を分離する水平同期分離
   回路と、上記水平同期分離回路の出力である水平同期信
   号を１／２分周する分周器と、上記１／２分周器の出力
   パルスが高レベル時には、第１のクランプ電圧に上記入
   力映像信号をクランプし、上記１／２分周器の出力パル
   スが低レベル時には、上記第１のクランプ電圧にくらべ
   て、アナログ／デジタル変換時の最下位ビットの１／２
   相当の電圧だけ高いか又は低い第２のクランプ電圧に上
   記入力映像信号をクランプするように構成されたクラン
   プ回路と、上記クランプ回路の出力をデジタル信号に変
   換するためのアナログ／デジタル変換器と、アナログ／
   デジタル変換器の出力を１水平走査期間遅延させるよう
   に構成されたラインメモリーと、上記ラインメモリー出
   力と上記アナログ／デジタル変換器の出力との相関量を
   検出するライン相関検出器と、上記ライン相関検出出力
   により、上記ライン相関量が大なる場合には、上記アナ
   ログ／デジタル変換器の出力と上記ラインメモリーの出
   力との相加平均をとるように構成された演算部とを有す
   ることを特徴とする映像信号処理装置。
3. （３）入力映像信号をアナログ／デジタル変換器によっ
   てデジタル信号に変換した後、画像メモリーを用いてデ
   ジタル信号処理を行う映像信号処理装置において、上記
   入力映像信号から水平同期信号を分離する水平同期分離
   回路と、上記水平同期分離回路の出力である水平同期信
   号を１／２分周する分周器と、上記入力映像信号を所定
   の電圧にクランプするクランプ回路と、上記１／２分周
   器の出力パルスが高レベル時には、上記アナログ／デジ
   タル変換器の比較電圧に第１の比較電圧を用い、上記１
   ／２分周器の出力パルスが低レベル時には、上記アナロ
   グ／デジタル変換器の比較電圧にアナログ／デジタル変
   換時の最下位ビットの１／２相当の電圧だけ高いか又は
   低い第２の比較電圧を用いて上記クランプ回路の出力を
   デジタル信号に変換するアナログ／デジタル変換器とを
   有することを特徴とする映像信号処理装置。
4. （４）入力映像信号をアナログ／デジタル変換器によっ
   てデジタル信号に変換した後、画像メモリーを用いてデ
   ジタル信号処理を行う映像信号処理装置において、上記
   入力映像信号から水平同期信号を分離する水平同期分離
   回路と、上記水平同期分離回路の出力である水平同期信
   号を１／２分周する分周器と、上記入力映像信号を所定
   の電圧にクランプするクランプ回路と、上記１／２分周
   器の出力パルスが高レベル時には、上記アナログ／デジ
   タル変換器の比較電圧に第１の比較電圧を用い、上記１
   ／２分周器の出力パルスが低レベル時には、上記アナロ
   グ／デジタル変換器の比較電圧にアナログ／デジタル変
   換時の最下位ビットの１／２相当の電圧だけ高いか又は
   低い第２の比較電圧を用いて上記クランプ回路の出力を
   デジタル信号に変換するアナログ／デジタル変換器と、
   アナログ／デジタル変換器の出力を１水平走査期間遅延
   させるように構成されたラインメモリーと、上記ライン
   メモリー出力と上記アナログ／デジタル変換器の出力と
   の相関量を検出するライン相関検出器と、上記ライン相
   関検出出力により、上記ライン相関電が大なる場合には
   上記アナログ／デジタル変換器の出力と上記ラインメモ
   リーの出力との相加平均をとるように構成された演算部
   とを有することを特徴とする映像信号処理装置。