JPH05313649A - 高解像度ディスプレイ画像表示システム - Google Patents
高解像度ディスプレイ画像表示システムInfo
- Publication number
- JPH05313649A JPH05313649A JP4146429A JP14642992A JPH05313649A JP H05313649 A JPH05313649 A JP H05313649A JP 4146429 A JP4146429 A JP 4146429A JP 14642992 A JP14642992 A JP 14642992A JP H05313649 A JPH05313649 A JP H05313649A
- Authority
- JP
- Japan
- Prior art keywords
- display
- memory
- clock
- image
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 画像メモリの価格を装置のコストアップに影
響させることなく、該画像メモリのアクセスタイムを越
える高解像度表示を可能とする。 【構成】 表示クロック発生器１からの表示クロック10
1 は分周回路２で分周され、表示アドレスカウンタ３お
よびＦＩＦＯメモリ書込み回路７に供給される。表示ア
ドレスカウンタ３で分周クロック102 に基づいてカウン
トアップされた表示アドレス103 によって画像メモリ４
から読出された画像データ104 は、ＦＩＦＯメモリ書込
み回路７で分周クロック102 に基づいて生成された書込
み制御クロック107 にしたがってＦＩＦＯメモリ５に書
込まれる。ＦＩＦＯメモリ読出し回路８で表示クロック
101 に基づいて生成された読出し制御クロック108 にし
たがってＦＩＦＯメモリ５から読出された画像データ10
5 は、Ｄ／Ａコンバータ６でアナログ画像信号106 に変
換されて高解像度ディスプレイに出力される。
響させることなく、該画像メモリのアクセスタイムを越
える高解像度表示を可能とする。 【構成】 表示クロック発生器１からの表示クロック10
1 は分周回路２で分周され、表示アドレスカウンタ３お
よびＦＩＦＯメモリ書込み回路７に供給される。表示ア
ドレスカウンタ３で分周クロック102 に基づいてカウン
トアップされた表示アドレス103 によって画像メモリ４
から読出された画像データ104 は、ＦＩＦＯメモリ書込
み回路７で分周クロック102 に基づいて生成された書込
み制御クロック107 にしたがってＦＩＦＯメモリ５に書
込まれる。ＦＩＦＯメモリ読出し回路８で表示クロック
101 に基づいて生成された読出し制御クロック108 にし
たがってＦＩＦＯメモリ５から読出された画像データ10
5 は、Ｄ／Ａコンバータ６でアナログ画像信号106 に変
換されて高解像度ディスプレイに出力される。
Description
【０００１】
【技術分野】本発明は高解像度ディスプレイ画像表示シ
ステムに関し、特に高解像度ディスプレイに画像を表示
するための画像表示方式に関する。
ステムに関し、特に高解像度ディスプレイに画像を表示
するための画像表示方式に関する。
【０００２】
【従来技術】従来、この種の画像表示方式においては、
図２に示すように、表示クロック発生器１１で発生した
表示クロックを基に表示アドレスカウンタ１２で表示ア
ドレスを生成し、この表示アドレスにしたがって画像メ
モリ１３から画像データを読出している。画像メモリ１
３から読出された画像データはＤ／Ａ（ディジタル／ア
ナログ）コンバータ１４によってアナログ画像信号に変
換され、図示せぬ高解像度ディスプレイに表示される。
図２に示すように、表示クロック発生器１１で発生した
表示クロックを基に表示アドレスカウンタ１２で表示ア
ドレスを生成し、この表示アドレスにしたがって画像メ
モリ１３から画像データを読出している。画像メモリ１
３から読出された画像データはＤ／Ａ（ディジタル／ア
ナログ）コンバータ１４によってアナログ画像信号に変
換され、図示せぬ高解像度ディスプレイに表示される。
【０００３】このような従来の画像表示方式では、表示
アドレスカウンタ１２がカウントアップする速度で画像
メモリ１３から画像データが読出されるため、画像メモ
リ１３に対するアクセスタイムが表示アドレスカウンタ
１２のカウントアップ速度よりも速くなければならな
い。
アドレスカウンタ１２がカウントアップする速度で画像
メモリ１３から画像データが読出されるため、画像メモ
リ１３に対するアクセスタイムが表示アドレスカウンタ
１２のカウントアップ速度よりも速くなければならな
い。
【０００４】しかしながら、表示の解像度を高くしよう
とする場合には表示クロックの周波数を高くしなければ
ならないため、この表示クロックの周波数が高くなるに
ともなって表示アドレスのカウントアップ速度が速くな
る。よって、使用する画像メモリ１３のアクセスタイム
もより高速にする必要があるが、より高速なメモリの価
格は高いので、画像メモリの価格が装置のコストアップ
に影響するという欠点がある。
とする場合には表示クロックの周波数を高くしなければ
ならないため、この表示クロックの周波数が高くなるに
ともなって表示アドレスのカウントアップ速度が速くな
る。よって、使用する画像メモリ１３のアクセスタイム
もより高速にする必要があるが、より高速なメモリの価
格は高いので、画像メモリの価格が装置のコストアップ
に影響するという欠点がある。
【０００５】また、従来の画像表示方式では、より高速
なアクセスタイムの画像メモリを使用しても、該画像メ
モリの表示アドレスのカウントアップ速度をアクセスタ
イム以上に速くして表示クロックの周波数を高くするこ
とができないため、該画像メモリのアクセススピード以
上の高解像度化が不可能であるという欠点がある。
なアクセスタイムの画像メモリを使用しても、該画像メ
モリの表示アドレスのカウントアップ速度をアクセスタ
イム以上に速くして表示クロックの周波数を高くするこ
とができないため、該画像メモリのアクセススピード以
上の高解像度化が不可能であるという欠点がある。
【０００６】
【発明の目的】本発明は上記のような従来のものの欠点
を除去すべくなされたもので、画像メモリの価格を装置
のコストアップに影響させることなく、該画像メモリの
アクセスタイムを越える高解像度表示を可能とすること
ができる高解像度ディスプレイ画像表示システムの提供
を目的とする。
を除去すべくなされたもので、画像メモリの価格を装置
のコストアップに影響させることなく、該画像メモリの
アクセスタイムを越える高解像度表示を可能とすること
ができる高解像度ディスプレイ画像表示システムの提供
を目的とする。
【０００７】
【発明の構成】本発明による高解像度ディスプレイ画像
表示システムは、画像メモリから読出した画像データを
表示する高解像度ディスプレイ画像表示システムであっ
て、前記画像メモリよりも高速アクセス可能な格納手段
と、前記画像データを前記画像メモリからの読出し速度
と同一速度で前記格納手段に書込む書込み手段と、前記
格納手段に書込まれた前記画像データを前記読出し速度
よりも高速な速度で読出して表示するよう制御する制御
手段とを有することを特徴とする。
表示システムは、画像メモリから読出した画像データを
表示する高解像度ディスプレイ画像表示システムであっ
て、前記画像メモリよりも高速アクセス可能な格納手段
と、前記画像データを前記画像メモリからの読出し速度
と同一速度で前記格納手段に書込む書込み手段と、前記
格納手段に書込まれた前記画像データを前記読出し速度
よりも高速な速度で読出して表示するよう制御する制御
手段とを有することを特徴とする。
【０００８】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【０００９】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、表示クロック発生器１は表
示クロック101 を発生し、その表示クロック101 を分周
回路２およびＦＩＦＯ（first-in first-out）メモリ読
出し回路８に供給する。分周回路２は表示クロック発生
器１からの表示クロック101 を分周し、その分周クロッ
ク102 を表示アドレスカウンタ３およびＦＩＦＯメモリ
書込み回路７に供給する。
ック図である。図において、表示クロック発生器１は表
示クロック101 を発生し、その表示クロック101 を分周
回路２およびＦＩＦＯ（first-in first-out）メモリ読
出し回路８に供給する。分周回路２は表示クロック発生
器１からの表示クロック101 を分周し、その分周クロッ
ク102 を表示アドレスカウンタ３およびＦＩＦＯメモリ
書込み回路７に供給する。
【００１０】表示アドレスカウンタ３は分周回路２から
の分周クロック102 にしたがって表示アドレスをカウン
トアップし、カウントアップした表示アドレス103 を画
像メモリ４に供給する。画像メモリ４は表示アドレスカ
ウンタ３からの表示アドレス103 に基づいて読出された
画像データ104 をＦＩＦＯメモリ５に出力する。
の分周クロック102 にしたがって表示アドレスをカウン
トアップし、カウントアップした表示アドレス103 を画
像メモリ４に供給する。画像メモリ４は表示アドレスカ
ウンタ３からの表示アドレス103 に基づいて読出された
画像データ104 をＦＩＦＯメモリ５に出力する。
【００１１】ＦＩＦＯメモリ５は画像メモリ４よりも高
速なアクセスが可能となっており、画像メモリ４から出
力された画像データ104 をＦＩＦＯメモリ書込み回路７
からの書込み制御クロック107 にしたがって書込む。こ
こで、ＦＩＦＯメモリ書込み回路７は分周回路２からの
分周クロック102 にしたがって書込み制御クロック107
を発生し、その書込み制御クロック107 によって画像メ
モリ４からの画像データ104 のＦＩＦＯメモリ５への書
込みを制御する。
速なアクセスが可能となっており、画像メモリ４から出
力された画像データ104 をＦＩＦＯメモリ書込み回路７
からの書込み制御クロック107 にしたがって書込む。こ
こで、ＦＩＦＯメモリ書込み回路７は分周回路２からの
分周クロック102 にしたがって書込み制御クロック107
を発生し、その書込み制御クロック107 によって画像メ
モリ４からの画像データ104 のＦＩＦＯメモリ５への書
込みを制御する。
【００１２】また、ＦＩＦＯメモリ５においては書込ま
れた画像メモリ４からの画像データ104 がＦＩＦＯメモ
リ読出し回路８からの読出し制御クロック108 にしたが
って読出され、読出された画像データ105 がＤ／Ａ（デ
ィジタル／アナログ）コンバータ６に出力される。ここ
で、ＦＩＦＯメモリ読出し回路８は表示クロック発生器
１からの表示クロック101 にしたがって読出し制御クロ
ック108 を発生し、その読出し制御クロック108 によっ
てＦＩＦＯメモリ５からの画像データ105 の読出しを制
御する。
れた画像メモリ４からの画像データ104 がＦＩＦＯメモ
リ読出し回路８からの読出し制御クロック108 にしたが
って読出され、読出された画像データ105 がＤ／Ａ（デ
ィジタル／アナログ）コンバータ６に出力される。ここ
で、ＦＩＦＯメモリ読出し回路８は表示クロック発生器
１からの表示クロック101 にしたがって読出し制御クロ
ック108 を発生し、その読出し制御クロック108 によっ
てＦＩＦＯメモリ５からの画像データ105 の読出しを制
御する。
【００１３】ＦＩＦＯメモリ５への画像データの書込み
は表示クロック101 の周波数を低減した分周クロック10
2 にしたがって行われ、ＦＩＦＯメモリ５からの画像デ
ータの読出しは表示クロック101 にしたがって行われ
る。すなわち、ＦＩＦＯメモリ５においては画像データ
の読出しが画像データの書込みよりも速く行われる。
尚、ＦＩＦＯメモリ５からの画像データの読出しは画像
データが容量一杯まで蓄積されるか、または図示せぬ高
解像度ディスプレイへの表示に必要なデータが蓄積され
るか、あるいはＦＩＦＯメモリ読出し回路８による読出
し制御に支障が生じない程度に蓄積されてから開始され
る。
は表示クロック101 の周波数を低減した分周クロック10
2 にしたがって行われ、ＦＩＦＯメモリ５からの画像デ
ータの読出しは表示クロック101 にしたがって行われ
る。すなわち、ＦＩＦＯメモリ５においては画像データ
の読出しが画像データの書込みよりも速く行われる。
尚、ＦＩＦＯメモリ５からの画像データの読出しは画像
データが容量一杯まで蓄積されるか、または図示せぬ高
解像度ディスプレイへの表示に必要なデータが蓄積され
るか、あるいはＦＩＦＯメモリ読出し回路８による読出
し制御に支障が生じない程度に蓄積されてから開始され
る。
【００１４】Ｄ／Ａコンバータ６はＦＩＦＯメモリ５か
らの画像データ105 をアナログ画像信号106 に変換し、
高解像度ディスプレイに出力する。よって、高解像度デ
ィスプレイでは画像メモリ４のアクセスタイムを越えた
表示クロック101 による高解像度化を実現することがで
きる。
らの画像データ105 をアナログ画像信号106 に変換し、
高解像度ディスプレイに出力する。よって、高解像度デ
ィスプレイでは画像メモリ４のアクセスタイムを越えた
表示クロック101 による高解像度化を実現することがで
きる。
【００１５】この図１を用いて本発明の一実施例の動作
について説明する。以下、一例として表示クロック101
が２０MHz で、画像メモリ４のアクセスタイムが100nS
の場合について説明する。
について説明する。以下、一例として表示クロック101
が２０MHz で、画像メモリ４のアクセスタイムが100nS
の場合について説明する。
【００１６】表示クロック発生器１によって２０MHz の
表示クロック101 が発生されると、分周回路２はこの表
示クロック101 を１／Ｎ分周して出力する。ここで、Ｎ
＝２とすると、分周回路２からは１０MHz の分周クロッ
ク102 が出力される。
表示クロック101 が発生されると、分周回路２はこの表
示クロック101 を１／Ｎ分周して出力する。ここで、Ｎ
＝２とすると、分周回路２からは１０MHz の分周クロッ
ク102 が出力される。
【００１７】この１０MHz の分周クロック102 を受けた
表示アドレスカウンタ３では高解像度ディスプレイへの
表示タイミングにしたがって表示アドレス103 をカウン
トアップし、画像メモリ４から画像データ104 を読出
す。このとき、表示アドレスカウンタ３は１０MHz の分
周クロック102 でカウントアップするので、画像メモリ
４はアクセスタイムが１／１０MHz ＝100nS のものでよ
い。
表示アドレスカウンタ３では高解像度ディスプレイへの
表示タイミングにしたがって表示アドレス103 をカウン
トアップし、画像メモリ４から画像データ104 を読出
す。このとき、表示アドレスカウンタ３は１０MHz の分
周クロック102 でカウントアップするので、画像メモリ
４はアクセスタイムが１／１０MHz ＝100nS のものでよ
い。
【００１８】また、１０MHz の分周クロック102 を受け
たＦＩＦＯメモリ書込み回路７では書込み制御クロック
107 を発生し、画像メモリ４から出力された画像データ
104のＦＩＦＯメモリ５の書込みポートへの書込みを行
う。このとき、ＦＩＦＯメモリ書込み回路７は１０MHz
の書込み制御クロック107 を発生するので、画像データ
104 のＦＩＦＯメモリ５への書込み速度は１０MHz のク
ロックの速度となる。
たＦＩＦＯメモリ書込み回路７では書込み制御クロック
107 を発生し、画像メモリ４から出力された画像データ
104のＦＩＦＯメモリ５の書込みポートへの書込みを行
う。このとき、ＦＩＦＯメモリ書込み回路７は１０MHz
の書込み制御クロック107 を発生するので、画像データ
104 のＦＩＦＯメモリ５への書込み速度は１０MHz のク
ロックの速度となる。
【００１９】一方、表示クロック発生器１から２０MHz
の表示クロック101 を受けたＦＩＦＯメモリ読出し回路
８では読出し制御クロック108 を発生し、ＦＩＦＯメモ
リ５から画像データ105 の読出しを行う。このとき、Ｆ
ＩＦＯメモリ読出し回路８は２０MHz の読出し制御クロ
ック108 を発生するので、ＦＩＦＯメモリ５からの画像
データ105 の読出し速度は２０MHz のクロックの速度と
なる。
の表示クロック101 を受けたＦＩＦＯメモリ読出し回路
８では読出し制御クロック108 を発生し、ＦＩＦＯメモ
リ５から画像データ105 の読出しを行う。このとき、Ｆ
ＩＦＯメモリ読出し回路８は２０MHz の読出し制御クロ
ック108 を発生するので、ＦＩＦＯメモリ５からの画像
データ105 の読出し速度は２０MHz のクロックの速度と
なる。
【００２０】よって、画像メモリ４から１０MHz の速度
で読出されてＦＩＦＯメモリ５に書込まれた画像データ
は、ＦＩＦＯメモリ５から２０MHz の速度で読出される
ことになる。このＦＩＦＯメモリ５から読出された画像
データはＤ／Ａコンバータ６によってアナログ画像信号
に変換され、画像信号として高解像度ディスプレイに出
力される。
で読出されてＦＩＦＯメモリ５に書込まれた画像データ
は、ＦＩＦＯメモリ５から２０MHz の速度で読出される
ことになる。このＦＩＦＯメモリ５から読出された画像
データはＤ／Ａコンバータ６によってアナログ画像信号
に変換され、画像信号として高解像度ディスプレイに出
力される。
【００２１】このように、画像メモリ４から読出した画
像データをいったんＦＩＦＯメモリ５に書込み、画像メ
モリ４のアクセスタイムよりも高速なクロックでＦＩＦ
Ｏメモリ５から画像データの読出しを行うことによっ
て、画像メモリ４のアクセスタイム以上に高速なクロッ
クで画像データを表示することができ、高解像度表示を
実現することができる。
像データをいったんＦＩＦＯメモリ５に書込み、画像メ
モリ４のアクセスタイムよりも高速なクロックでＦＩＦ
Ｏメモリ５から画像データの読出しを行うことによっ
て、画像メモリ４のアクセスタイム以上に高速なクロッ
クで画像データを表示することができ、高解像度表示を
実現することができる。
【００２２】すなわち、画像データのＦＩＦＯメモリ５
からの読出しが画像メモリ４のアクセスタイムよりも高
速なクロックで行われるので、価格の高いより高速なメ
モリを使用することなく、高解像度表示を実現すること
ができる。したがって、画像メモリ４の価格を装置のコ
ストアップに影響させることなく、該画像メモリ４のア
クセスタイムを越える高解像度表示を可能とすることが
できる。
からの読出しが画像メモリ４のアクセスタイムよりも高
速なクロックで行われるので、価格の高いより高速なメ
モリを使用することなく、高解像度表示を実現すること
ができる。したがって、画像メモリ４の価格を装置のコ
ストアップに影響させることなく、該画像メモリ４のア
クセスタイムを越える高解像度表示を可能とすることが
できる。
【００２３】尚、本発明の一実施例では表示クロック発
生器１で発生された表示クロック101 を分周回路２によ
って分周し、この分周クロック102 に基づいて画像メモ
リ４からの画像データの読出しおよびＦＩＦＯメモリ５
への画像データの書込みを行っているが、この画像デー
タの画像メモリ４からの読出しおよびＦＩＦＯメモリ５
への書込みが画像データのＦＩＦＯメモリ５からの読出
しよりも遅くなるようにすれば、他の方法で画像データ
の画像メモリ４からの読出しおよびＦＩＦＯメモリ５へ
の書込みを行ってもよく、これに限定されない。
生器１で発生された表示クロック101 を分周回路２によ
って分周し、この分周クロック102 に基づいて画像メモ
リ４からの画像データの読出しおよびＦＩＦＯメモリ５
への画像データの書込みを行っているが、この画像デー
タの画像メモリ４からの読出しおよびＦＩＦＯメモリ５
への書込みが画像データのＦＩＦＯメモリ５からの読出
しよりも遅くなるようにすれば、他の方法で画像データ
の画像メモリ４からの読出しおよびＦＩＦＯメモリ５へ
の書込みを行ってもよく、これに限定されない。
【００２４】
【発明の効果】以上説明したように本発明によれば、画
像メモリから読出した画像データを画像メモリからの読
出し速度と同一速度で、画像メモリよりも高速アクセス
可能な格納手段に書込み、この格納手段に書込まれた画
像データを読出し速度よりも高速な速度で読出して表示
するよう制御することによって、画像メモリの価格を装
置のコストアップに影響させることなく、該画像メモリ
のアクセスタイムを越える高解像度表示を可能とするこ
とができるという効果がある。
像メモリから読出した画像データを画像メモリからの読
出し速度と同一速度で、画像メモリよりも高速アクセス
可能な格納手段に書込み、この格納手段に書込まれた画
像データを読出し速度よりも高速な速度で読出して表示
するよう制御することによって、画像メモリの価格を装
置のコストアップに影響させることなく、該画像メモリ
のアクセスタイムを越える高解像度表示を可能とするこ
とができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】従来例の構成を示すブロック図である。
１ 表示クロック発生器 ２ 分周回路 ３ 表示アドレスカウンタ ４ 画像メモリ ５ ＦＩＦＯメモリ ７ ＦＩＦＯメモリ書込み回路 ８ ＦＩＦＯメモリ読出し回路
Claims (3)
- 【請求項１】 画像メモリから読出した画像データを表
示する高解像度ディスプレイ画像表示システムであっ
て、前記画像メモリよりも高速アクセス可能な格納手段
と、前記画像データを前記画像メモリからの読出し速度
と同一速度で前記格納手段に書込む書込み手段と、前記
格納手段に書込まれた前記画像データを前記読出し速度
よりも高速な速度で読出して表示するよう制御する制御
手段とを有することを特徴とする高解像度ディスプレイ
画像表示システム。 - 【請求項２】 前記画像データを表示するための表示ク
ロックを生成するクロック生成手段と、前記クロック生
成手段で生成された前記表示クロックを分周する分周手
段とを設け、前記画像メモリから読出した画像データを
前記分周手段の分周クロックに応答して前記格納手段に
書込み、前記クロック生成手段で生成された前記表示ク
ロックに応答して前記格納手段から前記画像データを読
出すようにしたことを特徴とする請求項１記載の高解像
度ディスプレイ画像表示システム。 - 【請求項３】 前記格納手段を先入れ先出しのメモリに
よって構成し、前記画像メモリから読出した前記画像デ
ータを前記分周手段の分周クロックに応答して前記格納
手段に書込み、前記格納手段に格納された前記画像デー
タを前記クロック生成手段で生成された前記表示クロッ
クに応答して読出すようにしたことを特徴とする請求項
２記載の高解像度ディスプレイ画像表示システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146429A JPH05313649A (ja) | 1992-05-13 | 1992-05-13 | 高解像度ディスプレイ画像表示システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4146429A JPH05313649A (ja) | 1992-05-13 | 1992-05-13 | 高解像度ディスプレイ画像表示システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05313649A true JPH05313649A (ja) | 1993-11-26 |
Family
ID=15407479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4146429A Pending JPH05313649A (ja) | 1992-05-13 | 1992-05-13 | 高解像度ディスプレイ画像表示システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05313649A (ja) |
-
1992
- 1992-05-13 JP JP4146429A patent/JPH05313649A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176422B1 (ko) | 페이지-인 버스트-아웃 피포 시스템 | |
| US5587953A (en) | First-in-first-out buffer memory | |
| KR970073090A (ko) | 화면비 변환장치 및 방법 | |
| JPH04507147A (ja) | モニタ制御回路 | |
| KR0155044B1 (ko) | 선입선출 메모리를 이용한 램데이타 전송장치 및 그 방법 | |
| US6587932B2 (en) | Processor and system for controlling shared access to a memory | |
| JPH05313650A (ja) | 高解像度ディスプレイ画像合成システム | |
| KR100472478B1 (ko) | 메모리 억세스 제어방법 및 장치 | |
| JPH02310592A (ja) | 画面スクロール制御方式 | |
| US5948039A (en) | Vehicular navigation display system | |
| JP2596196Y2 (ja) | デジタルオシロスコ−プのロ−ル表示方式 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPH06118941A (ja) | 表示装置 | |
| KR950001597B1 (ko) | 모니터 리프레쉬(Refresh)를 위한 전용 피포(FIFO)회로 | |
| JPH0241694Y2 (ja) | ||
| JPS59223880A (ja) | 画像処理方法および装置 | |
| KR0148894B1 (ko) | 그래픽스 가속 시스템 | |
| JPH0295268A (ja) | ディジタル・メモリ装置 | |
| JPS649637B2 (ja) | ||
| JPS58184188A (ja) | デイスプレイデ−タの読み出し・書き込み方式 | |
| JPH02118722A (ja) | Ｆｉｆｏメモリ | |
| JPS6151665A (ja) | Ｍ／ｔデ−タ読み取り装置 | |
| JPH01173225A (ja) | ファーストイン・ファーストアウト型記憶装置 | |
| JPS61208692A (ja) | 先書き先読出し記憶装置 | |
| JPH0449115B2 (ja) |