JPH0531385B2 - - Google Patents
Info
- Publication number
- JPH0531385B2 JPH0531385B2 JP13253087A JP13253087A JPH0531385B2 JP H0531385 B2 JPH0531385 B2 JP H0531385B2 JP 13253087 A JP13253087 A JP 13253087A JP 13253087 A JP13253087 A JP 13253087A JP H0531385 B2 JPH0531385 B2 JP H0531385B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output
- transistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 51
- 239000003990 capacitor Substances 0.000 claims description 46
- 238000009499 grossing Methods 0.000 claims description 17
- 238000007599 discharging Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は各種電子機器に用いる自励発振式スイ
ツチング電源装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a self-oscillation type switching power supply device used in various electronic devices.
従来の技術
従来、この種の自励発振式スイツチング電源装
置は第4図に示すような構成であつた。第4図に
おいて、1は商用AC電圧を整流平滑して直流電
圧VINに変換する整流平滑回路である。2はスイ
ツチングトランスで入力巻線21、出力巻線22
及び直列に接続されるバイアス巻線24と25を
有する。BACKGROUND ART Conventionally, this type of self-oscillation type switching power supply device has a configuration as shown in FIG. In FIG. 4, 1 is a rectifying and smoothing circuit that rectifies and smoothes a commercial AC voltage to convert it into a DC voltage V IN . 2 is a switching transformer with input winding 21 and output winding 22.
and bias windings 24 and 25 connected in series.
3′はコレクタが入力巻線21を介して整流平
滑回路1の出電極に、エミツタが同負電極に接続
され、オンオフをくり返すスイツチングトランジ
スタである。41′は整流平滑回路1の正電極と
スイツチングトランジスタ3のベースに直列に接
続され起動電流を供給する抵抗、11は同スイツ
チングトランジスタ3のベースとバイアス巻線2
4の一端に直列に接続されベース電流を設定する
ドライブ回路である。80はコレクタをスイツチ
ングトランジスタ3のベースに接続し、エミツタ
をバイアス巻線25の一端に接続された逆バイア
ス用トランジスタ、70はエミツタをバイアス巻
線24と25の接続点に接続し、コレクタを抵抗
61′を介して逆バイアス用トランジスタ80の
ベースに接続され、ベースはコンデンサ69′を
介して同エミツタに接続される制御用トランジス
タ65′はアノードをバイアス巻線25と逆バイ
アス用トランジスタ80のエミツタの接続点に接
続し、カソードをコンデンサ69′と制御用トラ
ンジスタ70のベースの接続点に接続したダイオ
ードで、コンデンサ69′の充電電流を流し放電
電流をカツトする。 3' is a switching transistor whose collector is connected to the output electrode of the rectifying and smoothing circuit 1 via the input winding 21, and whose emitter is connected to the same negative electrode, and which turns on and off repeatedly. 41' is a resistor connected in series with the positive electrode of the rectifying and smoothing circuit 1 and the base of the switching transistor 3 to supply a starting current; 11 is the base of the switching transistor 3 and the bias winding 2;
This is a drive circuit that is connected in series to one end of 4 and sets the base current. 80 is a reverse bias transistor whose collector is connected to the base of the switching transistor 3 and whose emitter is connected to one end of the bias winding 25; 70 is a reverse bias transistor whose emitter is connected to the connection point between the bias windings 24 and 25; A control transistor 65' whose base is connected to the base of the reverse bias transistor 80 via a resistor 61' and whose emitter is connected via a capacitor 69' has an anode connected to the bias winding 25 and the reverse bias transistor 80. A diode is connected to the connection point of the emitter and has its cathode connected to the connection point of the capacitor 69' and the base of the control transistor 70, allowing the charging current of the capacitor 69' to flow and cutting off the discharging current.
抵抗68とツエナーダイオード67と直列に接
続され、ダイオード65′に並列に接続され、コ
ンデンサ69′の放電電流を流す。 It is connected in series with the resistor 68 and the Zener diode 67, and in parallel with the diode 65', allowing the discharge current of the capacitor 69' to flow.
フオトカブラーで入力側と出力側を分離絶縁し
ており、入力側の受光トランジスタ81はコレク
タをコンデンサ69′と制御用トランジスタ70
のベースの接続点に接続し、エミツタをバイアス
巻線25と逆バイアス用トランジスタ80のエミ
ツタの接続点に接続し、出力側の発光ダイオード
81′は検知回路13に接続される。12は出力
の整流平滑回路で出力巻線22に接続され、DC
出力を供給する。DC出力は、検知回路13に接
続されDC出力電圧を検知する。 The input side and output side are isolated and insulated by a photocoupler, and the collector of the input side photodetector transistor 81 is connected to a capacitor 69' and a control transistor 70.
The emitter is connected to the connection point of the base of the bias winding 25 and the emitter of the reverse bias transistor 80, and the output side light emitting diode 81' is connected to the detection circuit 13. 12 is an output rectifying and smoothing circuit connected to the output winding 22, and DC
Provides output. The DC output is connected to a detection circuit 13 to detect the DC output voltage.
以上のように構成された従来の回路において、
以下その動作について説明する。 In the conventional circuit configured as above,
The operation will be explained below.
まずAC入力に商用電圧が印加されると整流平
滑回路1で直流電圧VINとなり抵抗41′を介し
てスイツチングトランジスタ3′のベースに電流
が流れて、同スイツチングトランジスタ3′はオ
ンするため一次巻線21に電圧が印加されること
になり、この電圧に比例した誘起電圧がバイアス
巻線24に発生しドライブ回路11を介して同ス
イツチングトランジスタ3′のベース電流がさら
に増加されオン期間となる。オン期間ではスイツ
チングトランジスタ3′のコレクタ電流が一次巻
線21のインダクタンスで決まる傾きで直線的に
増加し、スイツチングトランス2を励磁する。一
方、バイアス巻線25にも入力電圧に比例する誘
起電圧が発生しておりコンデンサ69′と抵抗6
8とツエナーダイオード67を介して電流が流れ
ることにより、コンデンサ69′の両端電圧は低
下して制御用トランジスタ70のエミツタ・ベー
ス間を順バイアスする電圧となる。この電圧によ
り制御用トランジスタ70はオン状態となり、抵
抗61′を介して逆バイアス用トランジスタ80
のベースへバイアス巻線25の誘起電圧が印加さ
れ、逆バイアス用トランジスタ80はオン状態と
なり、スイツチングトランジスタ3′のベース電
流を急激に引き込み同スイツチングトランジスタ
3′のベースを逆バイアスしてオフさせる。オフ
期間TOFFでは、バイアス巻線24に発生する誘起
電圧がスイツチングトランジスタ3′のベースを
逆バイアスする方向に電圧を発生させると共に、
スイツチングトランス2に蓄積された励磁エネル
ギーを出力巻線22より出力の整流平滑回路12
を介してDC出力に放出する。励磁エネルギーが
なくなると、スイツチングトランス2のインダク
タンスと分布容量により発生するリンギング電圧
によりバイアス巻線24には再びスイツチングト
ランジスタ3′のベースを順バイアスする方向に
誘起電圧が発生するため同スイツチングトランジ
スタ3′はオンする。 First, when a commercial voltage is applied to the AC input, a DC voltage V IN is generated in the rectifier and smoothing circuit 1, and current flows to the base of the switching transistor 3' via the resistor 41', and the switching transistor 3' is turned on. A voltage is applied to the primary winding 21, and an induced voltage proportional to this voltage is generated in the bias winding 24, and the base current of the switching transistor 3' is further increased via the drive circuit 11, thereby increasing the on-period. becomes. During the on period, the collector current of the switching transistor 3' increases linearly with a slope determined by the inductance of the primary winding 21, and excites the switching transformer 2. On the other hand, an induced voltage proportional to the input voltage is also generated in the bias winding 25, and the capacitor 69' and the resistor 6
8 and the Zener diode 67, the voltage across the capacitor 69' decreases to a voltage that forward biases the emitter and base of the control transistor 70. This voltage turns on the control transistor 70, and the reverse bias transistor 80 is turned on via the resistor 61'.
The induced voltage of the bias winding 25 is applied to the base of the transistor 3', and the reverse bias transistor 80 turns on, rapidly drawing the base current of the switching transistor 3', reverse biasing the base of the switching transistor 3', and turning it off. let During the off period T OFF , the induced voltage generated in the bias winding 24 generates a voltage in a direction that reverse biases the base of the switching transistor 3', and
The rectifying and smoothing circuit 12 outputs the excitation energy accumulated in the switching transformer 2 from the output winding 22.
to the DC output. When the excitation energy disappears, the ringing voltage generated by the inductance and distributed capacitance of the switching transformer 2 generates an induced voltage in the bias winding 24 in the direction of forward biasing the base of the switching transistor 3' again, so that the same switching occurs. Transistor 3' is turned on.
さらに前記オフ期間ではバイアス巻線25の両
端電圧は、バイアス巻線24との接続点を負電圧
にする方向で誘起電圧が発生しているため、ダイ
オード65′を介して制御用トランジスタ70の
ベースを逆バイアスするようにコンデンサ69′
を充電し制御用トランジスタ20はオフする。コ
ンデンサ69′の充電電圧は、出力巻線22とバ
イアス巻線25の巻数比で決まる電圧、すなわち
DC出力電圧に比例した電圧となる。以下、前述
の動作をくり返して出力電圧を供給する。DC出
力電圧が検知回路13で設定された電圧になる
と、同検知回路13が動作してフオトカプラー8
1,81′を能動状態にさせ、オフ期間に充電さ
れたコンデンサ69′の電荷をオン期間では抵抗
66及びツエナーダイオード67の直列回路と、
受光トランジスタ81の並列回路を通じ放電す
る。これによりコンデンサ69′の放電時間は、
前述の抵抗68とツエナーダイオード67だけに
よる放電時間よりもさらに早い時間で放電するた
めオン期間は短かくなり時比率が変化して出力電
圧は一定に保たれる。すなわち、DC出力電圧は
制御された状態となる。 Furthermore, during the off period, the voltage across the bias winding 25 is such that an induced voltage is generated in the direction of making the connection point with the bias winding 24 a negative voltage. capacitor 69' to reverse bias
is charged, and the control transistor 20 is turned off. The charging voltage of the capacitor 69' is determined by the turns ratio of the output winding 22 and the bias winding 25, that is,
The voltage is proportional to the DC output voltage. Thereafter, the above-described operation is repeated to supply the output voltage. When the DC output voltage reaches the voltage set by the detection circuit 13, the detection circuit 13 operates and the photocoupler 8
1 and 81' are activated, and the charge of the capacitor 69' charged during the off period is transferred to the series circuit of the resistor 66 and the Zener diode 67 during the on period.
The light is discharged through the parallel circuit of the light-receiving transistor 81. As a result, the discharge time of the capacitor 69' is
Since the discharge occurs in a faster time than the discharge time due to only the resistor 68 and the Zener diode 67 described above, the on-period is shortened, the duty ratio changes, and the output voltage is kept constant. That is, the DC output voltage is in a controlled state.
第5図のaはスイツチングトランジスタ3′の
コレクタ・エミツタ間電圧VCE、bはコンデンサ
69′の両端電圧VCF、cは逆バイアス用トラン
ジスタ80のベース・エミツタ間電圧VBE80を示
している。 In FIG. 5, a shows the collector-emitter voltage V CE of the switching transistor 3', b shows the voltage V CF across the capacitor 69', and c shows the base-emitter voltage V BE80 of the reverse bias transistor 80. .
発明が解決しようとする問題点
このような従来の構成では、オン期間はコンデ
ンサ69′の両端電圧VCFがバイアス巻線のフラ
イバツク電圧から負のベース・エミツタ電圧まで
の放電時間であり、それを決定するのはフオトカ
プラの受光トランジスタ81を流れる電流値であ
り、この電流値が有限であることから必然的にオ
ン期間には最小限界値が存在することになる。す
なわち、出力電流が少なくなり、制御すべきオン
期間が前記最小限界値になると、正常な制御が不
可能になるという問題があつた。Problems to be Solved by the Invention In such a conventional configuration, the on-period is the time during which the voltage across the capacitor 69', VCF , discharges from the flyback voltage of the bias winding to the negative base-emitter voltage; What is determined is the value of the current flowing through the light-receiving transistor 81 of the photocoupler, and since this current value is finite, there is inevitably a minimum value in the on period. That is, when the output current decreases and the on-period to be controlled reaches the minimum limit value, there is a problem that normal control becomes impossible.
本発明はこのような問題を解決するもので、オ
ン期間の最小限界値を無くし、安定な制御動作領
域の広い自励発振式スイツチング電源装置を提供
することを目的とするものである。 SUMMARY OF THE INVENTION The present invention is intended to solve these problems, and aims to provide a self-oscillation type switching power supply device that eliminates the minimum value of the on-period and has a wide stable control operation range.
問題点を解決するための手段
この問題点を解決するために本発明は、主スイ
ツチング素子のオフ期間にバイアス巻線に誘起さ
れるフライバツク電圧を整流平滑して制御回路を
バイアスするバイアス回路と、前記フライバツク
電圧を検知してこれと同期反転した第1のパルス
を送出するパルス発生回路と、オフ期間中にコン
デンサを第1の規定電圧値に充電し、オン期間中
に前記バイアス巻線に誘起される負電位のフオワ
ード電圧へ少なくとも抵抗を介して前記コンデン
サを放電する充放電回路と、前記第1の規定電圧
値よりも低く設定された第2の規定電圧値と前記
コンデンサの両端電圧を比較し、第2の規定電圧
値が低い時Hとなる第1の比較回路と、出力電圧
を検知してこれに応じた第3の規定電圧値を発生
する誤差増幅回路と、前記第3の規定電圧値と前
記コンデンサの両端電圧を比較し、第3の規定電
圧値が低い時Hとなる第2の比較回路と、前記第
1のパルスと前記第1の比較回路の出力と前記第
2の比較回路の出力の論理積である第2のパルス
を送出するAND回路と、前記第2のパルスを前
記主スイツチング素子を駆動すべく増幅するドラ
イブ回路を備えた構成としたものである。Means for Solving the Problem In order to solve this problem, the present invention provides a bias circuit that biases a control circuit by rectifying and smoothing the flyback voltage induced in the bias winding during the OFF period of the main switching element; a pulse generating circuit that detects the flyback voltage and sends out a first pulse inverted in synchronization with the flyback voltage; and a pulse generating circuit that charges a capacitor to a first specified voltage value during an off period and induces voltage in the bias winding during an on period. a charging/discharging circuit that discharges the capacitor to a forward voltage of a negative potential through at least a resistor; and comparing the voltage across the capacitor with a second specified voltage value set lower than the first specified voltage value. a first comparator circuit that becomes H when the second specified voltage value is low; an error amplification circuit that detects the output voltage and generates a third specified voltage value in accordance therewith; and the third specified voltage value. a second comparator circuit that compares the voltage value with the voltage across the capacitor and becomes H when the third specified voltage value is low; The configuration includes an AND circuit that sends out a second pulse that is the logical product of the outputs of the comparison circuit, and a drive circuit that amplifies the second pulse to drive the main switching element.
作 用
この構成により、オン期間であるコンデンサの
放電時間は、前記第1の規定電圧値から低下して
いくコンデンサの両端電圧と、出力電圧を安定化
すべく決定される第3の規定電圧値との比較によ
り、コンデンサの両端電圧が第3の規定電圧値を
下回るまでの時間で決定される。すなわち、第3
の規定電圧値が第1の規定電圧値に限り無く近づ
けば、オン期間も限り無くゼロに近づくことにな
り、原理上、オン期間の最小限界値は無くなり、
安定な制御動作領域を広くとれることとなる。Effect With this configuration, the discharge time of the capacitor, which is the ON period, is determined by the voltage across the capacitor decreasing from the first specified voltage value and the third specified voltage value determined to stabilize the output voltage. is determined by the time it takes for the voltage across the capacitor to fall below the third specified voltage value. That is, the third
If the specified voltage value of is as close as possible to the first specified voltage value, the on period will also be as close as possible to zero, and in principle, there is no minimum value of the on period,
This allows a wide range of stable control operation.
実施例
第1図は本発明の一実施例による自励発振式ス
イツチング電源装置の回路構成図である。第1図
において、1は商用AC電圧を整流平滑して直流
電圧に変換する整流平滑回路である。2はスイツ
チングトランスで入力巻線21、出力巻線22、
バイアス巻線23を有する。3はコレクタが入力
巻線21を介して整流平滑回路1の正電極に、エ
ミツタが同負電極に接続され、オンオフを繰返す
スイツチングトランジスタである。4はバイアス
回路で、バイアス巻線23に誘起されるフライバ
ツク電圧VFBを整流平滑するダイオード42及び
コンデンサ43と、起動時にコンデンサ43を充
電する起動抵抗41から構成される(以下、コン
デンサ43の電位をバイアス電圧と呼ぶ)。5は
パルス発生回路で、バイアス巻線23の一端から
抵抗51を介して反転増幅回路52へ入力し、フ
ライバツク電圧VFBに同期反転したパルスV5を送
出する。6は充放電回路で、バイアス巻線23の
一端からダイオード66、ツエナーダイオード6
7、抵抗68の直列回路から成る放電回路を介し
てコンデンサ69へ接続し、バイアス電圧部から
コンデンサ69を規定値V1に充電するトランジ
スタ65、抵抗63、ツエナーダイオード64か
らなる充電回路と、同充電回路をスイツチングト
ランジスタ3のオン期間(以下オン期間と呼ぶ)
に停止させるように構成された抵抗61とトラン
ジスタ62によつて構成される。7は比較回路
で、前記コンデンサ69の電位VCFと、規定値V2
との比較を行い、VCF<V2の時にHレベルとな
る。8は誤差増幅回路で、出力側の検知回路13
がDC出力電圧を検知し、フオトダイオード8
1′へ適当な電流を流すことによつてフオトトラ
ンジスタ81に電流が流れ、抵抗82に規定電圧
V3を発生させる。9は比較回路で、コンデンサ
69の電位VCFと規定電圧V3を比較し、VCF>V2
の時にHレベルとなる。10はAND回路で、パ
ルス発生回路5、比較回路7、比較回路9の各出
力の論理積を送出する。11はドライブ回路で、
AND回路10の出力を増幅してスイツチングト
ランジスタ3をオンオフする。12はダイオード
14、コンデンサ15から成る整流平滑回路で、
出力巻線22に誘起されるフライバツク電圧を整
流平滑し、DC出力電圧を供給する。Embodiment FIG. 1 is a circuit diagram of a self-oscillation type switching power supply device according to an embodiment of the present invention. In FIG. 1, 1 is a rectifying and smoothing circuit that rectifies and smoothes a commercial AC voltage to convert it into a DC voltage. 2 is a switching transformer with an input winding 21, an output winding 22,
It has a bias winding 23. Reference numeral 3 designates a switching transistor whose collector is connected to the positive electrode of the rectifying and smoothing circuit 1 via the input winding 21, and whose emitter is connected to the negative electrode of the rectifying and smoothing circuit 1, and which repeatedly turns on and off. 4 is a bias circuit, which is composed of a diode 42 and a capacitor 43 that rectify and smooth the flyback voltage V FB induced in the bias winding 23, and a starting resistor 41 that charges the capacitor 43 at startup (hereinafter, the potential of the capacitor 43 is called the bias voltage). Reference numeral 5 designates a pulse generating circuit which is inputted from one end of the bias winding 23 through a resistor 51 to an inverting amplifier circuit 52, and sends out a pulse V5 inverted in synchronization with the flyback voltage VFB . 6 is a charging/discharging circuit, which connects a diode 66 and a Zener diode 6 from one end of the bias winding 23.
7. A charging circuit consisting of a transistor 65, a resistor 63, and a Zener diode 64, which is connected to the capacitor 69 via a discharging circuit consisting of a series circuit of a resistor 68, and charges the capacitor 69 from a bias voltage section to a specified value V1 . The charging circuit is connected to the ON period of the switching transistor 3 (hereinafter referred to as the ON period).
It is composed of a resistor 61 and a transistor 62, which are configured to stop the signal. 7 is a comparator circuit that compares the potential V CF of the capacitor 69 and the specified value V 2
It becomes H level when V CF <V 2 . 8 is an error amplification circuit, and a detection circuit 13 on the output side
detects the DC output voltage and photodiode 8
1', a current flows through the phototransistor 81, and a specified voltage is applied to the resistor 82.
Generate V 3 . 9 is a comparison circuit that compares the potential V CF of the capacitor 69 with the specified voltage V 3 and determines that V CF > V 2
It becomes H level when . 10 is an AND circuit which sends out the logical product of the outputs of the pulse generating circuit 5, the comparator circuit 7, and the comparator circuit 9. 11 is the drive circuit,
The output of the AND circuit 10 is amplified and the switching transistor 3 is turned on and off. 12 is a rectifying and smoothing circuit consisting of a diode 14 and a capacitor 15;
The flyback voltage induced in the output winding 22 is rectified and smoothed to provide a DC output voltage.
第2図のaはスイツチングトランジスタ3のド
レイン・ソース間電圧VDS、bはバイアス巻線2
3に誘起される電圧波形VB、cはパルス発生回
路5の出力V5、dはVCFの波形にV1,V2,V3を
示したもの、eはAND回路11の出力電圧VOUT
を示す。 In Fig. 2, a is the drain-source voltage V DS of the switching transistor 3, and b is the bias winding 2.
3, c is the output V 5 of the pulse generation circuit 5, d is the waveform of V CF with V 1 , V 2 , and V 3 , and e is the output voltage V of the AND circuit 11. OUT
shows.
以下第1図、第2図を用いて動作を説明する。
まずAC入力が印加されると整流平滑回路1で直
流電圧VINとなり抵抗41を介してコンデンサ4
3が充電され、バイアス電圧が発生する。この時
バイアス巻線電圧は0Vであるので、V5はHとな
るが、VCFにも電圧が出ていないため比較回路7
の出力はLとなり、ドライブ回路11の出力はL
で、スイツチングトランジスタ3はオフである。
しかし、バイアス電圧が発生するとVCFは急速に
V1まで充電され、比較回路7,9も動作し、
AND回路10への入力は全てHとなり、スイツ
チングトランジスタ3もドライブされてオンす
る。オンすると抵抗61を介してトランジスタ6
2にベース電流が流れてトランジスタ62がオン
し、トランジスタ65を逆バイアスしてオフさせ
る。トランジスタ65がオフするとコンデンサ6
9への充電電流が断たれ、同時に、バイアス巻線
23に発生する負電位のフオワード電圧VFWのた
めに、抵抗68、ツエナーダイオード67、ダイ
オード66を介して放電電流が流れ、VCFは低下
する。ダイオード66はオフ期間にフライバツク
電圧VFBによるコンデンサ69の充電経路を断
ち、ツエナーダイオード67は入力電圧VINによ
るコンデンサ69の放電時定数を補正するための
ものである。トランジスタ65のベース・エミツ
タ間電圧をVBE65、コンデンサ69の容量をCF、
ツエナーダイオード64のツエナー電圧をVZ64、
ツエナーダイオード67のツエナー電圧をVZ67、
ダイオード66の順方向電圧をVD66、抵抗68の
抵抗値をR68、入力巻線21の巻数をN21、バイ
アス巻線23の巻数をN23とすると、オンからt
秒後のVCFは次式で表わせられる。 The operation will be explained below using FIGS. 1 and 2.
First, when AC input is applied, the rectifier and smoothing circuit 1 generates a DC voltage V IN which is passed through the resistor 41 to the capacitor 4.
3 is charged and a bias voltage is generated. At this time, the bias winding voltage is 0V, so V5 becomes H, but since no voltage is also output to VCF , the comparator circuit 7
The output of the drive circuit 11 becomes L, and the output of the drive circuit 11 becomes L.
Then, the switching transistor 3 is off.
However, once the bias voltage is applied, V CF rapidly
Charged to V 1 , comparison circuits 7 and 9 also operate,
All inputs to the AND circuit 10 become H, and the switching transistor 3 is also driven and turned on. When turned on, the transistor 6
A base current flows through the transistor 2, turning on the transistor 62, and reverse biasing the transistor 65, turning it off. When the transistor 65 turns off, the capacitor 6
The charging current to 9 is cut off, and at the same time, due to the negative potential forward voltage V FW generated in the bias winding 23, a discharge current flows through the resistor 68, the Zener diode 67, and the diode 66, and V CF decreases. do. The diode 66 cuts off the charging path of the capacitor 69 due to the flyback voltage V FB during the off period, and the Zener diode 67 is for correcting the discharge time constant of the capacitor 69 due to the input voltage V IN . The base-emitter voltage of the transistor 65 is V BE65 , the capacitance of the capacitor 69 is C F ,
The Zener voltage of Zener diode 64 is V Z64 ,
The Zener voltage of Zener diode 67 is V Z67 ,
Assuming that the forward voltage of the diode 66 is V D66 , the resistance value of the resistor 68 is R 68 , the number of turns of the input winding 21 is N 21 , and the number of turns of the bias winding 23 is N 23 , from on to t
V CF after seconds can be expressed by the following formula.
V1=VZ64−VBE65、VFW=N23/N21VIN
VCF=V1・e-t/CFR68+(N23/N21VIN−VD66−VZ64)(e
-t/CFR68−1)
やがてVCFがV2又はV3の電位を下回ると、比較
回路7又は9の出力が反転し、Lとなるので、ド
ライブ回路11の出力VGSもLとなり、スイツチ
ングトランジスタ3はオフする。オフすると、ト
ランジスタ62はベース電流が無くなりオフす
る。トランジスタ62がオフすると、抵抗63を
介してベース電流を供給されるトランジスタ65
がオンし、コンデンサ69はV1まで急速に充電
される。比較回路7,9の出力はいずれもHとな
るが、バイアス巻線23にはフライバツク電圧
VFBが発生しているため、パルス発生回路5の出
力V5はLとなり、オン期間中に蓄えられたスイ
ツチングトランス2の励磁エネルギーが、出力巻
線22から整流平滑回路12を介してDC出力に
放出される。励磁エネルギーが無くなると、スイ
ツチングトランス2のインダクタンスと分布容量
により発生するリンギング電圧によつて、バイア
ス巻線23にはVFBが無くなり、パルス発生回路
5は反転し、V5がHとなり、VGSがHとなり、再
びスイツチングトランジスタ3はオンする。以上
の動作の繰返しによりDC出力電圧を供給する。
DC出力電圧は出力側の検知回路13によつて検
知され、フオトカプラ81′,81によつてその
情報は帰還される。すなわち、DC出力電圧が上
昇すると、発光ダイオード81′の光量を増加し、
受光トランジスタ81の電流値を増やし、抵抗8
2の電位V3を上昇させ、比較回路9がHとなつ
ている期間を短くすることによりオン期間を短く
し、DC出力電圧を低下するように動作する。DC
出力電圧が低下すると前述と逆の動作をし、オン
期間を長くすることによりDC出力電圧を上昇す
るようになる。すなわちDC出力電圧は制御され
た状態となる。又、本回路は過電流保護機能も最
大オン期間を制限する方式で有している。すなわ
ち、オン期間を長くするように制御が働き、V3
が低くなりV2を下回つても、比較回路7によつ
てVCFがV2を下回つた時点で、オフ期間に移行す
る。最大オン期間TMAX ONは次式で表わされる。V 1 = V Z64 −V BE65 , V FW = N 23 /N 21 V IN V CF = V 1・e -t/CFR68 + (N 23 /N 21 V IN −V D66 −V Z64 ) (e
-t/CFR68 -1) When V CF eventually falls below the potential of V 2 or V 3 , the output of comparator circuit 7 or 9 is inverted and becomes L, so the output V GS of drive circuit 11 also becomes L, and the switch The switching transistor 3 is turned off. When turned off, the transistor 62 has no base current and is turned off. When the transistor 62 is turned off, the transistor 65 is supplied with base current through the resistor 63.
turns on and capacitor 69 is rapidly charged to V1 . The outputs of the comparison circuits 7 and 9 both become H, but there is a flyback voltage in the bias winding 23.
Since V FB is generated, the output V 5 of the pulse generation circuit 5 becomes L, and the excitation energy of the switching transformer 2 stored during the on period is transferred from the output winding 22 to the rectifier and smoothing circuit 12 to DC. emitted to the output. When the excitation energy disappears, due to the ringing voltage generated by the inductance and distributed capacitance of the switching transformer 2, V FB disappears in the bias winding 23, the pulse generation circuit 5 is inverted, V 5 becomes H, and V GS becomes H, and the switching transistor 3 is turned on again. By repeating the above operation, a DC output voltage is supplied.
The DC output voltage is detected by the detection circuit 13 on the output side, and the information is fed back by the photocouplers 81' and 81. That is, when the DC output voltage increases, the amount of light from the light emitting diode 81' increases,
Increase the current value of the light receiving transistor 81, and
The on-period is shortened by raising the potential V 3 of the second circuit and shortening the period during which the comparator circuit 9 is at H, thereby reducing the DC output voltage. DC
When the output voltage decreases, the operation is opposite to that described above, and by lengthening the on period, the DC output voltage increases. In other words, the DC output voltage is in a controlled state. This circuit also has an overcurrent protection function that limits the maximum on-period. In other words, the control works to lengthen the on period, and V 3
Even if V CF becomes low and becomes less than V 2 , when V CF becomes less than V 2 by comparison circuit 7, the off period begins. The maximum on-period T MAX ON is expressed by the following formula.
TMAX ON=CF・R68・lnN23/N21・VIN
−VD66−VZ67+V1/N23/N21・VIN−VD66−VZ67+V2
式中VINを除いては固定値であり、TMAX ONがVIN
によつて一義的に決まるものであることがわか
る。又、VZ67を適当に選べば、VINによるTMAX ONの
変動を必要量だけ補正できることは既に述べた通
りである。 T MAX ON =C F・R 68・lnN 23 /N 21・V IN
−V D66 −V Z67 +V 1 /N 23 /N 21・V IN −V D66 −V Z67 +V In formula 2 , all values except V IN are fixed values, and T MAX ON is V IN
It can be seen that it is uniquely determined by . Also, as already mentioned, if V Z67 is selected appropriately, the variation in T MAX ON due to V IN can be corrected by the necessary amount.
第3図は本発明の他の実施例であつて、第1図
におけるバイアス回路4、パルス発生回路5、充
放電回路6、比較回路7及び9、誤差増幅器8、
AND回路10に相当する制御回路である。構成
要素のうち、第1図と相当するものには同じ番号
を記した。バイアス回路は、VFBをダイオード4
2及びコンデンサ43で整流平滑後、トランジス
タ44、抵抗45、ツエナーダイオード46から
成る直流安定化回路によつてバイアス電圧を作
る。さらに抵抗16,17,18及びトランジス
タ48によつて規定電圧値V1,V2を作り、且つ
トランジスタ48はトランジスタ49,79とカ
レント・ミラーを構成し、トランジスタ49は
PNPトランジスタから成るカレントミラー47
の電流値を決める。パルス回路5は、VFBを抵抗
51を介してトランジスタ56で受電し、トラン
ジスタ57,58及び抵抗53から成るシユミツ
トトリガ回路でVFBに同期したパルスにし、トラ
ンジスタ59で反転する。トランジスタ54,5
5はオン期間中のフオワード電圧によつてトラン
ジスタ56のベース電位が負電位になるのを防
ぐ。充放電回路6は、オフ期間中にトランジスタ
66′及び65によつてコンデンサ69を規定電
圧値V1へ充電し、オン期間中は抵抗61を介し
て流れるベース電流でトランジスタ62をオンし
てトランジスタ65をオフし、充電電流を断つと
共にトランジスタ64′、抵抗68、ツエナーダ
イオード67を介してVFW(=N23/N21VIN)に放電さ
れる。トランジスタ63′,64′はオフ期間中に
VFBによるコンデンサ69の充電を防ぐと共に、
オン期間中のトランジスタ64′のエミツタと抵
抗68の接続点の電位を0Vに固定する役割を持
つ。この回路構成によつてオン期間中のVCFは次
式で表わされる。 FIG. 3 shows another embodiment of the present invention, which shows the bias circuit 4, pulse generation circuit 5, charge/discharge circuit 6, comparison circuits 7 and 9, error amplifier 8,
This is a control circuit corresponding to the AND circuit 10. Among the components, those corresponding to those in FIG. 1 are labeled with the same numbers. The bias circuit connects V FB to diode 4
After rectification and smoothing using 2 and a capacitor 43, a bias voltage is generated by a DC stabilizing circuit consisting of a transistor 44, a resistor 45, and a Zener diode 46. Furthermore, specified voltage values V 1 and V 2 are created by resistors 16, 17, 18 and transistor 48, and transistor 48 constitutes a current mirror with transistors 49 and 79, and transistor 49 forms a current mirror.
Current mirror 47 consisting of PNP transistor
Determine the current value. In the pulse circuit 5, a transistor 56 receives V FB via a resistor 51, converts it into a pulse synchronized with V FB using a Schmitt trigger circuit including transistors 57, 58, and a resistor 53, and inverts it using a transistor 59. Transistor 54,5
5 prevents the base potential of the transistor 56 from becoming a negative potential due to the forward voltage during the on period. The charging/discharging circuit 6 charges the capacitor 69 to a specified voltage value V 1 through the transistors 66' and 65 during the off period, and turns on the transistor 62 with the base current flowing through the resistor 61 during the on period to turn on the transistor. 65 is turned off, the charging current is cut off, and the voltage is discharged to V FW (=N 23 /N 21 V IN ) via the transistor 64', resistor 68, and Zener diode 67. During the off period, transistors 63' and 64'
In addition to preventing charging of capacitor 69 by V FB ,
It has the role of fixing the potential at the connection point between the emitter of the transistor 64' and the resistor 68 to 0V during the on period. With this circuit configuration, V CF during the on period is expressed by the following equation.
VCF=V1−N23/N21・VIN−VZ67/CF・R68・t
誤差増幅回路8は、カレントミラーを構成する
トランジスタ83,84によつてフオトカプラを
介してフオトトランジスタ81の電流値として伝
わつたDC出力電圧の情報を抵抗82の両端電圧
V3に変換する。比較回路7は、第1図の比較回
路9を含む。トランジスタ72,73,74にそ
れぞれV2,V3,V4を受電・比較し、VCF<V2又
は、VCF<V3の時、トランジスタ75,76より
成るカレント・ミラーが動作し、トランジスタ7
7にベース電流を供給してこれをオンする。トラ
ンジスタ77のコレクタはトランジスタ59のコ
レクタと共通で、両者が共にオフの時のみ、Hと
なり、第1図におけるAND回路10を構成した
のと同様になる。以上のような構成で、第1図の
回路と同様の動作をし、DC出力電圧を安定制御
する。又、過電流動作も同様で、最大オン時間
TMAX ONは次式で表わされる。V CF =V 1 −N 23 /N 21・V IN −V Z67 /C F・R 68・t The error amplification circuit 8 is connected to the phototransistor 81 via the photocoupler by transistors 83 and 84 forming a current mirror. The information of the DC output voltage transmitted as the current value is converted to the voltage across the resistor 82.
Convert to V3 . Comparison circuit 7 includes comparison circuit 9 shown in FIG. Transistors 72, 73, and 74 receive and compare V 2 , V 3 , and V 4 , respectively, and when V CF <V 2 or V CF <V 3 , a current mirror consisting of transistors 75 and 76 operates, transistor 7
Supply a base current to 7 to turn it on. The collector of the transistor 77 is common to the collector of the transistor 59, and becomes H only when both are off, so that the transistor 77 has a collector similar to that of the AND circuit 10 in FIG. 1. With the above configuration, the circuit operates in the same way as the circuit shown in FIG. 1, and stably controls the DC output voltage. Also, the overcurrent operation is the same, and the maximum on time
T MAX ON is expressed by the following formula.
TMAX ON=CF・R68・V1−V2/N23/N21・VIN−VZ67
発明の効果
以上のように本発明は、コンデンサの放電時間
によりパルス幅を可変するようにした自励発振式
スイツチング電源装置において、前記コンデンサ
の両端電圧を規定電圧値と比較することでその放
電時間すなわちオン期間を決定することにより、
原理上パルス幅を無限小にすることが可能とな
り、制御幅を大きくとれ、その実用的効果は大な
るものがある。T MAX ON =C F・R 68・V 1 −V 2 /N 23 /N 21・V IN −V Z67Effects of the Invention As described above, the present invention is capable of varying the pulse width depending on the discharge time of the capacitor. In the self-excited oscillation type switching power supply device, the discharge time, that is, the on-period, is determined by comparing the voltage across the capacitor with a specified voltage value.
In principle, it is possible to make the pulse width infinitely small, and the control width can be widened, which has great practical effects.
第1図は本発明の一実施例による自励発振式ス
イツチング電源装置の回路構成図、第2図はその
要部波形図、第3図は他の実施例の主要部の回路
図、第4図は従来の回路構成図、第5図は従来回
路の要部波形図である。
1……整流平滑回路、2……スイツチングトラ
ンス、3……スイツチングトランジスタ、4……
バイアス回路、5……パルス発生回路、6……充
放電回路、7……比較回路、8……誤差増幅回
路、9……比較回路、10……AND回路、11
……ドライブ回路、12……整流平滑回路、13
……検知回路、14……ダイオード、15……コ
ンデンサ、16〜18……抵抗、21……入力巻
線、22……出力巻線、23……バイアス巻線、
41……抵抗、42……ダイオード、43……コ
ンデンサ、44……NPNトランジスタ、45…
…抵抗、46……ツエナーダイオード、47……
PNPトランジスタカツトミラー、51……抵抗、
52……反転回路、53……抵抗、48,49…
…NPNトランジスタ、54,55……NPNトラ
ンジスタ、56……PNPトランジスタ、57〜
59……NPNトランジスタ、61……抵抗、6
2……NPNトランジスタ、63……抵抗、64
……ツエナーダイオード、65……NPNトラン
ジスタ、66……ダイオード、67……ツエナー
ダイオード、68……抵抗、69……コンデン
サ、70……PNPトランジスタ、71……規定
電圧源、72〜74……NPNトランジスタ、7
5,76……PNPトランジスタ、77……NPN
トランジスタ、78……抵抗、80……NPNト
ランジスタ、81……フオトカプラの受光トラン
ジスタ、81′……フオトカプラの発光ダイオー
ド。
FIG. 1 is a circuit configuration diagram of a self-oscillation type switching power supply device according to one embodiment of the present invention, FIG. 2 is a waveform diagram of the main part thereof, FIG. 3 is a circuit diagram of the main part of another embodiment, and FIG. The figure is a conventional circuit configuration diagram, and FIG. 5 is a waveform diagram of essential parts of the conventional circuit. 1... Rectifying and smoothing circuit, 2... Switching transformer, 3... Switching transistor, 4...
Bias circuit, 5... Pulse generation circuit, 6... Charge/discharge circuit, 7... Comparison circuit, 8... Error amplification circuit, 9... Comparison circuit, 10... AND circuit, 11
... Drive circuit, 12 ... Rectification smoothing circuit, 13
...Detection circuit, 14...Diode, 15...Capacitor, 16-18...Resistor, 21...Input winding, 22...Output winding, 23...Bias winding,
41...Resistor, 42...Diode, 43...Capacitor, 44...NPN transistor, 45...
...Resistor, 46... Zener diode, 47...
PNP transistor cut mirror, 51...resistor,
52... Inverting circuit, 53... Resistor, 48, 49...
...NPN transistor, 54, 55...NPN transistor, 56...PNP transistor, 57~
59...NPN transistor, 61...Resistor, 6
2...NPN transistor, 63...Resistor, 64
... Zener diode, 65 ... NPN transistor, 66 ... Diode, 67 ... Zener diode, 68 ... Resistor, 69 ... Capacitor, 70 ... PNP transistor, 71 ... Specified voltage source, 72 to 74 ... NPN transistor, 7
5, 76...PNP transistor, 77...NPN
Transistor, 78...Resistor, 80...NPN transistor, 81...Photocoupler light receiving transistor, 81'...Photocoupler light emitting diode.
Claims (1)
スイツチングトランスを備え、前記入力巻線の一
端を直流電圧源の正電極に接続し、他端を主スイ
ツチング素子を介して前記直流電圧源の負電極へ
接続し、前記主スイツチング素子を制御回路によ
つて制御された時比率でスイツチングすることに
よつて、前記主スイツチング素子のオフ期間に前
記出力巻線に誘起されるフライバツク電圧を整流
平滑して安定化された直流出力電圧を得る構成と
し、前記主スイツチング素子のオフ期間に前記バ
イアス巻線に誘起されるフライバツク電圧を整流
平滑して前記制御回路をバイアスし、前記バイア
ス巻線のフライバツク電圧に同期反転した第1の
パルスを送出するパルス発生回路を備え、オフ期
間中にコンデンサを第1の規定電圧値に充電し、
前記主スイツチング素子がオンすると、負電位に
発生する前記バイアス巻線のフオワード電圧へ少
なくとも抵抗を介して前記コンデンサを放電する
充放電回路を備え、前記コンデンサの電圧と第1
の規定電圧値よりも低く設定された第2の規定電
圧値を比較して第2の規定電圧値が低い時に
“H”となる第1の比較回路を備え、前記直流出
力電圧を検知してこれに応じた第3の規定電圧値
を発生する誤差増幅回路を備え、前記コンデンサ
の電圧と前記第3の規定電圧値を比較して第3の
規定電圧値が低い時に“H”となる第2の比較回
路を備え、前記第1のパルスと前記第1の比較回
路の出力と前記第2の比較回路の出力の論理積で
ある第2のパルスを発生するAND回路を備え、
前記第2のパルスを前記主スイツチング素子を駆
動すべく増幅するドライブ回路を備えた自励発振
式スイツチング電源装置。1 A switching transformer having an input winding, an output winding, and a bias winding, one end of the input winding being connected to the positive electrode of a DC voltage source, and the other end being connected to the DC voltage source through a main switching element. By connecting the main switching element to the negative electrode of the main switching element and switching the main switching element at a time ratio controlled by a control circuit, the flyback voltage induced in the output winding during the off period of the main switching element is rectified. The control circuit is configured to smooth and obtain a stabilized DC output voltage, and to bias the control circuit by rectifying and smoothing the flyback voltage induced in the bias winding during the OFF period of the main switching element. A pulse generating circuit is provided that sends out a first pulse inverted in synchronization with the flyback voltage, and charges the capacitor to a first specified voltage value during the off period.
When the main switching element is turned on, a charging/discharging circuit is provided which discharges the capacitor via at least a resistor to the forward voltage of the bias winding generated at a negative potential, and the voltage of the capacitor and the first
a first comparator circuit that compares a second specified voltage value set lower than a specified voltage value of and becomes "H" when the second specified voltage value is low, and detects the DC output voltage; An error amplification circuit is provided which generates a third specified voltage value corresponding to this, and an error amplifier circuit that compares the voltage of the capacitor and the third specified voltage value and becomes "H" when the third specified voltage value is low. 2 comparison circuits, and an AND circuit that generates a second pulse that is the AND of the first pulse, the output of the first comparison circuit, and the output of the second comparison circuit,
A self-oscillation type switching power supply device comprising a drive circuit that amplifies the second pulse to drive the main switching element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132530A JPS63299777A (en) | 1987-05-28 | 1987-05-28 | Self-oscillation type switching power source device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62132530A JPS63299777A (en) | 1987-05-28 | 1987-05-28 | Self-oscillation type switching power source device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63299777A JPS63299777A (en) | 1988-12-07 |
| JPH0531385B2 true JPH0531385B2 (en) | 1993-05-12 |
Family
ID=15083439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62132530A Granted JPS63299777A (en) | 1987-05-28 | 1987-05-28 | Self-oscillation type switching power source device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299777A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1217720A1 (en) * | 2000-12-21 | 2002-06-26 | Semiconductor Components Industries, LLC | Apparatus and method for controlling the power output of a power supply using comparators |
-
1987
- 1987-05-28 JP JP62132530A patent/JPS63299777A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63299777A (en) | 1988-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7382633B2 (en) | DC converter | |
| JP3690814B2 (en) | Switch-mode power supply with feedback via transformer and primary winding | |
| US5012399A (en) | Self-oscillation type converter | |
| KR20040077514A (en) | Ac/dc converter and power supply system using the same | |
| JPH11122926A (en) | Self-oscillation type switching power supply | |
| JP3534400B2 (en) | Switching power supply circuit | |
| JP3107193B2 (en) | DC-DC converter | |
| JP3088220B2 (en) | Switching power supply control circuit | |
| JPH04217861A (en) | Switching power supply | |
| JP3471750B2 (en) | Switching power supply circuit | |
| JPS63299777A (en) | Self-oscillation type switching power source device | |
| JPS5932224Y2 (en) | switching regulator | |
| JP2506789B2 (en) | Self-oscillation type switching power supply | |
| JPH0654525A (en) | Dc/dc converter | |
| JP2004129340A (en) | Power supply and electronic components | |
| JP3161514B2 (en) | DC power supply | |
| JP2653713B2 (en) | Switching regulator | |
| JP2563188B2 (en) | Self-exciting converter with overcurrent protection | |
| JPH0614545A (en) | Switching regulator | |
| JPH028552Y2 (en) | ||
| JP2002252978A (en) | Switching power supply | |
| JP2649994B2 (en) | Pulse width control circuit | |
| JPH0636650B2 (en) | Overvoltage protection circuit for switching regulator | |
| JPH05344721A (en) | Switching regulator | |
| JPH0530744A (en) | DC-DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |