JPH0531385B2

JPH0531385B2 -

Info

Publication number: JPH0531385B2
Application number: JP13253087A
Authority: JP
Inventors: Takuya Ishii; Nobuyoshi Osagata
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-05-28
Filing date: 1987-05-28
Publication date: 1993-05-12
Also published as: JPS63299777A

Description

【発明の詳細な説明】産業上の利用分野本発明は各種電子機器に用いる自励発振式スイ
ツチング電源装置に関するものである。

従来の技術従来、この種の自励発振式スイツチング電源装
置は第４図に示すような構成であつた。第４図に
おいて、１は商用AC電圧を整流平滑して直流電
圧V_INに変換する整流平滑回路である。２はスイ
ツチングトランスで入力巻線２１、出力巻線２２
及び直列に接続されるバイアス巻線２４と２５を
有する。

３′はコレクタが入力巻線２１を介して整流平
滑回路１の出電極に、エミツタが同負電極に接続
され、オンオフをくり返すスイツチングトランジ
スタである。４１′は整流平滑回路１の正電極と
スイツチングトランジスタ３のベースに直列に接
続され起動電流を供給する抵抗、１１は同スイツ
チングトランジスタ３のベースとバイアス巻線２
４の一端に直列に接続されベース電流を設定する
ドライブ回路である。８０はコレクタをスイツチ
ングトランジスタ３のベースに接続し、エミツタ
をバイアス巻線２５の一端に接続された逆バイア
ス用トランジスタ、７０はエミツタをバイアス巻
線２４と２５の接続点に接続し、コレクタを抵抗
６１′を介して逆バイアス用トランジスタ８０の
ベースに接続され、ベースはコンデンサ６９′を
介して同エミツタに接続される制御用トランジス
タ６５′はアノードをバイアス巻線２５と逆バイ
アス用トランジスタ８０のエミツタの接続点に接
続し、カソードをコンデンサ６９′と制御用トラ
ンジスタ７０のベースの接続点に接続したダイオ
ードで、コンデンサ６９′の充電電流を流し放電
電流をカツトする。

抵抗６８とツエナーダイオード６７と直列に接
続され、ダイオード６５′に並列に接続され、コ
ンデンサ６９′の放電電流を流す。

フオトカブラーで入力側と出力側を分離絶縁し
ており、入力側の受光トランジスタ８１はコレク
タをコンデンサ６９′と制御用トランジスタ７０
のベースの接続点に接続し、エミツタをバイアス
巻線２５と逆バイアス用トランジスタ８０のエミ
ツタの接続点に接続し、出力側の発光ダイオード
８１′は検知回路１３に接続される。１２は出力
の整流平滑回路で出力巻線２２に接続され、DC
出力を供給する。DC出力は、検知回路１３に接
続されDC出力電圧を検知する。

以上のように構成された従来の回路において、
以下その動作について説明する。

まずAC入力に商用電圧が印加されると整流平
滑回路１で直流電圧V_INとなり抵抗４１′を介し
てスイツチングトランジスタ３′のベースに電流
が流れて、同スイツチングトランジスタ３′はオ
ンするため一次巻線２１に電圧が印加されること
になり、この電圧に比例した誘起電圧がバイアス
巻線２４に発生しドライブ回路１１を介して同ス
イツチングトランジスタ３′のベース電流がさら
に増加されオン期間となる。オン期間ではスイツ
チングトランジスタ３′のコレクタ電流が一次巻
線２１のインダクタンスで決まる傾きで直線的に
増加し、スイツチングトランス２を励磁する。一
方、バイアス巻線２５にも入力電圧に比例する誘
起電圧が発生しておりコンデンサ６９′と抵抗６
８とツエナーダイオード６７を介して電流が流れ
ることにより、コンデンサ６９′の両端電圧は低
下して制御用トランジスタ７０のエミツタ・ベー
ス間を順バイアスする電圧となる。この電圧によ
り制御用トランジスタ７０はオン状態となり、抵
抗６１′を介して逆バイアス用トランジスタ８０
のベースへバイアス巻線２５の誘起電圧が印加さ
れ、逆バイアス用トランジスタ８０はオン状態と
なり、スイツチングトランジスタ３′のベース電
流を急激に引き込み同スイツチングトランジスタ
３′のベースを逆バイアスしてオフさせる。オフ
期間T_OFFでは、バイアス巻線２４に発生する誘起
電圧がスイツチングトランジスタ３′のベースを
逆バイアスする方向に電圧を発生させると共に、
スイツチングトランス２に蓄積された励磁エネル
ギーを出力巻線２２より出力の整流平滑回路１２
を介してDC出力に放出する。励磁エネルギーが
なくなると、スイツチングトランス２のインダク
タンスと分布容量により発生するリンギング電圧
によりバイアス巻線２４には再びスイツチングト
ランジスタ３′のベースを順バイアスする方向に
誘起電圧が発生するため同スイツチングトランジ
スタ３′はオンする。

さらに前記オフ期間ではバイアス巻線２５の両
端電圧は、バイアス巻線２４との接続点を負電圧
にする方向で誘起電圧が発生しているため、ダイ
オード６５′を介して制御用トランジスタ７０の
ベースを逆バイアスするようにコンデンサ６９′
を充電し制御用トランジスタ２０はオフする。コ
ンデンサ６９′の充電電圧は、出力巻線２２とバ
イアス巻線２５の巻数比で決まる電圧、すなわち
DC出力電圧に比例した電圧となる。以下、前述
の動作をくり返して出力電圧を供給する。DC出
力電圧が検知回路１３で設定された電圧になる
と、同検知回路１３が動作してフオトカプラー８
１，８１′を能動状態にさせ、オフ期間に充電さ
れたコンデンサ６９′の電荷をオン期間では抵抗
６６及びツエナーダイオード６７の直列回路と、
受光トランジスタ８１の並列回路を通じ放電す
る。これによりコンデンサ６９′の放電時間は、
前述の抵抗６８とツエナーダイオード６７だけに
よる放電時間よりもさらに早い時間で放電するた
めオン期間は短かくなり時比率が変化して出力電
圧は一定に保たれる。すなわち、DC出力電圧は
制御された状態となる。

第５図のａはスイツチングトランジスタ３′の
コレクタ・エミツタ間電圧V_CE、ｂはコンデンサ
６９′の両端電圧V_CF、ｃは逆バイアス用トラン
ジスタ８０のベース・エミツタ間電圧V_BE80を示
している。

発明が解決しようとする問題点このような従来の構成では、オン期間はコンデ
ンサ６９′の両端電圧V_CFがバイアス巻線のフラ
イバツク電圧から負のベース・エミツタ電圧まで
の放電時間であり、それを決定するのはフオトカ
プラの受光トランジスタ８１を流れる電流値であ
り、この電流値が有限であることから必然的にオ
ン期間には最小限界値が存在することになる。す
なわち、出力電流が少なくなり、制御すべきオン
期間が前記最小限界値になると、正常な制御が不
可能になるという問題があつた。

本発明はこのような問題を解決するもので、オ
ン期間の最小限界値を無くし、安定な制御動作領
域の広い自励発振式スイツチング電源装置を提供
することを目的とするものである。

問題点を解決するための手段この問題点を解決するために本発明は、主スイ
ツチング素子のオフ期間にバイアス巻線に誘起さ
れるフライバツク電圧を整流平滑して制御回路を
バイアスするバイアス回路と、前記フライバツク
電圧を検知してこれと同期反転した第１のパルス
を送出するパルス発生回路と、オフ期間中にコン
デンサを第１の規定電圧値に充電し、オン期間中
に前記バイアス巻線に誘起される負電位のフオワ
ード電圧へ少なくとも抵抗を介して前記コンデン
サを放電する充放電回路と、前記第１の規定電圧
値よりも低く設定された第２の規定電圧値と前記
コンデンサの両端電圧を比較し、第２の規定電圧
値が低い時Ｈとなる第１の比較回路と、出力電圧
を検知してこれに応じた第３の規定電圧値を発生
する誤差増幅回路と、前記第３の規定電圧値と前
記コンデンサの両端電圧を比較し、第３の規定電
圧値が低い時Ｈとなる第２の比較回路と、前記第
１のパルスと前記第１の比較回路の出力と前記第
２の比較回路の出力の論理積である第２のパルス
を送出するAND回路と、前記第２のパルスを前
記主スイツチング素子を駆動すべく増幅するドラ
イブ回路を備えた構成としたものである。

作用この構成により、オン期間であるコンデンサの
放電時間は、前記第１の規定電圧値から低下して
いくコンデンサの両端電圧と、出力電圧を安定化
すべく決定される第３の規定電圧値との比較によ
り、コンデンサの両端電圧が第３の規定電圧値を
下回るまでの時間で決定される。すなわち、第３
の規定電圧値が第１の規定電圧値に限り無く近づ
けば、オン期間も限り無くゼロに近づくことにな
り、原理上、オン期間の最小限界値は無くなり、
安定な制御動作領域を広くとれることとなる。

実施例第１図は本発明の一実施例による自励発振式ス
イツチング電源装置の回路構成図である。第１図
において、１は商用AC電圧を整流平滑して直流
電圧に変換する整流平滑回路である。２はスイツ
チングトランスで入力巻線２１、出力巻線２２、
バイアス巻線２３を有する。３はコレクタが入力
巻線２１を介して整流平滑回路１の正電極に、エ
ミツタが同負電極に接続され、オンオフを繰返す
スイツチングトランジスタである。４はバイアス
回路で、バイアス巻線２３に誘起されるフライバ
ツク電圧V_FBを整流平滑するダイオード４２及び
コンデンサ４３と、起動時にコンデンサ４３を充
電する起動抵抗４１から構成される（以下、コン
デンサ４３の電位をバイアス電圧と呼ぶ）。５は
パルス発生回路で、バイアス巻線２３の一端から
抵抗５１を介して反転増幅回路５２へ入力し、フ
ライバツク電圧V_FBに同期反転したパルスV₅を送
出する。６は充放電回路で、バイアス巻線２３の
一端からダイオード６６、ツエナーダイオード６
７、抵抗６８の直列回路から成る放電回路を介し
てコンデンサ６９へ接続し、バイアス電圧部から
コンデンサ６９を規定値V₁に充電するトランジ
スタ６５、抵抗６３、ツエナーダイオード６４か
らなる充電回路と、同充電回路をスイツチングト
ランジスタ３のオン期間（以下オン期間と呼ぶ）
に停止させるように構成された抵抗６１とトラン
ジスタ６２によつて構成される。７は比較回路
で、前記コンデンサ６９の電位V_CFと、規定値V₂
との比較を行い、V_CF＜V₂の時にＨレベルとな
る。８は誤差増幅回路で、出力側の検知回路１３
がDC出力電圧を検知し、フオトダイオード８
１′へ適当な電流を流すことによつてフオトトラ
ンジスタ８１に電流が流れ、抵抗８２に規定電圧
V₃を発生させる。９は比較回路で、コンデンサ
６９の電位V_CFと規定電圧V₃を比較し、V_CF＞V₂
の時にＨレベルとなる。１０はAND回路で、パ
ルス発生回路５、比較回路７、比較回路９の各出
力の論理積を送出する。１１はドライブ回路で、
AND回路１０の出力を増幅してスイツチングト
ランジスタ３をオンオフする。１２はダイオード
１４、コンデンサ１５から成る整流平滑回路で、
出力巻線２２に誘起されるフライバツク電圧を整
流平滑し、DC出力電圧を供給する。

第２図のａはスイツチングトランジスタ３のド
レイン・ソース間電圧V_DS、ｂはバイアス巻線２
３に誘起される電圧波形V_B、ｃはパルス発生回
路５の出力V₅、ｄはV_CFの波形にV₁，V₂，V₃を
示したもの、ｅはAND回路１１の出力電圧V_OUT
を示す。

以下第１図、第２図を用いて動作を説明する。
まずAC入力が印加されると整流平滑回路１で直
流電圧V_INとなり抵抗４１を介してコンデンサ４
３が充電され、バイアス電圧が発生する。この時
バイアス巻線電圧は0Vであるので、V₅はＨとな
るが、V_CFにも電圧が出ていないため比較回路７
の出力はＬとなり、ドライブ回路１１の出力はＬ
で、スイツチングトランジスタ３はオフである。
しかし、バイアス電圧が発生するとV_CFは急速に
V₁まで充電され、比較回路７，９も動作し、
AND回路１０への入力は全てＨとなり、スイツ
チングトランジスタ３もドライブされてオンす
る。オンすると抵抗６１を介してトランジスタ６
２にベース電流が流れてトランジスタ６２がオン
し、トランジスタ６５を逆バイアスしてオフさせ
る。トランジスタ６５がオフするとコンデンサ６
９への充電電流が断たれ、同時に、バイアス巻線
２３に発生する負電位のフオワード電圧V_FWのた
めに、抵抗６８、ツエナーダイオード６７、ダイ
オード６６を介して放電電流が流れ、V_CFは低下
する。ダイオード６６はオフ期間にフライバツク
電圧V_FBによるコンデンサ６９の充電経路を断
ち、ツエナーダイオード６７は入力電圧V_INによ
るコンデンサ６９の放電時定数を補正するための
ものである。トランジスタ６５のベース・エミツ
タ間電圧をV_BE65、コンデンサ６９の容量をC_F、
ツエナーダイオード６４のツエナー電圧をV_Z64、
ツエナーダイオード６７のツエナー電圧をV_Z67、
ダイオード６６の順方向電圧をV_D66、抵抗６８の
抵抗値をR₆₈、入力巻線２１の巻数をN₂₁、バイ
アス巻線２３の巻数をN₂₃とすると、オンからｔ
秒後のV_CFは次式で表わせられる。

V₁＝V_Z64−V_BE65、V_FW＝N₂₃／N₂₁V_IN V_CF＝V₁・e^-t/CFR68＋（N₂₃／N₂₁V_IN−V_D66−V_Z64）（e
^-t/CFR68−１）やがてV_CFがV₂又はV₃の電位を下回ると、比較
回路７又は９の出力が反転し、Ｌとなるので、ド
ライブ回路１１の出力V_GSもＬとなり、スイツチ
ングトランジスタ３はオフする。オフすると、ト
ランジスタ６２はベース電流が無くなりオフす
る。トランジスタ６２がオフすると、抵抗６３を
介してベース電流を供給されるトランジスタ６５
がオンし、コンデンサ６９はV₁まで急速に充電
される。比較回路７，９の出力はいずれもＨとな
るが、バイアス巻線２３にはフライバツク電圧
V_FBが発生しているため、パルス発生回路５の出
力V₅はＬとなり、オン期間中に蓄えられたスイ
ツチングトランス２の励磁エネルギーが、出力巻
線２２から整流平滑回路１２を介してDC出力に
放出される。励磁エネルギーが無くなると、スイ
ツチングトランス２のインダクタンスと分布容量
により発生するリンギング電圧によつて、バイア
ス巻線２３にはV_FBが無くなり、パルス発生回路
５は反転し、V₅がＨとなり、V_GSがＨとなり、再
びスイツチングトランジスタ３はオンする。以上
の動作の繰返しによりDC出力電圧を供給する。
DC出力電圧は出力側の検知回路１３によつて検
知され、フオトカプラ８１′，８１によつてその
情報は帰還される。すなわち、DC出力電圧が上
昇すると、発光ダイオード８１′の光量を増加し、
受光トランジスタ８１の電流値を増やし、抵抗８
２の電位V₃を上昇させ、比較回路９がＨとなつ
ている期間を短くすることによりオン期間を短く
し、DC出力電圧を低下するように動作する。DC
出力電圧が低下すると前述と逆の動作をし、オン
期間を長くすることによりDC出力電圧を上昇す
るようになる。すなわちDC出力電圧は制御され
た状態となる。又、本回路は過電流保護機能も最
大オン期間を制限する方式で有している。すなわ
ち、オン期間を長くするように制御が働き、V₃
が低くなりV₂を下回つても、比較回路７によつ
てV_CFがV₂を下回つた時点で、オフ期間に移行す
る。最大オン期間T^MAX _ONは次式で表わされる。

T^MAX _ON＝C_F・R₆₈・lnN₂₃／N₂₁・V_IN−V_D66−V_Z67＋V₁／N₂₃／N₂₁・V_IN−V_D66−V_Z67＋V₂ 式中V_INを除いては固定値であり、T^MAX _ONがV_IN
によつて一義的に決まるものであることがわか
る。又、V_Z67を適当に選べば、V_INによるT^MAX _ONの
変動を必要量だけ補正できることは既に述べた通
りである。

第３図は本発明の他の実施例であつて、第１図
におけるバイアス回路４、パルス発生回路５、充
放電回路６、比較回路７及び９、誤差増幅器８、
AND回路１０に相当する制御回路である。構成
要素のうち、第１図と相当するものには同じ番号
を記した。バイアス回路は、V_FBをダイオード４
２及びコンデンサ４３で整流平滑後、トランジス
タ４４、抵抗４５、ツエナーダイオード４６から
成る直流安定化回路によつてバイアス電圧を作
る。さらに抵抗１６，１７，１８及びトランジス
タ４８によつて規定電圧値V₁，V₂を作り、且つ
トランジスタ４８はトランジスタ４９，７９とカ
レント・ミラーを構成し、トランジスタ４９は
PNPトランジスタから成るカレントミラー４７
の電流値を決める。パルス回路５は、V_FBを抵抗
５１を介してトランジスタ５６で受電し、トラン
ジスタ５７，５８及び抵抗５３から成るシユミツ
トトリガ回路でV_FBに同期したパルスにし、トラ
ンジスタ５９で反転する。トランジスタ５４，５
５はオン期間中のフオワード電圧によつてトラン
ジスタ５６のベース電位が負電位になるのを防
ぐ。充放電回路６は、オフ期間中にトランジスタ
６６′及び６５によつてコンデンサ６９を規定電
圧値V₁へ充電し、オン期間中は抵抗６１を介し
て流れるベース電流でトランジスタ６２をオンし
てトランジスタ６５をオフし、充電電流を断つと
共にトランジスタ６４′、抵抗６８、ツエナーダ
イオード６７を介してV_FW（＝N₂₃／N₂₁V_IN）に放電される。トランジスタ６３′，６４′はオフ期間中に
V_FBによるコンデンサ６９の充電を防ぐと共に、
オン期間中のトランジスタ６４′のエミツタと抵
抗６８の接続点の電位を0Vに固定する役割を持
つ。この回路構成によつてオン期間中のV_CFは次
式で表わされる。

V_CF＝V₁−N₂₃／N₂₁・V_IN−V_Z67／C_F・R₆₈・ｔ誤差増幅回路８は、カレントミラーを構成する
トランジスタ８３，８４によつてフオトカプラを
介してフオトトランジスタ８１の電流値として伝
わつたDC出力電圧の情報を抵抗８２の両端電圧
V₃に変換する。比較回路７は、第１図の比較回
路９を含む。トランジスタ７２，７３，７４にそ
れぞれV₂，V₃，V₄を受電・比較し、V_CF＜V₂又
は、V_CF＜V₃の時、トランジスタ７５，７６より
成るカレント・ミラーが動作し、トランジスタ７
７にベース電流を供給してこれをオンする。トラ
ンジスタ７７のコレクタはトランジスタ５９のコ
レクタと共通で、両者が共にオフの時のみ、Ｈと
なり、第１図におけるAND回路１０を構成した
のと同様になる。以上のような構成で、第１図の
回路と同様の動作をし、DC出力電圧を安定制御
する。又、過電流動作も同様で、最大オン時間
T^MAX _ONは次式で表わされる。

T^MAX _ON＝C_F・R₆₈・V₁−V₂／N₂₃／N₂₁・V_IN−V_Z67 発明の効果以上のように本発明は、コンデンサの放電時間
によりパルス幅を可変するようにした自励発振式
スイツチング電源装置において、前記コンデンサ
の両端電圧を規定電圧値と比較することでその放
電時間すなわちオン期間を決定することにより、
原理上パルス幅を無限小にすることが可能とな
り、制御幅を大きくとれ、その実用的効果は大な
るものがある。

【図面の簡単な説明】

第１図は本発明の一実施例による自励発振式ス
イツチング電源装置の回路構成図、第２図はその
要部波形図、第３図は他の実施例の主要部の回路
図、第４図は従来の回路構成図、第５図は従来回
路の要部波形図である。１……整流平滑回路、２……スイツチングトラ
ンス、３……スイツチングトランジスタ、４……
バイアス回路、５……パルス発生回路、６……充
放電回路、７……比較回路、８……誤差増幅回
路、９……比較回路、１０……AND回路、１１
……ドライブ回路、１２……整流平滑回路、１３
……検知回路、１４……ダイオード、１５……コ
ンデンサ、１６〜１８……抵抗、２１……入力巻
線、２２……出力巻線、２３……バイアス巻線、
４１……抵抗、４２……ダイオード、４３……コ
ンデンサ、４４……NPNトランジスタ、４５…
…抵抗、４６……ツエナーダイオード、４７……
PNPトランジスタカツトミラー、５１……抵抗、
５２……反転回路、５３……抵抗、４８，４９…
…NPNトランジスタ、５４，５５……NPNトラ
ンジスタ、５６……PNPトランジスタ、５７〜
５９……NPNトランジスタ、６１……抵抗、６
２……NPNトランジスタ、６３……抵抗、６４
……ツエナーダイオード、６５……NPNトラン
ジスタ、６６……ダイオード、６７……ツエナー
ダイオード、６８……抵抗、６９……コンデン
サ、７０……PNPトランジスタ、７１……規定
電圧源、７２〜７４……NPNトランジスタ、７
５，７６……PNPトランジスタ、７７……NPN
トランジスタ、７８……抵抗、８０……NPNト
ランジスタ、８１……フオトカプラの受光トラン
ジスタ、８１′……フオトカプラの発光ダイオー
ド。

Claims

【特許請求の範囲】

１入力巻線、出力巻線、バイアス巻線を有する
スイツチングトランスを備え、前記入力巻線の一
端を直流電圧源の正電極に接続し、他端を主スイ
ツチング素子を介して前記直流電圧源の負電極へ
接続し、前記主スイツチング素子を制御回路によ
つて制御された時比率でスイツチングすることに
よつて、前記主スイツチング素子のオフ期間に前
記出力巻線に誘起されるフライバツク電圧を整流
平滑して安定化された直流出力電圧を得る構成と
し、前記主スイツチング素子のオフ期間に前記バ
イアス巻線に誘起されるフライバツク電圧を整流
平滑して前記制御回路をバイアスし、前記バイア
ス巻線のフライバツク電圧に同期反転した第１の
パルスを送出するパルス発生回路を備え、オフ期
間中にコンデンサを第１の規定電圧値に充電し、
前記主スイツチング素子がオンすると、負電位に
発生する前記バイアス巻線のフオワード電圧へ少
なくとも抵抗を介して前記コンデンサを放電する
充放電回路を備え、前記コンデンサの電圧と第１
の規定電圧値よりも低く設定された第２の規定電
圧値を比較して第２の規定電圧値が低い時に
“Ｈ”となる第１の比較回路を備え、前記直流出
力電圧を検知してこれに応じた第３の規定電圧値
を発生する誤差増幅回路を備え、前記コンデンサ
の電圧と前記第３の規定電圧値を比較して第３の
規定電圧値が低い時に“Ｈ”となる第２の比較回
路を備え、前記第１のパルスと前記第１の比較回
路の出力と前記第２の比較回路の出力の論理積で
ある第２のパルスを発生するAND回路を備え、
前記第２のパルスを前記主スイツチング素子を駆
動すべく増幅するドライブ回路を備えた自励発振
式スイツチング電源装置。