JPH0531386B2 - - Google Patents
Info
- Publication number
- JPH0531386B2 JPH0531386B2 JP17990484A JP17990484A JPH0531386B2 JP H0531386 B2 JPH0531386 B2 JP H0531386B2 JP 17990484 A JP17990484 A JP 17990484A JP 17990484 A JP17990484 A JP 17990484A JP H0531386 B2 JPH0531386 B2 JP H0531386B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- current
- thyristor
- power supply
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルス電流によるめつき処理、陽
極酸化処理、エツチング処理等において使用され
るパルス電源装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse power supply device used in plating, anodizing, etching, etc. using pulsed current.
一般に、パルス電流によりめつき処理、陽極酸
化処理、エツチング処理等を行なうと、直流電解
により前記各処理等を行なう場合に比べ、分極の
発生が防止されるため、化成電圧の低下や発熱が
抑制され、ピンホールのない平滑な処理を行なう
ことができ、近年パルス電流によるめつき処理等
が盛んに行なわれている。
In general, when plating, anodizing, etching, etc. are performed using pulsed current, the occurrence of polarization is prevented compared to when each of the above treatments is performed using direct current electrolysis, so a drop in the formation voltage and heat generation are suppressed. It is possible to perform smooth processing without pinholes, and in recent years, plating processing using pulsed current has become popular.
そしてパルス電流によるめつき処理等を行なう
場合、パルス電流密度が高いほど、良好な表面処
理効果を得ることができることから、良好な表面
処理効果を得るにはパルス電流密度を高くすれば
よく、パルス電流を高めるにはパルス電流の立上
りおよび立下りをよく急峻にし、かつパルス幅を
より短くする必要がある。 When performing plating processing using pulsed current, the higher the pulsed current density, the better the surface treatment effect can be obtained. In order to increase the current, it is necessary to make the rise and fall of the pulse current very steep and to make the pulse width shorter.
ところで従来のパルス電源装置は、たとえば第
４図に示すように、直流定電圧電源１および一端
が電源１の正出力端子に接続されたスイツチ２に
より構成されて構成されており、スイツチ２の他
端および電源１の負出力端子に負荷３が接続さ
れ、スイツチ制御部によりスイツチ２がオン、オ
フを繰り返し、負荷３にパルス電流が通流される
ようになつている。 By the way, as shown in FIG. 4, for example, a conventional pulse power supply device is composed of a DC constant voltage power supply 1 and a switch 2 whose one end is connected to the positive output terminal of the power supply 1. A load 3 is connected to the terminal and the negative output terminal of the power source 1, and the switch 2 is repeatedly turned on and off by a switch control section, so that a pulse current is passed through the load 3.
なお、第４図中のL0は負荷３および配線用リ
アクタンス分を示し、R0は負荷３の抵抗分であ
る。 Note that L 0 in FIG. 4 indicates the reactance of the load 3 and the wiring, and R 0 indicates the resistance of the load 3.
ところがこの場合、負荷３にはスイツチ２のオ
ン期間だけ電源電圧が印加され、負荷３に印加さ
れる電圧波形は、第５図ａに示すように矩形波と
なるが、負荷３および配線のリアクタンスL0に
より、負荷３を流れる電流は負荷３に印加される
電圧よりも遅れるため、当該電流の波形は同図ｂ
に示すようになり、電源の立上り・立下りが急峻
にならず、パルス電流密度は低く、良好な表面処
理を行なうことができないという問題点がある。
However, in this case, the power supply voltage is applied to the load 3 only during the ON period of the switch 2, and the voltage waveform applied to the load 3 becomes a rectangular wave as shown in Figure 5a, but due to the reactance of the load 3 and the wiring. Due to L 0 , the current flowing through load 3 lags behind the voltage applied to load 3, so the waveform of the current is
As shown in FIG. 2, there are problems in that the rise and fall of the power supply are not steep, the pulse current density is low, and good surface treatment cannot be performed.
そこでこの発明は、パルス電流密度の向上を図
るようにしたものである。 Therefore, the present invention aims to improve the pulse current density.
この発明は、電流電源に並列接続された直列回
路を構成する主スイツチ、負荷および前記電源と
ともに定電流源を形成する直流リアクトルと、前
記負荷に並列接続された直列回路を構成する抵抗
およびダイオードと、前記電源と前記リアクトル
との直列回路に並列接続された直列回路を構成す
る擬似負荷および副スイツチと、前記両スイツチ
に制御信号を出力し前記両スイツチを交互にオン
させて前記負荷にパルス電流を通流させる制御部
とを備えたことを特徴とするパルス電源装置であ
る。
The present invention includes a main switch connected in parallel to a current power source to form a series circuit, a load and a DC reactor forming a constant current source together with the power source, and a resistor and a diode connected in parallel to the load to form a series circuit. , a pseudo load and a sub switch constituting a series circuit connected in parallel to the series circuit of the power supply and the reactor, and a control signal is output to both the switches to alternately turn on both the switches to supply a pulse current to the load. This is a pulse power supply device characterized by comprising a control section that allows current to flow.
つぎに、この発明の作用について説明すると、
副スイツチのオン期間に直流リアクトルに蓄積さ
れたエネルギによる電圧が、主スイツチのオン時
に電源電圧に加えて負荷に印加されるため、主ス
イツチのオンにより負荷を流れる電流が急峻に立
上るとともに、主スイツチのオン期間に負荷およ
び配線のリアクタンスに蓄積されたエネルギが主
スイツチのオフにより極性反転して負荷の両端間
に負の電圧が現われ、しかも極性反転した前記蓄
積エネルギが瞬時に放出されるため、負荷を流れ
る電流が急峻に立下ることになる。
Next, to explain the operation of this invention,
Since the voltage due to the energy accumulated in the DC reactor during the on period of the sub switch is applied to the load in addition to the power supply voltage when the main switch is on, the current flowing through the load rises sharply when the main switch is on. When the main switch is turned off, the polarity of the energy accumulated in the reactance of the load and the wiring during the on period of the main switch is reversed, and a negative voltage appears across the load, and the accumulated energy whose polarity has been reversed is instantly released. Therefore, the current flowing through the load will fall sharply.
つぎに、この発明の実施例を示した第１図ない
し第３図とともに詳細に説明する。
Next, an embodiment of the present invention will be explained in detail with reference to FIGS. 1 to 3 showing embodiments.
実施例 １
まず、実施例１の構成を示す第１図において、
４は両端が電源１の正端子および負荷３の一端に
接続され、電源１とともに定電流源５を構成する
直流リアクトル、６は両端が負荷３の他端および
電源１の負端子に接続され、リアクトル４、負荷
３とともに電源１に並列接続された直列回路を構
成する主スイツチ、７および８は負荷３に並列接
続された直列回路９を構成する抵抗および逆流防
止用第１ダイオード、１０および１１は電源１と
リアクトル４との直列回路に並列接続された直列
回路１２を構成する擬似負荷抵抗および副スイツ
チであり、擬似負荷抵抗１０は負荷３とほぼ等し
く設定されており、電源１、リアクトル４、主ス
イツチ６、直列回路９，１２によりパルス電源装
置１３が構成されている。Example 1 First, in FIG. 1 showing the configuration of Example 1,
4 is a DC reactor whose both ends are connected to the positive terminal of the power source 1 and one end of the load 3, and constitutes a constant current source 5 together with the power source 1; 6 is connected at both ends to the other end of the load 3 and the negative terminal of the power source 1; A main switch 7 and 8 constitute a series circuit connected in parallel to the power supply 1 together with the reactor 4 and the load 3, and resistors 7 and 8 constitute a series circuit 9 connected in parallel to the load 3, and first diodes 10 and 11 for backflow prevention. are a pseudo load resistance and a sub switch that constitute a series circuit 12 connected in parallel to the series circuit of the power supply 1 and the reactor 4; the pseudo load resistance 10 is set approximately equal to the load 3; , the main switch 6, and the series circuits 9 and 12 constitute a pulse power supply device 13.
なお、図示されていないが、両スイツチ６，１
１に制御信号を出力して両スイツチ６，１１を交
互にオン、オフさせる制御部が設けられている。 Although not shown, both switches 6 and 1
A control section is provided which outputs a control signal to switch 1 to turn both switches 6 and 11 on and off alternately.
つぎに、動作について説明する。 Next, the operation will be explained.
いま、両スイツチ６，１１がともにオフの状態
から、時刻t1に主スイツチ６のみがオンした場
合、第２図ａに示すように、電源電圧が負荷３に
印加され、リアクトル４のリアクタンス、負荷３
および配線のリアクタンスL0により負荷３を流
れる電流（以下負荷電流という）が遅れるため、
同図ｂに示すように、負荷電流が時刻t1から徐々
に流れ始め、時刻t2に負荷電流は定常状態にな
る。 Now, if both switches 6 and 11 are off, and only the main switch 6 is turned on at time t1, as shown in Figure 2a, the power supply voltage is applied to the load 3, and the reactance of the reactor 4 and the load change. 3
Since the current flowing through load 3 (hereinafter referred to as load current) is delayed due to the reactance L 0 of the wiring,
As shown in Figure b, the load current starts to flow gradually from time t1, and the load current reaches a steady state at time t2.
そして負荷電流の通流により、負荷３および配
線のリアクタンスL0に第１図に示す極性にエネ
ルギが蓄積され、時刻t1からT1時間後の時刻t3
に主スイツチ６がオフして副スイツチ１１がオン
すると、リアクタンスL0に蓄積されたエネルギ
の極性が反転するため、第２図ａに示すように時
刻t3に負荷３の両端に負の電圧が現われ、直列回
路９の抵抗７、ダイオード８を、極性反転したリ
アクタンスL0の蓄積エネルギによる電流が流れ
て前記蓄積エネルギが瞬時に放出され、負荷電流
は同図ｂに示すように時刻t3に急激に立下り、時
刻t3からΔT時間後の時刻t4に負荷電流は零とな
る。 Then, due to the flow of load current, energy is accumulated in the reactance L0 of the load 3 and the wiring with the polarity shown in Figure 1, and at time t3, which is T1 hours after time t1.
When the main switch 6 is turned off and the sub switch 11 is turned on, the polarity of the energy stored in the reactance L0 is reversed, so a negative voltage is generated across the load 3 at time t3, as shown in Figure 2a. Then, a current flows through the resistor 7 and diode 8 of the series circuit 9 due to the stored energy of the reactance L 0 with reversed polarity, and the stored energy is instantly released, and the load current suddenly increases at time t3 as shown in Figure b. The load current falls to zero at time t4, which is ΔT time after time t3.
一方、副スイツチ１１のオンにより、電源１に
よる電流が擬似負荷抵抗１０を流れるが、擬似負
荷抵抗１０が負荷３にほぼ等しく設定されている
ため、リアクトル４を流れる電流は主スイツチ６
のオン後もオフ後もほとんど変化せず、一定とな
る。 On the other hand, when the sub switch 11 is turned on, the current from the power source 1 flows through the dummy load resistor 10, but since the dummy load resistor 10 is set approximately equal to the load 3, the current flowing through the reactor 4 flows through the main switch 6.
There is almost no change after turning on or turning off, and it remains constant.
つぎに、時刻t3からT2時間後の時刻t5に再び
主スイツチ６がオンして副スイツチ１１がオフす
ると、第２図ａに示すように、電源電圧が時刻t5
に負荷３に印加されると同時に、副スイツチ１１
のオン期間にリアクトル４に蓄積されたエネルギ
による電圧が電源電圧に重畳して負荷３に印加さ
れるため、負荷電流は同図ｂに示すように時刻t5
に時刻t1における立上り時よりももつと急激に立
上り、時刻t5からΔT′時間後の時刻t6に負荷電流
は定常状態になり、時刻t5からT1時間後の時刻
t7に主スイツチ６がオフして副スイツチ１１がオ
ンすると、前記した時刻t3における負荷電流の立
下り時の動作と同様にして、負荷電流が時刻t7に
急激に立下つてΔT時間後の時刻t8に零となる。 Next, at time t5, which is T2 hours after time t3, the main switch 6 is turned on again and the sub switch 11 is turned off, and as shown in FIG.
is applied to the load 3 at the same time, the sub switch 11
Since the voltage due to the energy accumulated in the reactor 4 during the ON period is superimposed on the power supply voltage and applied to the load 3, the load current increases at time t5 as shown in Figure b.
At time t1, the load current rises more rapidly than at time t1, and at time t6, ΔT′ hours after time t5, the load current reaches a steady state, and at time T1 hours after time t5.
When the main switch 6 is turned off and the sub switch 11 is turned on at t7, the load current suddenly drops at time t7 and the time ΔT has passed, similar to the operation when the load current falls at time t3. It becomes zero at t8.
そしてT2時間後に再び主スイツチ６がオンし
て副スイツチ１１がオフすると、前記した時刻t5
における負荷電流の立上り時の動作と同様にして
負荷電流が急激に立上るとともに、さらにT1時
間後に主スイツチ６がオフして副スイツチ１１が
オンすると、前記した時刻t3における負荷電流の
立下り時の動作と同様にして負荷電流が急激に立
下り、以降これらの動作が繰り返され、負荷３に
立上り、立下りの急峻な電流密度の高いパルス電
流が通流されることになる。 Then, after T2 hours, the main switch 6 is turned on again and the sub switch 11 is turned off, and at the above-mentioned time t5.
When the load current suddenly rises in the same way as the operation when the load current rises at time t3, the main switch 6 is turned off and the sub switch 11 is turned on after T1 time. The load current suddenly falls in the same manner as in the above operation, and these operations are repeated thereafter, and a pulse current with a high current density with a steep rise and fall is passed through the load 3.
実施例 ２
つぎに、実施例２の構成を示す第３図におい
て、１４は交流電源、１５は１次巻線１５ａの両
端が交流電源１４に持続されたトランス、１６は
両入力端子がトランス１５の２次巻線１５ｂの両
端に接続されたサイリスタからなる整流回路であ
り、トランス１５および整流回路１６により直流
定電圧電源１７が構成され、整流回路１６の正出
力端子にリアクトル４の一端が接続され、電源１
７およびリアクトル４により定電流源１８が構成
されている。Embodiment 2 Next, in FIG. 3 showing the configuration of Embodiment 2, 14 is an AC power supply, 15 is a transformer in which both ends of the primary winding 15a are connected to the AC power supply 14, and 16 is a transformer 15 whose both input terminals are connected to the AC power supply 14. The transformer 15 and the rectifier circuit 16 constitute a DC constant voltage power supply 17, and one end of the reactor 4 is connected to the positive output terminal of the rectifier circuit 16. and power supply 1
7 and the reactor 4 constitute a constant current source 18.
１９，２０はそれぞれアノードが負荷３の他端
および擬似負荷抵抗１０の他端に接続された逆流
防止用第２、第３ダイオード、２１はアノード、
カソードが第２ダイオード１９のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された主スイツチである第１サ
イリスタ、２２はアノード、カソードが第１サイ
リスタ２１のカソード、アノードにそれぞれ接続
された帰還用第４ダイオード、２３はアノード、
カソードが第３ダイオード２０のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された副スイツチである第２サ
イリスタ、２４は帰還用第５ダイオードであり、
アノード、カソードが第２サイリスタ２３のカソ
ード、アノードにそれぞれ接続されている。 19 and 20 are second and third diodes for backflow prevention whose anodes are connected to the other end of the load 3 and the other end of the pseudo load resistor 10, respectively; 21 is an anode;
A first thyristor which is a main switch whose cathode is connected to the cathode of the second diode 19 and the negative output terminal of the rectifier circuit 16, and whose gate is connected to the control section; 22 is an anode; the cathode is the cathode of the first thyristor 21; a fourth feedback diode connected to each anode; 23 is an anode;
A second thyristor whose cathode is connected to the cathode of the third diode 20 and the negative output terminal of the rectifier circuit 16, and whose gate is connected to the control section is a second thyristor, 24 is a fifth diode for feedback,
The anode and cathode are connected to the cathode and anode of the second thyristor 23, respectively.
２５は一端が第３ダイオード２０のカソードに
接続され他端が転流リアクトル２６を介して第２
ダイオード１９のカソードに接続された転流コン
デンサ、２７は補助直流電源であり、正端子が第
３サイリスタ２８のアノード、カソードを介して
コンデンサ２５の一端に接続されるとともに、負
端子がコンデンサ２５の他端に接続されており、
電源１７、直流リアクトル４、直列回路９、各ダ
イオード１９，２０，２２，２４、各サイリスタ
２１，２３，２８、コンデンサ２５、転流リアク
トル２６および補助直流電源２７によりパルス電
源装置２９が構成されている。 25 has one end connected to the cathode of the third diode 20 and the other end connected to the second diode 25 via the commutation reactor 26.
A commutating capacitor 27 is connected to the cathode of the diode 19, and 27 is an auxiliary DC power supply, the positive terminal of which is connected to one end of the capacitor 25 via the anode and cathode of the third thyristor 28, and the negative terminal of the capacitor 25. connected to the other end,
A pulse power supply device 29 is constituted by a power supply 17, a DC reactor 4, a series circuit 9, each diode 19, 20, 22, 24, each thyristor 21, 23, 28, a capacitor 25, a commutating reactor 26, and an auxiliary DC power supply 27. There is.
なお、第３サイリスタ２８のゲートは前記制御
部に接続され、第１サイリスタ２１と同期して第
３サイリスタ２８がオンするようになつている。 Note that the gate of the third thyristor 28 is connected to the control section, so that the third thyristor 28 is turned on in synchronization with the first thyristor 21.
つぎに、動作について説明する。 Next, the operation will be explained.
いま、前記制御部からのゲートへの制御信号に
より第１サイリスタ２１のみがオンした場合、第
２図ａと同様に電源電圧が負荷３に印加され、電
源電圧の印加により、第２図ｂと同様に、負荷電
流が徐々に流れ始め、やがて負荷電流は定常状態
になり、この負荷電流により負荷３および配線の
リアクタンスL0に第３図に示す極性にエネルギ
が蓄積される。 Now, when only the first thyristor 21 is turned on by the control signal to the gate from the control section, the power supply voltage is applied to the load 3 in the same way as in FIG. Similarly, the load current begins to flow gradually and eventually reaches a steady state, and this load current causes energy to be stored in the load 3 and the reactance L 0 of the wiring in the polarity shown in FIG. 3.
このとき、第１サイリスタ２１のオンに同期し
て第３サイリスタ２８がオンするため、補助直流
電源２７による電流が第３サイリスタ、コンデン
サ２５、転流リアクトル２６、第１サイリスタ２
１の経路を流れるとともに、定電流源１８による
電流の一部が擬似負荷抵抗１０、第３ダイオード
２０を介してコンデンサ２５、転流リアクトル２
６、第１サイリスタ２１の経路を流れ、コンデン
サ２５が第３図に示す極性に充電され、コンデン
サ２５が満充電状態になると、第３サイリスタ２
８のソース、ドレイン間に逆電圧がかかり、第３
コンデンサ２８がオフする。 At this time, since the third thyristor 28 turns on in synchronization with the turning on of the first thyristor 21, the current from the auxiliary DC power supply 27 flows through the third thyristor, the capacitor 25, the commutation reactor 26, and the first thyristor 2.
1, and a part of the current from the constant current source 18 passes through the pseudo load resistor 10 and the third diode 20 to the capacitor 25 and the commutating reactor 2.
6. The flow passes through the path of the first thyristor 21, charges the capacitor 25 to the polarity shown in FIG. 3, and when the capacitor 25 is fully charged, the third thyristor 2
A reverse voltage is applied between the source and drain of the third
Capacitor 28 is turned off.
そして、負荷電流が定常状態にあるときに、前
記制御部により、第１サイリスタ２１のゲートへ
の制御信号の出力が停止されると同時に、第２サ
イリスタ２３のゲートに制御信号が出力されて第
２サイリスタ２３がオンすると、擬似負荷抵抗１
０に電流が流れ始めるとともに、コンデンサ２５
が放電を開始し、第２ダイオード１９を介した負
荷電流よりも大きなコンデンサ２５の放電電流が
第２サイリスタ２３、第１サイリスタ２１、転流
リアクトル２６、コンンデンサ２５の経路を流
れ、第１サイリスタ２１がオフし、負荷電流が急
激に立下つて零になり、さらにコンデンサ２５の
放電電流が第４ダイオード２２を介してコンデン
サ２５自身に流れ続け、コンデンサ２５が当初と
逆方向に極性に充電される。 Then, when the load current is in a steady state, the control section stops outputting a control signal to the gate of the first thyristor 21, and at the same time outputs a control signal to the gate of the second thyristor 23 to 2 When thyristor 23 turns on, pseudo load resistance 1
As current begins to flow through capacitor 25
starts discharging, and the discharge current of the capacitor 25, which is larger than the load current via the second diode 19, flows through the path of the second thyristor 23, the first thyristor 21, the commutating reactor 26, and the capacitor 25, and the first thyristor 21 is turned off, the load current suddenly drops to zero, and the discharge current of the capacitor 25 continues to flow to the capacitor 25 itself via the fourth diode 22, and the capacitor 25 is charged with the polarity opposite to the initial polarity. .
このとき、第１サイリスタ２１のオフにより、
第１サイリスタ２１のオン期間に負荷３等のリア
クタンスL0に蓄積されたエネルギの極性が反転
するため、第２図ａと同様に、第１サイリスタ２
１のオフと同時に負荷３の両端に負の電圧が現わ
れ、直列回路９の抵抗７、ダイオード８を極性反
転したリアクタンスL0の蓄積エネルギによる電
流が流れて前記蓄積エネルギが瞬時放出され、負
荷電流が急激に立下ることになる。 At this time, by turning off the first thyristor 21,
During the ON period of the first thyristor 21, the polarity of the energy stored in the reactance L0 of the load 3, etc. is reversed, so the first thyristor 2
1 is turned off, a negative voltage appears across the load 3, and a current flows through the resistor 7 and diode 8 of the series circuit 9 due to the stored energy of the reactance L 0 with the polarity reversed, and the stored energy is instantaneously released, causing the load current to change. will fall rapidly.
つぎに、前記制御部により、第２サイリスタ２
３のゲートへの制御信号の出力が停止されると同
時に、第１サイリスタ２１のゲートに制御信号が
出力されて第１サイリスタ２１が再びオンする
と、第２図ａと同様に、リアクトル４に蓄積され
たエネルギによる電圧が電源電圧に重畳して負荷
３に印加されるため、第２図ｂと同様に、負荷電
流が急激に立上るとともに、コンデンサ２５が放
電を開始し、コンデンサ２５の放電電流が転流リ
アクトル２６、第１サイリスタ２１、第２サイリ
スタ２３、コンデンサ２５の経路を流れ、第２サ
イリスタ２３がオフして擬似負荷抵抗１０を介し
て電源１７へ流れる電流が零となり、さらにコン
デンサ２５の放電電流が第５ダイオード２４を介
してコンデンサ２５自身に流れ続けるとともに、
第１サイリスタ２１のオンによりオンした第３サ
イリスタ２８を介した補助直流電源２７からの電
流、および擬似負荷抵抗１０、第３ダイオード２
０を介した電源１７からの負荷電流の一部がコン
デンサ２５自身の放電電流に加えてコンデンサ２
５に流れ、コンデンサ２５が再び第３図に示す極
性に充電される。 Next, the control section controls the second thyristor 2.
At the same time as the output of the control signal to the gate 3 is stopped, a control signal is output to the gate of the first thyristor 21 and the first thyristor 21 is turned on again. Since the voltage due to the generated energy is superimposed on the power supply voltage and applied to the load 3, the load current suddenly rises and the capacitor 25 starts discharging, and the discharge current of the capacitor 25 increases. flows through the path of the commutation reactor 26, the first thyristor 21, the second thyristor 23, and the capacitor 25, the second thyristor 23 is turned off, the current flowing to the power supply 17 via the pseudo load resistor 10 becomes zero, and the current flows through the capacitor 25. The discharge current continues to flow through the fifth diode 24 to the capacitor 25 itself, and
The current from the auxiliary DC power supply 27 passes through the third thyristor 28 which is turned on when the first thyristor 21 is turned on, and the pseudo load resistor 10 and the third diode 2
A part of the load current from the power supply 17 via the capacitor 2 is added to the discharge current of the capacitor 25 itself.
5, and the capacitor 25 is charged again to the polarity shown in FIG.
そして、これらの動作が繰り返されて第２図ｂ
に示すパルス電流と同様に、立上り、立下りの急
峻な電流密度の高いパルス電流が負荷３に通流さ
れることになる。 Then, these operations are repeated until Fig. 2b
Similar to the pulse current shown in , a pulse current with steep rises and falls and high current density is passed through the load 3.
したがつて、この発明によると、立上りおよび
立下りの急峻なパルス電流を負荷３に通流させる
ことができ、パルス電流密度を高めることが可能
となり、めつき処理、陽極酸化処理、エツチング
処理等において良好な表面処理効果を得ることが
でき、その効果は顕著である。
Therefore, according to the present invention, a pulse current with steep rises and falls can be made to flow through the load 3, and the pulse current density can be increased. A good surface treatment effect can be obtained, and the effect is remarkable.
第１図ないし第３図はこの発明のパルス電源装
置の実施例を示し、第１図は実施例１の結線図、
第２図ａ，ｂは第１図の動作説明用タイミングチ
ヤート、第３図は実施例２の結線図、第４図は従
来のパルス電源装置の結線図、第５図ａ，ｂは第
４図の動作説明用タイミングチヤートである。
１，１７……直流電源、３……負荷、４……直
流リアクトル、５，１８……定電流源、６，１１
……スイツチ、７……抵抗、８……第１ダイオー
ド、９……直列回路、１０……擬似負荷抵抗、１
２……直列回路、１３，２９……パルス電源装
置、２１，２３……第１、第２サイリスタ。
1 to 3 show an embodiment of the pulse power supply device of the present invention, and FIG. 1 is a wiring diagram of Embodiment 1,
2A and 2B are timing charts for explaining the operation of FIG. 1, FIG. 3 is a wiring diagram of the second embodiment, FIG. This is a timing chart for explaining the operation of the figure. 1,17...DC power supply, 3...Load, 4...DC reactor, 5,18...Constant current source, 6,11
...Switch, 7...Resistor, 8...First diode, 9...Series circuit, 10...Pseudo load resistance, 1
2...Series circuit, 13, 29...Pulse power supply device, 21, 23...First and second thyristor.
Claims (1)
る主スイツチ、負荷および前記電源とともに定電
流源を形成する直流リアクトルと、前記負荷に並
列接続された直列回路を構成する抵抗およびダイ
オードと、前記電源と前記リアクトルとの直列回
路に並列接続された直列回路を構成する擬似負荷
および副スイツチと、前記両スイツチに制御信号
を出力し前記両スイツチを交互にオンさせて前記
負荷にパルス電流を通流させる制御部とを備えた
ことを特徴とするパルス電源装置。1. A main switch that forms a series circuit connected in parallel to a DC power source, a DC reactor that forms a constant current source together with a load and the power source, a resistor and a diode that forms a series circuit that is connected in parallel to the load, and the power source. and a pseudo load and a sub switch forming a series circuit connected in parallel to the series circuit with the reactor, and a control signal is output to both the switches to alternately turn on both the switches to pass a pulse current through the load. What is claimed is: 1. A pulse power supply device comprising: a control section for controlling
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990484A JPS6157113A (en) | 1984-08-29 | 1984-08-29 | Pulse power supply device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990484A JPS6157113A (en) | 1984-08-29 | 1984-08-29 | Pulse power supply device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6157113A JPS6157113A (en) | 1986-03-24 |
| JPH0531386B2 true JPH0531386B2 (en) | 1993-05-12 |
Family
ID=16073936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17990484A Granted JPS6157113A (en) | 1984-08-29 | 1984-08-29 | Pulse power supply device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157113A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5565897B2 (en) * | 2009-06-22 | 2014-08-06 | 株式会社中央製作所 | High-speed inversion pulse power supply |
-
1984
- 1984-08-29 JP JP17990484A patent/JPS6157113A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6157113A (en) | 1986-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3207974A (en) | Inverter circuits | |
| US3376492A (en) | Solid state power circuits employing new autoimpulse commutation | |
| US3120633A (en) | Series inverter circuit having controlled rectifiers with power diodes in reverse parallel connection | |
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| US3120634A (en) | Controlled rectifier inverter circuit | |
| US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
| JPH0748942B2 (en) | High efficiency power converter with synchronous switching system | |
| US5379206A (en) | Low loss snubber circuit with active recovery switch | |
| US4464585A (en) | Gate circuit of gate turn-off thyristor | |
| JPH03103079A (en) | Method and apparatus for regenerating energy in power converting circuit using gto thyristor | |
| US4405977A (en) | Commutation circuits for thyristor inverters | |
| US3999111A (en) | Gating signal control for a phase-controlled rectifier circuit | |
| US4161773A (en) | Push-pull inverter including starter circuit | |
| US3460021A (en) | Trapped energy recovery circuit | |
| US3281644A (en) | Inverter circuitry using controlled rectifiers | |
| JPS58196923A (en) | Power source device for discharge machining | |
| JPH0531386B2 (en) | ||
| US3448300A (en) | Firing circuit for solid state controllable valves in high di/dt applications | |
| JPS62163581A (en) | High frequency and high voltage power source | |
| US4455600A (en) | Single phase, double-ended thyristor inverter with choke-coupled impulse commutation | |
| US4030019A (en) | Static inverter control circuit | |
| US3406329A (en) | Parallel inverter with rapid response time to changes in pulse durations | |
| JPS5840916B2 (en) | Natural commutation type DC↓-DC converter | |
| SU1224921A1 (en) | D.c.voltage-to-d.c.voltage converter | |
| SU875361A1 (en) | Pulsed stabilizer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |