JPH0531386B2 - - Google Patents
Info
- Publication number
- JPH0531386B2 JPH0531386B2 JP17990484A JP17990484A JPH0531386B2 JP H0531386 B2 JPH0531386 B2 JP H0531386B2 JP 17990484 A JP17990484 A JP 17990484A JP 17990484 A JP17990484 A JP 17990484A JP H0531386 B2 JPH0531386 B2 JP H0531386B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- current
- thyristor
- power supply
- reactor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
Landscapes
- Generation Of Surge Voltage And Current (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パルス電流によるめつき処理、陽
極酸化処理、エツチング処理等において使用され
るパルス電源装置に関する。
極酸化処理、エツチング処理等において使用され
るパルス電源装置に関する。
一般に、パルス電流によりめつき処理、陽極酸
化処理、エツチング処理等を行なうと、直流電解
により前記各処理等を行なう場合に比べ、分極の
発生が防止されるため、化成電圧の低下や発熱が
抑制され、ピンホールのない平滑な処理を行なう
ことができ、近年パルス電流によるめつき処理等
が盛んに行なわれている。
化処理、エツチング処理等を行なうと、直流電解
により前記各処理等を行なう場合に比べ、分極の
発生が防止されるため、化成電圧の低下や発熱が
抑制され、ピンホールのない平滑な処理を行なう
ことができ、近年パルス電流によるめつき処理等
が盛んに行なわれている。
そしてパルス電流によるめつき処理等を行なう
場合、パルス電流密度が高いほど、良好な表面処
理効果を得ることができることから、良好な表面
処理効果を得るにはパルス電流密度を高くすれば
よく、パルス電流を高めるにはパルス電流の立上
りおよび立下りをよく急峻にし、かつパルス幅を
より短くする必要がある。
場合、パルス電流密度が高いほど、良好な表面処
理効果を得ることができることから、良好な表面
処理効果を得るにはパルス電流密度を高くすれば
よく、パルス電流を高めるにはパルス電流の立上
りおよび立下りをよく急峻にし、かつパルス幅を
より短くする必要がある。
ところで従来のパルス電源装置は、たとえば第
４図に示すように、直流定電圧電源１および一端
が電源１の正出力端子に接続されたスイツチ２に
より構成されて構成されており、スイツチ２の他
端および電源１の負出力端子に負荷３が接続さ
れ、スイツチ制御部によりスイツチ２がオン、オ
フを繰り返し、負荷３にパルス電流が通流される
ようになつている。
４図に示すように、直流定電圧電源１および一端
が電源１の正出力端子に接続されたスイツチ２に
より構成されて構成されており、スイツチ２の他
端および電源１の負出力端子に負荷３が接続さ
れ、スイツチ制御部によりスイツチ２がオン、オ
フを繰り返し、負荷３にパルス電流が通流される
ようになつている。
なお、第４図中のL0は負荷３および配線用リ
アクタンス分を示し、R0は負荷３の抵抗分であ
る。
アクタンス分を示し、R0は負荷３の抵抗分であ
る。
ところがこの場合、負荷３にはスイツチ２のオ
ン期間だけ電源電圧が印加され、負荷３に印加さ
れる電圧波形は、第５図ａに示すように矩形波と
なるが、負荷３および配線のリアクタンスL0に
より、負荷３を流れる電流は負荷３に印加される
電圧よりも遅れるため、当該電流の波形は同図ｂ
に示すようになり、電源の立上り・立下りが急峻
にならず、パルス電流密度は低く、良好な表面処
理を行なうことができないという問題点がある。
ン期間だけ電源電圧が印加され、負荷３に印加さ
れる電圧波形は、第５図ａに示すように矩形波と
なるが、負荷３および配線のリアクタンスL0に
より、負荷３を流れる電流は負荷３に印加される
電圧よりも遅れるため、当該電流の波形は同図ｂ
に示すようになり、電源の立上り・立下りが急峻
にならず、パルス電流密度は低く、良好な表面処
理を行なうことができないという問題点がある。
そこでこの発明は、パルス電流密度の向上を図
るようにしたものである。
るようにしたものである。
この発明は、電流電源に並列接続された直列回
路を構成する主スイツチ、負荷および前記電源と
ともに定電流源を形成する直流リアクトルと、前
記負荷に並列接続された直列回路を構成する抵抗
およびダイオードと、前記電源と前記リアクトル
との直列回路に並列接続された直列回路を構成す
る擬似負荷および副スイツチと、前記両スイツチ
に制御信号を出力し前記両スイツチを交互にオン
させて前記負荷にパルス電流を通流させる制御部
とを備えたことを特徴とするパルス電源装置であ
る。
路を構成する主スイツチ、負荷および前記電源と
ともに定電流源を形成する直流リアクトルと、前
記負荷に並列接続された直列回路を構成する抵抗
およびダイオードと、前記電源と前記リアクトル
との直列回路に並列接続された直列回路を構成す
る擬似負荷および副スイツチと、前記両スイツチ
に制御信号を出力し前記両スイツチを交互にオン
させて前記負荷にパルス電流を通流させる制御部
とを備えたことを特徴とするパルス電源装置であ
る。
つぎに、この発明の作用について説明すると、
副スイツチのオン期間に直流リアクトルに蓄積さ
れたエネルギによる電圧が、主スイツチのオン時
に電源電圧に加えて負荷に印加されるため、主ス
イツチのオンにより負荷を流れる電流が急峻に立
上るとともに、主スイツチのオン期間に負荷およ
び配線のリアクタンスに蓄積されたエネルギが主
スイツチのオフにより極性反転して負荷の両端間
に負の電圧が現われ、しかも極性反転した前記蓄
積エネルギが瞬時に放出されるため、負荷を流れ
る電流が急峻に立下ることになる。
副スイツチのオン期間に直流リアクトルに蓄積さ
れたエネルギによる電圧が、主スイツチのオン時
に電源電圧に加えて負荷に印加されるため、主ス
イツチのオンにより負荷を流れる電流が急峻に立
上るとともに、主スイツチのオン期間に負荷およ
び配線のリアクタンスに蓄積されたエネルギが主
スイツチのオフにより極性反転して負荷の両端間
に負の電圧が現われ、しかも極性反転した前記蓄
積エネルギが瞬時に放出されるため、負荷を流れ
る電流が急峻に立下ることになる。
つぎに、この発明の実施例を示した第１図ない
し第３図とともに詳細に説明する。
し第３図とともに詳細に説明する。
実施例 １
まず、実施例１の構成を示す第１図において、
４は両端が電源１の正端子および負荷３の一端に
接続され、電源１とともに定電流源５を構成する
直流リアクトル、６は両端が負荷３の他端および
電源１の負端子に接続され、リアクトル４、負荷
３とともに電源１に並列接続された直列回路を構
成する主スイツチ、７および８は負荷３に並列接
続された直列回路９を構成する抵抗および逆流防
止用第１ダイオード、１０および１１は電源１と
リアクトル４との直列回路に並列接続された直列
回路１２を構成する擬似負荷抵抗および副スイツ
チであり、擬似負荷抵抗１０は負荷３とほぼ等し
く設定されており、電源１、リアクトル４、主ス
イツチ６、直列回路９，１２によりパルス電源装
置１３が構成されている。
４は両端が電源１の正端子および負荷３の一端に
接続され、電源１とともに定電流源５を構成する
直流リアクトル、６は両端が負荷３の他端および
電源１の負端子に接続され、リアクトル４、負荷
３とともに電源１に並列接続された直列回路を構
成する主スイツチ、７および８は負荷３に並列接
続された直列回路９を構成する抵抗および逆流防
止用第１ダイオード、１０および１１は電源１と
リアクトル４との直列回路に並列接続された直列
回路１２を構成する擬似負荷抵抗および副スイツ
チであり、擬似負荷抵抗１０は負荷３とほぼ等し
く設定されており、電源１、リアクトル４、主ス
イツチ６、直列回路９，１２によりパルス電源装
置１３が構成されている。
なお、図示されていないが、両スイツチ６，１
１に制御信号を出力して両スイツチ６，１１を交
互にオン、オフさせる制御部が設けられている。
１に制御信号を出力して両スイツチ６，１１を交
互にオン、オフさせる制御部が設けられている。
つぎに、動作について説明する。
いま、両スイツチ６，１１がともにオフの状態
から、時刻t1に主スイツチ６のみがオンした場
合、第２図ａに示すように、電源電圧が負荷３に
印加され、リアクトル４のリアクタンス、負荷３
および配線のリアクタンスL0により負荷３を流
れる電流（以下負荷電流という）が遅れるため、
同図ｂに示すように、負荷電流が時刻t1から徐々
に流れ始め、時刻t2に負荷電流は定常状態にな
る。
から、時刻t1に主スイツチ６のみがオンした場
合、第２図ａに示すように、電源電圧が負荷３に
印加され、リアクトル４のリアクタンス、負荷３
および配線のリアクタンスL0により負荷３を流
れる電流（以下負荷電流という）が遅れるため、
同図ｂに示すように、負荷電流が時刻t1から徐々
に流れ始め、時刻t2に負荷電流は定常状態にな
る。
そして負荷電流の通流により、負荷３および配
線のリアクタンスL0に第１図に示す極性にエネ
ルギが蓄積され、時刻t1からT1時間後の時刻t3
に主スイツチ６がオフして副スイツチ１１がオン
すると、リアクタンスL0に蓄積されたエネルギ
の極性が反転するため、第２図ａに示すように時
刻t3に負荷３の両端に負の電圧が現われ、直列回
路９の抵抗７、ダイオード８を、極性反転したリ
アクタンスL0の蓄積エネルギによる電流が流れ
て前記蓄積エネルギが瞬時に放出され、負荷電流
は同図ｂに示すように時刻t3に急激に立下り、時
刻t3からΔT時間後の時刻t4に負荷電流は零とな
る。
線のリアクタンスL0に第１図に示す極性にエネ
ルギが蓄積され、時刻t1からT1時間後の時刻t3
に主スイツチ６がオフして副スイツチ１１がオン
すると、リアクタンスL0に蓄積されたエネルギ
の極性が反転するため、第２図ａに示すように時
刻t3に負荷３の両端に負の電圧が現われ、直列回
路９の抵抗７、ダイオード８を、極性反転したリ
アクタンスL0の蓄積エネルギによる電流が流れ
て前記蓄積エネルギが瞬時に放出され、負荷電流
は同図ｂに示すように時刻t3に急激に立下り、時
刻t3からΔT時間後の時刻t4に負荷電流は零とな
る。
一方、副スイツチ１１のオンにより、電源１に
よる電流が擬似負荷抵抗１０を流れるが、擬似負
荷抵抗１０が負荷３にほぼ等しく設定されている
ため、リアクトル４を流れる電流は主スイツチ６
のオン後もオフ後もほとんど変化せず、一定とな
る。
よる電流が擬似負荷抵抗１０を流れるが、擬似負
荷抵抗１０が負荷３にほぼ等しく設定されている
ため、リアクトル４を流れる電流は主スイツチ６
のオン後もオフ後もほとんど変化せず、一定とな
る。
つぎに、時刻t3からT2時間後の時刻t5に再び
主スイツチ６がオンして副スイツチ１１がオフす
ると、第２図ａに示すように、電源電圧が時刻t5
に負荷３に印加されると同時に、副スイツチ１１
のオン期間にリアクトル４に蓄積されたエネルギ
による電圧が電源電圧に重畳して負荷３に印加さ
れるため、負荷電流は同図ｂに示すように時刻t5
に時刻t1における立上り時よりももつと急激に立
上り、時刻t5からΔT′時間後の時刻t6に負荷電流
は定常状態になり、時刻t5からT1時間後の時刻
t7に主スイツチ６がオフして副スイツチ１１がオ
ンすると、前記した時刻t3における負荷電流の立
下り時の動作と同様にして、負荷電流が時刻t7に
急激に立下つてΔT時間後の時刻t8に零となる。
主スイツチ６がオンして副スイツチ１１がオフす
ると、第２図ａに示すように、電源電圧が時刻t5
に負荷３に印加されると同時に、副スイツチ１１
のオン期間にリアクトル４に蓄積されたエネルギ
による電圧が電源電圧に重畳して負荷３に印加さ
れるため、負荷電流は同図ｂに示すように時刻t5
に時刻t1における立上り時よりももつと急激に立
上り、時刻t5からΔT′時間後の時刻t6に負荷電流
は定常状態になり、時刻t5からT1時間後の時刻
t7に主スイツチ６がオフして副スイツチ１１がオ
ンすると、前記した時刻t3における負荷電流の立
下り時の動作と同様にして、負荷電流が時刻t7に
急激に立下つてΔT時間後の時刻t8に零となる。
そしてT2時間後に再び主スイツチ６がオンし
て副スイツチ１１がオフすると、前記した時刻t5
における負荷電流の立上り時の動作と同様にして
負荷電流が急激に立上るとともに、さらにT1時
間後に主スイツチ６がオフして副スイツチ１１が
オンすると、前記した時刻t3における負荷電流の
立下り時の動作と同様にして負荷電流が急激に立
下り、以降これらの動作が繰り返され、負荷３に
立上り、立下りの急峻な電流密度の高いパルス電
流が通流されることになる。
て副スイツチ１１がオフすると、前記した時刻t5
における負荷電流の立上り時の動作と同様にして
負荷電流が急激に立上るとともに、さらにT1時
間後に主スイツチ６がオフして副スイツチ１１が
オンすると、前記した時刻t3における負荷電流の
立下り時の動作と同様にして負荷電流が急激に立
下り、以降これらの動作が繰り返され、負荷３に
立上り、立下りの急峻な電流密度の高いパルス電
流が通流されることになる。
実施例 ２
つぎに、実施例２の構成を示す第３図におい
て、１４は交流電源、１５は１次巻線１５ａの両
端が交流電源１４に持続されたトランス、１６は
両入力端子がトランス１５の２次巻線１５ｂの両
端に接続されたサイリスタからなる整流回路であ
り、トランス１５および整流回路１６により直流
定電圧電源１７が構成され、整流回路１６の正出
力端子にリアクトル４の一端が接続され、電源１
７およびリアクトル４により定電流源１８が構成
されている。
て、１４は交流電源、１５は１次巻線１５ａの両
端が交流電源１４に持続されたトランス、１６は
両入力端子がトランス１５の２次巻線１５ｂの両
端に接続されたサイリスタからなる整流回路であ
り、トランス１５および整流回路１６により直流
定電圧電源１７が構成され、整流回路１６の正出
力端子にリアクトル４の一端が接続され、電源１
７およびリアクトル４により定電流源１８が構成
されている。
１９，２０はそれぞれアノードが負荷３の他端
および擬似負荷抵抗１０の他端に接続された逆流
防止用第２、第３ダイオード、２１はアノード、
カソードが第２ダイオード１９のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された主スイツチである第１サ
イリスタ、２２はアノード、カソードが第１サイ
リスタ２１のカソード、アノードにそれぞれ接続
された帰還用第４ダイオード、２３はアノード、
カソードが第３ダイオード２０のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された副スイツチである第２サ
イリスタ、２４は帰還用第５ダイオードであり、
アノード、カソードが第２サイリスタ２３のカソ
ード、アノードにそれぞれ接続されている。
および擬似負荷抵抗１０の他端に接続された逆流
防止用第２、第３ダイオード、２１はアノード、
カソードが第２ダイオード１９のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された主スイツチである第１サ
イリスタ、２２はアノード、カソードが第１サイ
リスタ２１のカソード、アノードにそれぞれ接続
された帰還用第４ダイオード、２３はアノード、
カソードが第３ダイオード２０のカソードおよび
整流回路１６の負出力端子に接続され、ゲートが
前記制御部に接続された副スイツチである第２サ
イリスタ、２４は帰還用第５ダイオードであり、
アノード、カソードが第２サイリスタ２３のカソ
ード、アノードにそれぞれ接続されている。
２５は一端が第３ダイオード２０のカソードに
接続され他端が転流リアクトル２６を介して第２
ダイオード１９のカソードに接続された転流コン
デンサ、２７は補助直流電源であり、正端子が第
３サイリスタ２８のアノード、カソードを介して
コンデンサ２５の一端に接続されるとともに、負
端子がコンデンサ２５の他端に接続されており、
電源１７、直流リアクトル４、直列回路９、各ダ
イオード１９，２０，２２，２４、各サイリスタ
２１，２３，２８、コンデンサ２５、転流リアク
トル２６および補助直流電源２７によりパルス電
源装置２９が構成されている。
接続され他端が転流リアクトル２６を介して第２
ダイオード１９のカソードに接続された転流コン
デンサ、２７は補助直流電源であり、正端子が第
３サイリスタ２８のアノード、カソードを介して
コンデンサ２５の一端に接続されるとともに、負
端子がコンデンサ２５の他端に接続されており、
電源１７、直流リアクトル４、直列回路９、各ダ
イオード１９，２０，２２，２４、各サイリスタ
２１，２３，２８、コンデンサ２５、転流リアク
トル２６および補助直流電源２７によりパルス電
源装置２９が構成されている。
なお、第３サイリスタ２８のゲートは前記制御
部に接続され、第１サイリスタ２１と同期して第
３サイリスタ２８がオンするようになつている。
部に接続され、第１サイリスタ２１と同期して第
３サイリスタ２８がオンするようになつている。
つぎに、動作について説明する。
いま、前記制御部からのゲートへの制御信号に
より第１サイリスタ２１のみがオンした場合、第
２図ａと同様に電源電圧が負荷３に印加され、電
源電圧の印加により、第２図ｂと同様に、負荷電
流が徐々に流れ始め、やがて負荷電流は定常状態
になり、この負荷電流により負荷３および配線の
リアクタンスL0に第３図に示す極性にエネルギ
が蓄積される。
より第１サイリスタ２１のみがオンした場合、第
２図ａと同様に電源電圧が負荷３に印加され、電
源電圧の印加により、第２図ｂと同様に、負荷電
流が徐々に流れ始め、やがて負荷電流は定常状態
になり、この負荷電流により負荷３および配線の
リアクタンスL0に第３図に示す極性にエネルギ
が蓄積される。
このとき、第１サイリスタ２１のオンに同期し
て第３サイリスタ２８がオンするため、補助直流
電源２７による電流が第３サイリスタ、コンデン
サ２５、転流リアクトル２６、第１サイリスタ２
１の経路を流れるとともに、定電流源１８による
電流の一部が擬似負荷抵抗１０、第３ダイオード
２０を介してコンデンサ２５、転流リアクトル２
６、第１サイリスタ２１の経路を流れ、コンデン
サ２５が第３図に示す極性に充電され、コンデン
サ２５が満充電状態になると、第３サイリスタ２
８のソース、ドレイン間に逆電圧がかかり、第３
コンデンサ２８がオフする。
て第３サイリスタ２８がオンするため、補助直流
電源２７による電流が第３サイリスタ、コンデン
サ２５、転流リアクトル２６、第１サイリスタ２
１の経路を流れるとともに、定電流源１８による
電流の一部が擬似負荷抵抗１０、第３ダイオード
２０を介してコンデンサ２５、転流リアクトル２
６、第１サイリスタ２１の経路を流れ、コンデン
サ２５が第３図に示す極性に充電され、コンデン
サ２５が満充電状態になると、第３サイリスタ２
８のソース、ドレイン間に逆電圧がかかり、第３
コンデンサ２８がオフする。
そして、負荷電流が定常状態にあるときに、前
記制御部により、第１サイリスタ２１のゲートへ
の制御信号の出力が停止されると同時に、第２サ
イリスタ２３のゲートに制御信号が出力されて第
２サイリスタ２３がオンすると、擬似負荷抵抗１
０に電流が流れ始めるとともに、コンデンサ２５
が放電を開始し、第２ダイオード１９を介した負
荷電流よりも大きなコンデンサ２５の放電電流が
第２サイリスタ２３、第１サイリスタ２１、転流
リアクトル２６、コンンデンサ２５の経路を流
れ、第１サイリスタ２１がオフし、負荷電流が急
激に立下つて零になり、さらにコンデンサ２５の
放電電流が第４ダイオード２２を介してコンデン
サ２５自身に流れ続け、コンデンサ２５が当初と
逆方向に極性に充電される。
記制御部により、第１サイリスタ２１のゲートへ
の制御信号の出力が停止されると同時に、第２サ
イリスタ２３のゲートに制御信号が出力されて第
２サイリスタ２３がオンすると、擬似負荷抵抗１
０に電流が流れ始めるとともに、コンデンサ２５
が放電を開始し、第２ダイオード１９を介した負
荷電流よりも大きなコンデンサ２５の放電電流が
第２サイリスタ２３、第１サイリスタ２１、転流
リアクトル２６、コンンデンサ２５の経路を流
れ、第１サイリスタ２１がオフし、負荷電流が急
激に立下つて零になり、さらにコンデンサ２５の
放電電流が第４ダイオード２２を介してコンデン
サ２５自身に流れ続け、コンデンサ２５が当初と
逆方向に極性に充電される。
このとき、第１サイリスタ２１のオフにより、
第１サイリスタ２１のオン期間に負荷３等のリア
クタンスL0に蓄積されたエネルギの極性が反転
するため、第２図ａと同様に、第１サイリスタ２
１のオフと同時に負荷３の両端に負の電圧が現わ
れ、直列回路９の抵抗７、ダイオード８を極性反
転したリアクタンスL0の蓄積エネルギによる電
流が流れて前記蓄積エネルギが瞬時放出され、負
荷電流が急激に立下ることになる。
第１サイリスタ２１のオン期間に負荷３等のリア
クタンスL0に蓄積されたエネルギの極性が反転
するため、第２図ａと同様に、第１サイリスタ２
１のオフと同時に負荷３の両端に負の電圧が現わ
れ、直列回路９の抵抗７、ダイオード８を極性反
転したリアクタンスL0の蓄積エネルギによる電
流が流れて前記蓄積エネルギが瞬時放出され、負
荷電流が急激に立下ることになる。
つぎに、前記制御部により、第２サイリスタ２
３のゲートへの制御信号の出力が停止されると同
時に、第１サイリスタ２１のゲートに制御信号が
出力されて第１サイリスタ２１が再びオンする
と、第２図ａと同様に、リアクトル４に蓄積され
たエネルギによる電圧が電源電圧に重畳して負荷
３に印加されるため、第２図ｂと同様に、負荷電
流が急激に立上るとともに、コンデンサ２５が放
電を開始し、コンデンサ２５の放電電流が転流リ
アクトル２６、第１サイリスタ２１、第２サイリ
スタ２３、コンデンサ２５の経路を流れ、第２サ
イリスタ２３がオフして擬似負荷抵抗１０を介し
て電源１７へ流れる電流が零となり、さらにコン
デンサ２５の放電電流が第５ダイオード２４を介
してコンデンサ２５自身に流れ続けるとともに、
第１サイリスタ２１のオンによりオンした第３サ
イリスタ２８を介した補助直流電源２７からの電
流、および擬似負荷抵抗１０、第３ダイオード２
０を介した電源１７からの負荷電流の一部がコン
デンサ２５自身の放電電流に加えてコンデンサ２
５に流れ、コンデンサ２５が再び第３図に示す極
性に充電される。
３のゲートへの制御信号の出力が停止されると同
時に、第１サイリスタ２１のゲートに制御信号が
出力されて第１サイリスタ２１が再びオンする
と、第２図ａと同様に、リアクトル４に蓄積され
たエネルギによる電圧が電源電圧に重畳して負荷
３に印加されるため、第２図ｂと同様に、負荷電
流が急激に立上るとともに、コンデンサ２５が放
電を開始し、コンデンサ２５の放電電流が転流リ
アクトル２６、第１サイリスタ２１、第２サイリ
スタ２３、コンデンサ２５の経路を流れ、第２サ
イリスタ２３がオフして擬似負荷抵抗１０を介し
て電源１７へ流れる電流が零となり、さらにコン
デンサ２５の放電電流が第５ダイオード２４を介
してコンデンサ２５自身に流れ続けるとともに、
第１サイリスタ２１のオンによりオンした第３サ
イリスタ２８を介した補助直流電源２７からの電
流、および擬似負荷抵抗１０、第３ダイオード２
０を介した電源１７からの負荷電流の一部がコン
デンサ２５自身の放電電流に加えてコンデンサ２
５に流れ、コンデンサ２５が再び第３図に示す極
性に充電される。
そして、これらの動作が繰り返されて第２図ｂ
に示すパルス電流と同様に、立上り、立下りの急
峻な電流密度の高いパルス電流が負荷３に通流さ
れることになる。
に示すパルス電流と同様に、立上り、立下りの急
峻な電流密度の高いパルス電流が負荷３に通流さ
れることになる。
したがつて、この発明によると、立上りおよび
立下りの急峻なパルス電流を負荷３に通流させる
ことができ、パルス電流密度を高めることが可能
となり、めつき処理、陽極酸化処理、エツチング
処理等において良好な表面処理効果を得ることが
でき、その効果は顕著である。
立下りの急峻なパルス電流を負荷３に通流させる
ことができ、パルス電流密度を高めることが可能
となり、めつき処理、陽極酸化処理、エツチング
処理等において良好な表面処理効果を得ることが
でき、その効果は顕著である。
第１図ないし第３図はこの発明のパルス電源装
置の実施例を示し、第１図は実施例１の結線図、
第２図ａ，ｂは第１図の動作説明用タイミングチ
ヤート、第３図は実施例２の結線図、第４図は従
来のパルス電源装置の結線図、第５図ａ，ｂは第
４図の動作説明用タイミングチヤートである。 １，１７……直流電源、３……負荷、４……直
流リアクトル、５，１８……定電流源、６，１１
……スイツチ、７……抵抗、８……第１ダイオー
ド、９……直列回路、１０……擬似負荷抵抗、１
２……直列回路、１３，２９……パルス電源装
置、２１，２３……第１、第２サイリスタ。
置の実施例を示し、第１図は実施例１の結線図、
第２図ａ，ｂは第１図の動作説明用タイミングチ
ヤート、第３図は実施例２の結線図、第４図は従
来のパルス電源装置の結線図、第５図ａ，ｂは第
４図の動作説明用タイミングチヤートである。 １，１７……直流電源、３……負荷、４……直
流リアクトル、５，１８……定電流源、６，１１
……スイツチ、７……抵抗、８……第１ダイオー
ド、９……直列回路、１０……擬似負荷抵抗、１
２……直列回路、１３，２９……パルス電源装
置、２１，２３……第１、第２サイリスタ。
Claims (1)
- １ 直流電源に並列接続された直列回路を構成す
る主スイツチ、負荷および前記電源とともに定電
流源を形成する直流リアクトルと、前記負荷に並
列接続された直列回路を構成する抵抗およびダイ
オードと、前記電源と前記リアクトルとの直列回
路に並列接続された直列回路を構成する擬似負荷
および副スイツチと、前記両スイツチに制御信号
を出力し前記両スイツチを交互にオンさせて前記
負荷にパルス電流を通流させる制御部とを備えた
ことを特徴とするパルス電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990484A JPS6157113A (ja) | 1984-08-29 | 1984-08-29 | パルス電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17990484A JPS6157113A (ja) | 1984-08-29 | 1984-08-29 | パルス電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6157113A JPS6157113A (ja) | 1986-03-24 |
| JPH0531386B2 true JPH0531386B2 (ja) | 1993-05-12 |
Family
ID=16073936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17990484A Granted JPS6157113A (ja) | 1984-08-29 | 1984-08-29 | パルス電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6157113A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5565897B2 (ja) * | 2009-06-22 | 2014-08-06 | 株式会社中央製作所 | 高速反転パルス電源装置 |
-
1984
- 1984-08-29 JP JP17990484A patent/JPS6157113A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6157113A (ja) | 1986-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3207974A (en) | Inverter circuits | |
| US3376492A (en) | Solid state power circuits employing new autoimpulse commutation | |
| US3120633A (en) | Series inverter circuit having controlled rectifiers with power diodes in reverse parallel connection | |
| US6061255A (en) | Drive circuit for synchronous rectifiers in isolated forward converter | |
| US3120634A (en) | Controlled rectifier inverter circuit | |
| US5172308A (en) | DC-DC converter with transformer having a single secondary winding | |
| JPH0748942B2 (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| US5379206A (en) | Low loss snubber circuit with active recovery switch | |
| US4464585A (en) | Gate circuit of gate turn-off thyristor | |
| JPH03103079A (ja) | Ｇｔｏサイリスタを用いた電力変換回路に於けるエネルギの回生装置及びその方法 | |
| US4405977A (en) | Commutation circuits for thyristor inverters | |
| US3496444A (en) | Voltage converter circuits | |
| US3999111A (en) | Gating signal control for a phase-controlled rectifier circuit | |
| US4161773A (en) | Push-pull inverter including starter circuit | |
| US3460021A (en) | Trapped energy recovery circuit | |
| US3281644A (en) | Inverter circuitry using controlled rectifiers | |
| JPS58196923A (ja) | 放電加工装置 | |
| JPH0531386B2 (ja) | ||
| US3448300A (en) | Firing circuit for solid state controllable valves in high di/dt applications | |
| JPS62163581A (ja) | 高周波高圧電源 | |
| US4455600A (en) | Single phase, double-ended thyristor inverter with choke-coupled impulse commutation | |
| JP3687424B2 (ja) | パルス電源装置 | |
| US4030019A (en) | Static inverter control circuit | |
| US3406329A (en) | Parallel inverter with rapid response time to changes in pulse durations | |
| JPS5840916B2 (ja) | 自然転流形ｄｃ↓−ｄｃコンバ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |