JPH05314028A - 状態情報表示方式 - Google Patents
状態情報表示方式Info
- Publication number
- JPH05314028A JPH05314028A JP4114819A JP11481992A JPH05314028A JP H05314028 A JPH05314028 A JP H05314028A JP 4114819 A JP4114819 A JP 4114819A JP 11481992 A JP11481992 A JP 11481992A JP H05314028 A JPH05314028 A JP H05314028A
- Authority
- JP
- Japan
- Prior art keywords
- information
- unit
- central processing
- control unit
- peripheral control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims description 14
- 239000000470 constituent Substances 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 5
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 abstract description 9
- 206010073148 Multiple endocrine neoplasia type 2A Diseases 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 101100168914 Schizosaccharomyces pombe (strain 972 / ATCC 24843) pcu4 gene Proteins 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】
【目的】 表示エリアを大きくすることなく、詳細な障
害情報を外部に表示させる。 【構成】 ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ４
は、異常を検出すると、Ｓ−ＢＵＳ５を介してＳＣＵ３
に障害情報を通知する。ＳＣＵ３は、障害情報をＲＡＭ
３３上に格納して、一定周期ごとに詳細な障害情報を一
つずつ外部表示装置に表示する。 【効果】 ＳＣＵ内の小さな表示エリアで詳細な障害情
報を外部に表示することができる。
害情報を外部に表示させる。 【構成】 ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ４
は、異常を検出すると、Ｓ−ＢＵＳ５を介してＳＣＵ３
に障害情報を通知する。ＳＣＵ３は、障害情報をＲＡＭ
３３上に格納して、一定周期ごとに詳細な障害情報を一
つずつ外部表示装置に表示する。 【効果】 ＳＣＵ内の小さな表示エリアで詳細な障害情
報を外部に表示することができる。
Description
【０００１】
【産業上の利用分野】本発明は、情報処理システムの状
態表示方式に関し、特に、予め定められた形式で各構成
要素に規則的に分割された障害情報を同一時刻に一つの
情報しか表示することができない外部表示装置に対して
一定周期で順次表示する方式に関する。
態表示方式に関し、特に、予め定められた形式で各構成
要素に規則的に分割された障害情報を同一時刻に一つの
情報しか表示することができない外部表示装置に対して
一定周期で順次表示する方式に関する。
【０００２】
【従来の技術】従来技術では、外部表示装置の制限によ
り外部表示装置に表示される障害情報は１通りであり、
時分割で詳細な障害情報を順次表示するということは行
われていない。
り外部表示装置に表示される障害情報は１通りであり、
時分割で詳細な障害情報を順次表示するということは行
われていない。
【０００３】
【発明が解決しようとする課題】この従来の方式では、
詳細な障害情報を外部に表示しようとすると表示エリア
が大きくなってしまい、表示エリアを小さく抑えると外
部に表示する障害情報は詳細なものでなくなってしまう
という課題があった。
詳細な障害情報を外部に表示しようとすると表示エリア
が大きくなってしまい、表示エリアを小さく抑えると外
部に表示する障害情報は詳細なものでなくなってしまう
という課題があった。
【０００４】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な状態情
報表示方式を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な状態情
報表示方式を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る状態情報表示方式は、中央処理装置
（以下ＣＰＵと略記する）と主記憶装置（以下ＭＥＭと
略記する）とシステム制御装置（以下ＳＣＵと略記す
る）、及びいくつかの周辺制御装置（以下ＰＣＵと略記
する）がシステムバス（以下Ｓ−ＢＵＳと略記する）を
介して接続されて成る情報処理システムにおいて、下記
（１）、（２）、（３）または（４）に示す如く構成さ
れる。
に、本発明に係る状態情報表示方式は、中央処理装置
（以下ＣＰＵと略記する）と主記憶装置（以下ＭＥＭと
略記する）とシステム制御装置（以下ＳＣＵと略記す
る）、及びいくつかの周辺制御装置（以下ＰＣＵと略記
する）がシステムバス（以下Ｓ−ＢＵＳと略記する）を
介して接続されて成る情報処理システムにおいて、下記
（１）、（２）、（３）または（４）に示す如く構成さ
れる。
【０００６】（１）、予め定められた形式で規則的に分
割した障害情報をＳ−ＢＵＳを介してＳＣＵに通知する
手段を有するＣＰＵ及びＭＥＭ及びＰＣＵと、Ｓ−ＢＵ
Ｓを介してＣＰＵあるいはＭＥＭあるいはＰＣＵから通
知される障害情報を受け取る手段と、ＣＰＵあるいはＭ
ＥＭあるいはＰＣＵから受け取った障害情報を予め定め
られた形式にて規則的に分割された形で格納する手段
と、一定周期ごとに規則的に格納された障害情報の構成
要素の一つを選択して読み出す手段と、読み出した障害
情報の構成要素を外部へ表示する手段とを有するＳＣＵ
と、を有する構成。
割した障害情報をＳ−ＢＵＳを介してＳＣＵに通知する
手段を有するＣＰＵ及びＭＥＭ及びＰＣＵと、Ｓ−ＢＵ
Ｓを介してＣＰＵあるいはＭＥＭあるいはＰＣＵから通
知される障害情報を受け取る手段と、ＣＰＵあるいはＭ
ＥＭあるいはＰＣＵから受け取った障害情報を予め定め
られた形式にて規則的に分割された形で格納する手段
と、一定周期ごとに規則的に格納された障害情報の構成
要素の一つを選択して読み出す手段と、読み出した障害
情報の構成要素を外部へ表示する手段とを有するＳＣＵ
と、を有する構成。
【０００７】（２）、上記（１）の構成で、ＳＣＵに外
部との通信手段を設け、更に、ＳＣＵから送信される障
害情報の構成要素の一つを保持する手段と、保持した障
害情報の構成要素の一つを外部へ表示する手段とを有す
るサービスプロセッサ（以下ＳＶＰと略記する）を設け
た構成。
部との通信手段を設け、更に、ＳＣＵから送信される障
害情報の構成要素の一つを保持する手段と、保持した障
害情報の構成要素の一つを外部へ表示する手段とを有す
るサービスプロセッサ（以下ＳＶＰと略記する）を設け
た構成。
【０００８】（３）、上記（１）の構成に、Ｓ−ＢＵＳ
とは別にＳＣＵと各ユニットが個別に接続されるバスを
設け、更にＳＣＵに、Ｓ−ＢＵＳとは別にＳＣＵと個別
に接続されたバスを介してＣＰＵあるいはＭＥＭあるい
はＰＣＵから通知される障害情報を受け取る手段を付加
した構成。
とは別にＳＣＵと各ユニットが個別に接続されるバスを
設け、更にＳＣＵに、Ｓ−ＢＵＳとは別にＳＣＵと個別
に接続されたバスを介してＣＰＵあるいはＭＥＭあるい
はＰＣＵから通知される障害情報を受け取る手段を付加
した構成。
【０００９】（４）、上記（３）の構成で、ＳＣＵに外
部との通信手段を設け、更に、ＳＣＵから送信される障
害情報の構成要素の一つを保持する手段と、保持した前
記障害情報の構成要素の一つを外部へ表示する手段とを
有するＳＶＰを付加した構成。
部との通信手段を設け、更に、ＳＣＵから送信される障
害情報の構成要素の一つを保持する手段と、保持した前
記障害情報の構成要素の一つを外部へ表示する手段とを
有するＳＶＰを付加した構成。
【００１０】
【実施例】次に、本発明をその好ましい実施例について
図面を参照して具体的に説明する。
図面を参照して具体的に説明する。
【００１１】（１）、図１は第１の本発明の一実施例を
示すブロック構成図である。
示すブロック構成図である。
【００１２】図１を参照するに、ＣＰＵ１、ＭＥＭ２、
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。
【００１３】ＳＣＵ３は、ＳＣＵ３内部のローカルバス
（以下Ｌ−ＢＵＳと略記する）３６にマイクロプロセッ
サ（以下ＭＰＵと略記する）３１とローカルメモリと表
示器３４がそれぞれ接続され、Ｓ−ＢＵＳ５とシステム
バスインタフェース回路３５（以下ＳＢＩと略記する）
により接続されている。
（以下Ｌ−ＢＵＳと略記する）３６にマイクロプロセッ
サ（以下ＭＰＵと略記する）３１とローカルメモリと表
示器３４がそれぞれ接続され、Ｓ−ＢＵＳ５とシステム
バスインタフェース回路３５（以下ＳＢＩと略記する）
により接続されている。
【００１４】ローカルメモリは、ＳＣＵ３を制御するＭ
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
【００１５】ＲＡＭ３３上には、システムを構成するユ
ニットが異常を検出した時にそのユニットが通知する障
害情報６（図３参照）を格納するエリアとして、図２に
示される如く表示テーブル３３１が確保されている。
ニットが異常を検出した時にそのユニットが通知する障
害情報６（図３参照）を格納するエリアとして、図２に
示される如く表示テーブル３３１が確保されている。
【００１６】障害情報６は、図３に示される如く、エラ
ーの概要を表す概略エラーコード６０と、エラーを詳細
に表す詳細エラー情報６１、詳細エラー情報６２、
…、詳細エラー情報（ｎ）６ｎとで構成されている。
ーの概要を表す概略エラーコード６０と、エラーを詳細
に表す詳細エラー情報６１、詳細エラー情報６２、
…、詳細エラー情報（ｎ）６ｎとで構成されている。
【００１７】また、表示テーブル３３１は、図２に示さ
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られてくる障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られてくる障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
【００１８】次に第１の発明の動作について説明する。
【００１９】ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してＳＣＵ３に
通知する。
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してＳＣＵ３に
通知する。
【００２０】Ｓ−ＢＵＳ５を介してＣＰＵ１あるいはＭ
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上に設けられる表示テーブル３３１の
障害情報格納エリア３３１１にライトポインタ３３１３
が示すアドレスから格納する。更に、ライトポインタ３
３１３を次に送られてくる障害情報を格納する先頭アド
レスに更新する。
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上に設けられる表示テーブル３３１の
障害情報格納エリア３３１１にライトポインタ３３１３
が示すアドレスから格納する。更に、ライトポインタ３
３１３を次に送られてくる障害情報を格納する先頭アド
レスに更新する。
【００２１】一方、ＳＣＵ３は、一定周期で、表示テー
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読みだ
し、表示器３４に読みだしたデータを表示する。更に、
リードポインタ３３１２を次に読みだすべきデータのア
ドレスに更新する。
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読みだ
し、表示器３４に読みだしたデータを表示する。更に、
リードポインタ３３１２を次に読みだすべきデータのア
ドレスに更新する。
【００２２】（２）、図４は第２の発明の一実施例を示
すブロック構成図である。
すブロック構成図である。
【００２３】図４を参照するに、ＣＰＵ１、ＭＥＭ２、
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。また、ＳＶＰ７は、ＳＣＵ３と個
別のインタフェースで接続されている。
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。また、ＳＶＰ７は、ＳＣＵ３と個
別のインタフェースで接続されている。
【００２４】ＳＣＵ３は、ＳＣＵ３内部のＬ−ＢＵＳ３
６にＭＰＵ３１とローカルメモリが接続され、Ｓ−ＢＵ
Ｓ５とＳＢＩ３５により接続されている。また、ＳＣＵ
３は外部装置と接続するためのインタフェース回路３７
を有する。
６にＭＰＵ３１とローカルメモリが接続され、Ｓ−ＢＵ
Ｓ５とＳＢＩ３５により接続されている。また、ＳＣＵ
３は外部装置と接続するためのインタフェース回路３７
を有する。
【００２５】ローカルメモリは、ＳＣＵ３を制御するＭ
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
【００２６】ＲＡＭ３３上には、システムを構成するユ
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、表示テーブル３３１
が確保されている。
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、表示テーブル３３１
が確保されている。
【００２７】障害情報６は、図３に示されるように、エ
ラーの概要を表す概略エラーコード６０と、エラーを詳
細に表す詳細エラー情報６１、詳細エラー情報６
２、…、詳細エラー情報（ｎ）６ｎとで構成される。
ラーの概要を表す概略エラーコード６０と、エラーを詳
細に表す詳細エラー情報６１、詳細エラー情報６
２、…、詳細エラー情報（ｎ）６ｎとで構成される。
【００２８】また、表示テーブル３３１は、図２に示さ
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られてくる障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られてくる障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
【００２９】ＳＶＰ７は、個別のインタフェースを介し
てＳＣＵ３から送信されてくるデータを表示する表示部
７１を有する。
てＳＣＵ３から送信されてくるデータを表示する表示部
７１を有する。
【００３０】次に第２の発明の動作について説明する。
【００３１】ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ
４は異常を検出すると、表示テーブル３３１に合わせた
形の障害情報６を、Ｓ−ＢＵＳ５を介してＳＣＵ３に通
知する。
４は異常を検出すると、表示テーブル３３１に合わせた
形の障害情報６を、Ｓ−ＢＵＳ５を介してＳＣＵ３に通
知する。
【００３２】Ｓ−ＢＵＳ５を介してＣＰＵ１あるいはＭ
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上にある表示テーブル３３１の障害情
報格納エリア３３１１にライトポインタ３３１３が示す
アドレスに従い格納する。更に、ライトポインタ３３１
３を次に送られてくる障害情報を格納する先頭アドレス
に更新する。
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上にある表示テーブル３３１の障害情
報格納エリア３３１１にライトポインタ３３１３が示す
アドレスに従い格納する。更に、ライトポインタ３３１
３を次に送られてくる障害情報を格納する先頭アドレス
に更新する。
【００３３】一方、ＳＣＵ３は、一定周期で、表示テー
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読み出
し、インタフェース回路３７を介してＳＶＰ７に送信す
る。更に、リードポインタ３３１２を次に読みだすべき
データのアドレスに更新する。
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読み出
し、インタフェース回路３７を介してＳＶＰ７に送信す
る。更に、リードポインタ３３１２を次に読みだすべき
データのアドレスに更新する。
【００３４】データを受け取ったＳＶＰ７は表示部７１
にそのデータを表示する。
にそのデータを表示する。
【００３５】（３）、図５は第３の発明の一実施例を示
すブロック構成図である。
すブロック構成図である。
【００３６】図５を参照するに、ＣＰＵ１、ＭＥＭ２、
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続され、さらにＣＰＵ１、ＭＥＭ２、及びＰＣＵ
４は、それぞれＳＣＵ３とＳ−ＢＵＳ５と異なる診断バ
ス８（以下Ｄ−ＢＵＳと略記する）により各ユニットご
と個別に接続されている。
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続され、さらにＣＰＵ１、ＭＥＭ２、及びＰＣＵ
４は、それぞれＳＣＵ３とＳ−ＢＵＳ５と異なる診断バ
ス８（以下Ｄ−ＢＵＳと略記する）により各ユニットご
と個別に接続されている。
【００３７】ＳＣＵ３は、ＳＣＵ３内部のＬ−ＢＵＳ３
６にＭＰＵ３１とローカルメモリと表示器３４がそれぞ
れ接続され、Ｓ−ＢＵＳ５とＳＢＩ３５により接続され
ている。
６にＭＰＵ３１とローカルメモリと表示器３４がそれぞ
れ接続され、Ｓ−ＢＵＳ５とＳＢＩ３５により接続され
ている。
【００３８】ローカルメモリは、ＳＣＵ３を制御するＭ
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
ＰＵ３１のマイクロプログラムを格納するＲＯＭ３２
と、マイクロプログラムのワークエリアやシステムを構
成する各ユニットの情報を格納するテーブルに利用され
るＲＡＭ３３とから成る。
【００３９】ＲＡＭ３３上には、システムを構成するユ
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、図２に示される如く
表示テーブル３３１が確保されている。
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、図２に示される如く
表示テーブル３３１が確保されている。
【００４０】障害情報６は、図３に示されるように、エ
ラーの概要を表す概略エラーコード６０と、エラーを詳
細に表す詳細エラー情報６１、詳細エラー情報６
２、…、詳細エラー情報（ｎ）６ｎとで構成されてい
る。
ラーの概要を表す概略エラーコード６０と、エラーを詳
細に表す詳細エラー情報６１、詳細エラー情報６
２、…、詳細エラー情報（ｎ）６ｎとで構成されてい
る。
【００４１】また、表示テーブル３３１は、図２に示さ
れている如く、障害情報６をｍ個格納できる障害情報格
納エリア３３１１と、このエリアに格納された障害情報
の構成要素を一つずつ読み出すためのリードポインタ３
３１２と、次に送られてくる障害情報を格納するアドレ
スを示すライトポインタ３３１３とで構成されている。
れている如く、障害情報６をｍ個格納できる障害情報格
納エリア３３１１と、このエリアに格納された障害情報
の構成要素を一つずつ読み出すためのリードポインタ３
３１２と、次に送られてくる障害情報を格納するアドレ
スを示すライトポインタ３３１３とで構成されている。
【００４２】次に第３の発明の動作について説明する。
【００４３】ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してではなくＤ
−ＢＵＳ８を介してＳＣＵ３に通知する。
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してではなくＤ
−ＢＵＳ８を介してＳＣＵ３に通知する。
【００４４】Ｄ−ＢＵＳ８を介してＣＰＵ１あるいはＭ
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上に設けられた表示テーブル３３１の
障害情報格納エリア３３１１にライトポインタ３３１３
が示すアドレスから格納する。更に、ライトポインタ３
３１３を次に送られてくる障害情報を格納する先頭アド
レスに更新する。
ＥＭ２あるいはＰＣＵ４からの障害情報６を受け取った
ＳＣＵ３は、その受け取った障害情報６をローカルメモ
リ内のＲＡＭ３３上に設けられた表示テーブル３３１の
障害情報格納エリア３３１１にライトポインタ３３１３
が示すアドレスから格納する。更に、ライトポインタ３
３１３を次に送られてくる障害情報を格納する先頭アド
レスに更新する。
【００４５】一方、ＳＣＵ３は一定周期で、表示テーブ
ル３３１の障害情報格納エリア３３１１からリードポイ
ンタ３３１２が指す障害情報の構成要素を順次読みだ
し、表示器３４に読みだしたデータを表示する。更に、
リードポインタ３３１２を次に読みだすべきデータのア
ドレスに更新する。
ル３３１の障害情報格納エリア３３１１からリードポイ
ンタ３３１２が指す障害情報の構成要素を順次読みだ
し、表示器３４に読みだしたデータを表示する。更に、
リードポインタ３３１２を次に読みだすべきデータのア
ドレスに更新する。
【００４６】（４）、図６は第４の発明の一実施例を示
すブロック構成図である。
すブロック構成図である。
【００４７】図６を参照するに、ＣＰＵ１、ＭＥＭ２、
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。さらにＣＰＵ１、ＭＥＭ２、及び
ＰＣＵ４は、それぞれＳＣＵ３とＳ−ＢＵＳ５と異なる
Ｄ−ＢＵＳ８により各ユニットごと個別に接続されてい
る。
ＳＣＵ３、及びＰＣＵ４は、共通のＳ−ＢＵＳ５にそれ
ぞれ接続されている。さらにＣＰＵ１、ＭＥＭ２、及び
ＰＣＵ４は、それぞれＳＣＵ３とＳ−ＢＵＳ５と異なる
Ｄ−ＢＵＳ８により各ユニットごと個別に接続されてい
る。
【００４８】また、ＳＶＰ７は、ＳＣＵ３と個別のイン
タフェースで接続されている。
タフェースで接続されている。
【００４９】ＳＣＵ３は、ＳＣＵ３内部のＬ−ＢＵＳ３
６にＭＰＵ３１とローカルメモリが接続され、Ｓ−ＢＵ
Ｓ５とＳＢＩ３５により接続されている。また、ＳＣＵ
３は外部装置と接続するためのインタフェース回路３７
を有する。
６にＭＰＵ３１とローカルメモリが接続され、Ｓ−ＢＵ
Ｓ５とＳＢＩ３５により接続されている。また、ＳＣＵ
３は外部装置と接続するためのインタフェース回路３７
を有する。
【００５０】ローカルメモリはＳＣＵ３を制御するＭＰ
Ｕ３１のマイクロプログラムを格納するＲＯＭ３２と、
マイクロプログラムのワークエリアやシステムを構成す
る各ユニットの情報を格納するテーブルに利用されるＲ
ＡＭ３３とから成る。
Ｕ３１のマイクロプログラムを格納するＲＯＭ３２と、
マイクロプログラムのワークエリアやシステムを構成す
る各ユニットの情報を格納するテーブルに利用されるＲ
ＡＭ３３とから成る。
【００５１】ＲＡＭ３３上には、システムを構成するユ
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、図２に示される如き
表示テーブル３３１が確保されている。
ニットが異常を検出した時にそのユニットが通知する障
害情報６を格納するエリアとして、図２に示される如き
表示テーブル３３１が確保されている。
【００５２】障害情報６は、図３に示される如く、エラ
ーの概要を表す概略エラーコード６０と、エラーを詳細
に表す詳細エラー情報６１、詳細エラー情報６２、
…、詳細エラー情報（ｎ）６ｎとで構成されている。
ーの概要を表す概略エラーコード６０と、エラーを詳細
に表す詳細エラー情報６１、詳細エラー情報６２、
…、詳細エラー情報（ｎ）６ｎとで構成されている。
【００５３】また、表示テーブル３３１は、図２に示さ
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られて来る障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
れるように、障害情報６をｍ個格納できる障害情報格納
エリア３３１１と、このエリアに格納された障害情報の
構成要素を一つずつ読み出すためのリードポインタ３３
１２と、次に送られて来る障害情報を格納するアドレス
を示すライトポインタ３３１３とで構成されている。
【００５４】ＳＶＰ７は、個別のインタフェースを介し
てＳＣＵ３から送信されてくるデータを表示する表示部
７１を有する。
てＳＣＵ３から送信されてくるデータを表示する表示部
７１を有する。
【００５５】次に第４の発明の動作について説明する。
【００５６】ＣＰＵ１あるいはＭＥＭ２あるいはＰＣＵ
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してではなくＤ
−ＢＵＳ８を介してＳＣＵ３に通知する。
４は、異常を検出すると、表示テーブル３３１に合わせ
た形の障害情報６を、Ｓ−ＢＵＳ５を介してではなくＤ
−ＢＵＳ８を介してＳＣＵ３に通知する。
【００５７】Ｄ−ＢＵＳ８を介してＣＰＵ１あるいはＰ
ＣＵ４からの障害情報６を受け取ったＳＣＵ３は、その
受け取った障害情報６をローカルメモリ内のＲＡＭ３３
上の表示テーブル３３１の障害情報格納エリア３３１１
にライトポインタ３３１３が示すアドレスに従い格納す
る。更に、ライトポインタ３３１３を次に送られてくる
障害情報を格納する先頭アドレスに更新する。
ＣＵ４からの障害情報６を受け取ったＳＣＵ３は、その
受け取った障害情報６をローカルメモリ内のＲＡＭ３３
上の表示テーブル３３１の障害情報格納エリア３３１１
にライトポインタ３３１３が示すアドレスに従い格納す
る。更に、ライトポインタ３３１３を次に送られてくる
障害情報を格納する先頭アドレスに更新する。
【００５８】一方、ＳＣＵ３は、一定周期で、表示テー
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読みだ
し、インタフェース回路３７を介してＳＶＰ７に送信す
る。更に、リードポインタ３３１２を次に読みだすべき
データのアドレスに更新する。
ブル３３１の障害情報格納エリア３３１１からリードポ
インタ３３１２が指す障害情報の構成要素を順次読みだ
し、インタフェース回路３７を介してＳＶＰ７に送信す
る。更に、リードポインタ３３１２を次に読みだすべき
データのアドレスに更新する。
【００５９】データを受け取ったＳＶＰ７は表示部７１
にそのデータを表示する。
にそのデータを表示する。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
次の（１）〜（４）に示す効果が得られる。
次の（１）〜（４）に示す効果が得られる。
【００６１】（１）、第１の発明によれば、ＳＣＵ内の
小さく抑えた表示エリアで詳細な障害情報を外部に表示
することができる。
小さく抑えた表示エリアで詳細な障害情報を外部に表示
することができる。
【００６２】（２）、更に、第２の発明により、個別の
通信によりＳＣＵからＳＶＰに障害情報を送信し、ＳＶ
Ｐの表示装置で詳細な障害情報を外部に表示できるため
に、ＳＣＵに表示部を持たなくて済む。
通信によりＳＣＵからＳＶＰに障害情報を送信し、ＳＶ
Ｐの表示装置で詳細な障害情報を外部に表示できるため
に、ＳＣＵに表示部を持たなくて済む。
【００６３】（３）、更に、第３の発明により、Ｓ−Ｂ
ＵＳとは別にＳＣＵと個別に接続されたバスを介して障
害情報がＳＣＵに通知されるために、Ｓ−ＢＵＳが障害
を起こしたときにもＳＣＵ内の表示エリアに詳細な障害
情報を表示することができる。
ＵＳとは別にＳＣＵと個別に接続されたバスを介して障
害情報がＳＣＵに通知されるために、Ｓ−ＢＵＳが障害
を起こしたときにもＳＣＵ内の表示エリアに詳細な障害
情報を表示することができる。
【００６４】（４）、更に、第４の発明により、Ｓ−Ｂ
ＵＳが障害を起こしたときにもＳＣＵに表示部を持たせ
ることなく、ＳＶＰの表示装置に詳細な障害情報を表示
することができる。
ＵＳが障害を起こしたときにもＳＣＵに表示部を持たせ
ることなく、ＳＶＰの表示装置に詳細な障害情報を表示
することができる。
【図１】第１の発明の一実施例を示すブロック構成図で
ある。
ある。
【図２】ＲＡＭに設けられた表示テーブルの一例を示す
概略図である。
概略図である。
【図３】障害情報の詳細を示す概略図である。
【図４】第２の発明の一実施例を示すブロック構成図で
ある。
ある。
【図５】第３の発明の一実施例を示すブロック構成図で
ある。
ある。
【図６】第４の発明の一実施例を示すブロック構成図で
ある。
ある。
１…中央処理装置（ＣＰＵ） ２…主記憶装置（ＭＥＭ） ３…システム制御装置（ＳＣＵ） ３１…マイクロプロセッサ（ＭＰＵ） ３２…ＲＯＭ ３３…ＲＡＭ ３３１…表示テーブル ３３１１…障害情報格納エリア ３３１２…リードポインタ ３３１３…ライトポインタ ３４…表示器 ３５…システムバスインタフェース回路（ＳＢＩ） ３６…ローカルバス（Ｌ−ＢＵＳ） ３７…インタフェース回路 ３８…診断バスインタフェース回路（ＤＢＩ） ４…周辺制御装置（ＰＣＵ） ５…システムバス（Ｓ−ＢＵＳ） ６…障害情報 ６０…概略エラーコード ６１…詳細エラー情報 ６２…詳細エラー情報 ・・・・・・・・・・・ ６ｎ…詳細エラー情報（ｎ） ７…サービスプロセッサ（ＳＶＰ） ７１…表示部 ８…診断バス（Ｄ−ＢＵＳ）
Claims (3)
- 【請求項１】 中央処理装置と主記憶装置とシステム制
御装置及びいくつかの周辺制御装置がシステムバスを介
して接続されて成る情報処理システムにおいて、 予め定められた形式で規則的に分割した障害情報を、シ
ステムバスを介してシステム制御装置に通知する手段を
有する中央処理装置及び主記憶装置及び周辺制御装置
と、 前記システムバスを介して前記中央処理装置あるいは主
記憶装置あるいは周辺制御装置から通知される障害情報
を受け取る手段と、前記中央処理装置あるいは主記憶装
置あるいは前記周辺制御装置から受け取った前記障害情
報を予め定められた形式にて規則的に分割された形で格
納する手段と、一定周期ごとに規則的に格納された前記
障害情報の構成要素の一つを選択し読み出す手段と、読
み出した前記障害情報の構成要素を外部へ表示する手段
とを有するシステム制御装置と、 を具備することを特徴とした状態情報表示方式。 - 【請求項２】 中央処理装置と主記憶装置とシステム制
御装置及びいくつかの周辺制御装置がシステムバスを介
して接続されて成る情報処理システムにおいて、 予め定められた形式で規則的に分割した障害情報をシス
テムバスを介してシステム制御装置に通知する手段を有
する中央処理装置及び主記憶装置及び周辺制御装置と、 前記システムバスを介して前記中央処理装置あるいは主
記憶装置あるいは周辺制御装置から通知される障害情報
を受け取る手段と、前記中央処理装置あるいは前記周辺
制御装置から受け取った前記障害情報を予め定められた
形式にて規則的に分割された形で格納する手段と、一定
周期ごとに規則的に格納された前記障害情報の構成要素
の一つを選択し読み出す手段と、読み出した前記障害情
報の構成要素の一つを個別の通信によりサービスプロセ
ッサに送信する手段とを有するシステム制御装置と、 前記システム制御装置から個別の通信により送信される
前記障害情報の構成要素の一つを保持する手段と、保持
した前記障害情報の構成要素の一つを外部へ表示する手
段とを有するサービスプロセッサと、 を具備することを特徴とした状態情報表示方式。 - 【請求項３】 中央処理装置と主記憶装置とシステム制
御装置及びいくつかの周辺制御装置がシステムバスを介
して接続されて成る情報処理システムにおいて、 予め定められた形式で規則的に分割した障害情報をシス
テムバスとは別にシステム制御装置と個別に接続された
バスを介して通知する手段を有する中央処理装置及び主
記憶装置及び周辺制御装置と、 前記システムバスとは別のシステム制御装置と個別に接
続されたバスを介して前記中央処理装置あるいは主記憶
装置あるいは周辺制御装置から通知される障害情報を受
け取る手段と、前記中央処理装置あるいは主記憶装置あ
るいは前記周辺制御装置から受け取った前記障害情報を
予め定められた形式にて規則的に分割された形で格納す
る手段と、一定周期ごとに規則的に格納された前記障害
情報の構成要素の一つを選択し読み出す手段と、読み出
した前記障害情報の構成要素を外部へ表示する手段とを
有するシステム制御装置と、 を具備することを特徴とした状態情報表示方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114819A JPH05314028A (ja) | 1992-05-07 | 1992-05-07 | 状態情報表示方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4114819A JPH05314028A (ja) | 1992-05-07 | 1992-05-07 | 状態情報表示方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314028A true JPH05314028A (ja) | 1993-11-26 |
Family
ID=14647482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4114819A Pending JPH05314028A (ja) | 1992-05-07 | 1992-05-07 | 状態情報表示方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314028A (ja) |
-
1992
- 1992-05-07 JP JP4114819A patent/JPH05314028A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6120016B2 (ja) | ||
| JP2837413B2 (ja) | 複数端末ｃｐｕを有するｃｔ装置 | |
| JPS62143108A (ja) | デ−タ記録装置 | |
| JP2754583B2 (ja) | 擬似障害発生システム | |
| JPS62102316A (ja) | システム内発生メツセ−ジの選択的表示方式 | |
| JP3024175B2 (ja) | マルチウインドウ表示装置 | |
| JPS6232491A (ja) | Ｃｒｔ表示装置 | |
| JPH0380291A (ja) | 故障表示器回避型表示装置 | |
| JPS59140519A (ja) | ロボツトの制御装置 | |
| JPS632925Y2 (ja) | ||
| JPH0368041A (ja) | データ処理装置 | |
| JPH04284542A (ja) | 表示装置 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPH01162094A (ja) | ボタン電話装置 | |
| JPS61120297A (ja) | 警報システムにおけるチエツク方式 | |
| JP2000163679A (ja) | ディスプレイ付操作盤 | |
| JPS61208516A (ja) | 監視装置 | |
| JPS5955508A (ja) | ラダ−モニタ装置 | |
| JPS62166464A (ja) | 多重化処理装置の競合制御方式 | |
| JPH05257629A (ja) | メッセージ表示方式 | |
| JPH05107319A (ja) | 特定用途向け集積回路 | |
| JPS63146122A (ja) | メツセ−ジ表示方式 | |
| JPH05120191A (ja) | 情報処理システム | |
| JP2003501719A (ja) | 割込みジェネレータを含むデータ処理装置 | |
| JPS6363942B2 (ja) |