JPH05314852A - スイッチ入力装置 - Google Patents
スイッチ入力装置Info
- Publication number
- JPH05314852A JPH05314852A JP4023091A JP2309192A JPH05314852A JP H05314852 A JPH05314852 A JP H05314852A JP 4023091 A JP4023091 A JP 4023091A JP 2309192 A JP2309192 A JP 2309192A JP H05314852 A JPH05314852 A JP H05314852A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- pulse
- switches
- calling
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Keying Circuit Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】制御用の複数のスイッチのオン／オフ状態を判
定するスイッチ入力装置における必要結線数を削減す
る。 【構成】コントロール部と複数のスイッチユニット１−
１〜１−ｎは、４本のラインを有するケーブル３で接続
されている。コントロール部２は、呼出しパルスを各ス
イッチユニットに送出し、各スイッチユニットはこの呼
出しパルスをカウントして自己宛の場合で、かつスイッ
チ（４−１〜４−ｎ）がオン状態にあるときのみ応答パ
ルスを送出する。コントロール部２は、呼出しパルス送
出とともに自らもこれをカウントし、応答パルス入力時
にカウント値にもとづいて応答パルスを送出スイッチユ
ニットとそのスイッチのオン状態を判定しリセット信号
を送出する。コントロール部２と各スイッチユニットの
カウントリセットは、リセット信号によって行なわれ、
両カウントの同期性が保持され、かくして４本のライン
のみによるスイッチのオン判定を可能とする。
定するスイッチ入力装置における必要結線数を削減す
る。 【構成】コントロール部と複数のスイッチユニット１−
１〜１−ｎは、４本のラインを有するケーブル３で接続
されている。コントロール部２は、呼出しパルスを各ス
イッチユニットに送出し、各スイッチユニットはこの呼
出しパルスをカウントして自己宛の場合で、かつスイッ
チ（４−１〜４−ｎ）がオン状態にあるときのみ応答パ
ルスを送出する。コントロール部２は、呼出しパルス送
出とともに自らもこれをカウントし、応答パルス入力時
にカウント値にもとづいて応答パルスを送出スイッチユ
ニットとそのスイッチのオン状態を判定しリセット信号
を送出する。コントロール部２と各スイッチユニットの
カウントリセットは、リセット信号によって行なわれ、
両カウントの同期性が保持され、かくして４本のライン
のみによるスイッチのオン判定を可能とする。
Description
【０００１】
【産業上の利用分野】本発明はスイッチ入力装置に関
し、特に複数のスイッチのオン／オフにもとづいて所定
の制御を行なう場合に、複数のスイッチのオン／オフ動
作を入力し判定するスイッチ入力装置に関する。
し、特に複数のスイッチのオン／オフにもとづいて所定
の制御を行なう場合に、複数のスイッチのオン／オフ動
作を入力し判定するスイッチ入力装置に関する。
【０００２】
【従来の技術】従来、この種のスイッチ入力装置は、複
数のスイッチと、複数のスイッチのオン／オフ動作を電
気信号に変換出力するスイッチインタフェース部と、ス
イッチインタフェースの出力を各スイッチごとに登録し
て各スイッチのオン／オフ状態を判定するコントローラ
部とを備えて成り、各スイッチとスイッチインタフェー
ス部間は、スイッチ数に対応した所要の結線が行なわれ
ていた。
数のスイッチと、複数のスイッチのオン／オフ動作を電
気信号に変換出力するスイッチインタフェース部と、ス
イッチインタフェースの出力を各スイッチごとに登録し
て各スイッチのオン／オフ状態を判定するコントローラ
部とを備えて成り、各スイッチとスイッチインタフェー
ス部間は、スイッチ数に対応した所要の結線が行なわれ
ていた。
【０００３】図４は、従来のスイッチ入力装置の構成図
である。
である。
【０００４】図４に示す従来のスイッチ入力装置は、複
数ｎ個のスイッチ４−１，４−２，…，４−ｎと、これ
らスイッチのオン／オフ動作を受けて１，０に変換した
電気的出力を発生するスイッチインタフェース部５と、
スイッチ４−１〜４−ｎのオン／オフ動作をスイッチイ
ンタフェース部５に伝えるための結線７と、スイッチイ
ンタフェース部５の出力の登録を制御するコントローラ
部６とを備えて成る。
数ｎ個のスイッチ４−１，４−２，…，４−ｎと、これ
らスイッチのオン／オフ動作を受けて１，０に変換した
電気的出力を発生するスイッチインタフェース部５と、
スイッチ４−１〜４−ｎのオン／オフ動作をスイッチイ
ンタフェース部５に伝えるための結線７と、スイッチイ
ンタフェース部５の出力の登録を制御するコントローラ
部６とを備えて成る。
【０００５】また、コントローラ部６は、マイクロプロ
セッサ６１と、スイッチインタフェース部５の出力を複
数のスイッチに対応させて登録する複数のレジスタ６３
−１〜６３−ｎと、マイクロプロセッサ６１の出力する
セレクト信号をデコードして出力するデコーダ６２とを
備え、マイクロプロセッサ６１の制御のもとに各スイッ
チのオン／オフ動作の登録と、この登録に必要な制御を
行なっている。
セッサ６１と、スイッチインタフェース部５の出力を複
数のスイッチに対応させて登録する複数のレジスタ６３
−１〜６３−ｎと、マイクロプロセッサ６１の出力する
セレクト信号をデコードして出力するデコーダ６２とを
備え、マイクロプロセッサ６１の制御のもとに各スイッ
チのオン／オフ動作の登録と、この登録に必要な制御を
行なっている。
【０００６】
【発明が解決しようとする課題】上述した従来のスイッ
チ入力装置では、スイッチの数に比例した結線が必要と
なり、このためスイッチが多数の場合には、各スイッチ
とスイッチインタフェース部の結線が著しく複雑化し、
結線ミスが起り易く、また結線工事費が高価になるとい
う欠点がある。
チ入力装置では、スイッチの数に比例した結線が必要と
なり、このためスイッチが多数の場合には、各スイッチ
とスイッチインタフェース部の結線が著しく複雑化し、
結線ミスが起り易く、また結線工事費が高価になるとい
う欠点がある。
【０００７】本発明の目的は上述した欠点を除去し、ス
イッチのオン／オフ情報を送出する結線を著しく圧縮し
たスイッチ入力装置を提供することにある。
イッチのオン／オフ情報を送出する結線を著しく圧縮し
たスイッチ入力装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明のスイッチ入力装
置は、制御のためのオン／オフ動作を行なう複数のスイ
ッチそれぞれに割り当てた設定アドレスを有し、外部か
ら前記設定アドレスを指定する呼出しパルスを受けたと
きこれをカウントして前記設定アドレスとの一致を得
て、かつスイッチがオン状態であるとき応答パルスを送
出する複数のスイッチユニットと、前記複数のスイッチ
ユニットに前記呼出しパルスを送出するとともにこれを
カウントし、前記応答パルス入力によってカウントデー
タを取り込んで、前記応答パルス送出のスイッチユニッ
トのスイッチがオン状態であることを判定し、かつその
スイッチユニットにおけるカウントと自己のカウントの
同期を確保するリセット信号を送出するコントロール部
と、前記複数のスイッチユニットと前記コントロール部
とを接続し、前記呼出しパルス，応答パルス，リセット
信号送信のほか共通グランド設定を含む４つのラインに
よるケーブルとを備えて構成される。
置は、制御のためのオン／オフ動作を行なう複数のスイ
ッチそれぞれに割り当てた設定アドレスを有し、外部か
ら前記設定アドレスを指定する呼出しパルスを受けたと
きこれをカウントして前記設定アドレスとの一致を得
て、かつスイッチがオン状態であるとき応答パルスを送
出する複数のスイッチユニットと、前記複数のスイッチ
ユニットに前記呼出しパルスを送出するとともにこれを
カウントし、前記応答パルス入力によってカウントデー
タを取り込んで、前記応答パルス送出のスイッチユニッ
トのスイッチがオン状態であることを判定し、かつその
スイッチユニットにおけるカウントと自己のカウントの
同期を確保するリセット信号を送出するコントロール部
と、前記複数のスイッチユニットと前記コントロール部
とを接続し、前記呼出しパルス，応答パルス，リセット
信号送信のほか共通グランド設定を含む４つのラインに
よるケーブルとを備えて構成される。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の一実施例の全体構成を示す
ブロック図である。図１に示す実施例は、呼出しパルス
を送出し、この呼出しパルスをカウントし、応答パルス
があったとき、この応答パルスを送出したスイッチがオ
ン状態にあることを判定するコントロール部２と、コン
トロール部２から送出する呼出しパルスをカウントし、
自スイッチに付与された設定アドレスと一致すれば応答
パルスを送出する複数のスイッチユニット１−１〜１−
ｎと、スイッチュニット１−１〜１−ｎごとに配置され
ているｎ個のスイッチ４−１〜４−ｎと、４本の結線を
有し、各スイッチユニット１−１〜１−ｎとコントロー
ル部２とを接続するケーブル３とを備えて成る。
ブロック図である。図１に示す実施例は、呼出しパルス
を送出し、この呼出しパルスをカウントし、応答パルス
があったとき、この応答パルスを送出したスイッチがオ
ン状態にあることを判定するコントロール部２と、コン
トロール部２から送出する呼出しパルスをカウントし、
自スイッチに付与された設定アドレスと一致すれば応答
パルスを送出する複数のスイッチユニット１−１〜１−
ｎと、スイッチュニット１−１〜１−ｎごとに配置され
ているｎ個のスイッチ４−１〜４−ｎと、４本の結線を
有し、各スイッチユニット１−１〜１−ｎとコントロー
ル部２とを接続するケーブル３とを備えて成る。
【００１１】次に、本実施例の動作について説明する。
【００１２】図２は図１のコントロール部２の構成を示
すブロック図である。
すブロック図である。
【００１３】図２に示すコントロール部２の構成は、各
スイッチユニットに対して送出する呼出しパルスを発生
するパルス発生部２１と、マイクロプロセッサ２２と、
レジスタ２３と、呼出しパルスをカウントするカウンタ
２４と、各スイッチユニットが呼出しパルスに応答して
送出した応答パルスを受けたときカウンタ２４のカウン
ト値をレジスタ２３にラッチし、かつマイクロプロセッ
サ２２に割込みをかけるラッチ／割込発生部２５と、各
スイッチユニット側でのカウントをリセットするリセッ
ト発生部２６とを備えて成る。
スイッチユニットに対して送出する呼出しパルスを発生
するパルス発生部２１と、マイクロプロセッサ２２と、
レジスタ２３と、呼出しパルスをカウントするカウンタ
２４と、各スイッチユニットが呼出しパルスに応答して
送出した応答パルスを受けたときカウンタ２４のカウン
ト値をレジスタ２３にラッチし、かつマイクロプロセッ
サ２２に割込みをかけるラッチ／割込発生部２５と、各
スイッチユニット側でのカウントをリセットするリセッ
ト発生部２６とを備えて成る。
【００１４】コントロール部２は、パルス発生部２１か
ら呼出しパルスを送出し、この呼出しパルスは、ケーブ
ル３を介してスイッチユニット１−１〜１−ｎに出力さ
れるとともに、カウンタ２４の入力パルスとなる。スイ
ッチユニット１−１〜１−ｎのいずれかから応答パルス
が入力されるとラッチ／割込発生部２５により、カウン
タ２４のカウンタ値がレジスタ２３にてラッチされ、マ
イクロプロセッサ２２に割込みがかけられ、マイクロプ
ロセッサ２２がデータを取り込み、スイッチ状態がオン
のスイッチを判定する。このあと、リセット発生部２６
から出力するリセット信号により、スイッチユニットの
カウンタがリセットされる。
ら呼出しパルスを送出し、この呼出しパルスは、ケーブ
ル３を介してスイッチユニット１−１〜１−ｎに出力さ
れるとともに、カウンタ２４の入力パルスとなる。スイ
ッチユニット１−１〜１−ｎのいずれかから応答パルス
が入力されるとラッチ／割込発生部２５により、カウン
タ２４のカウンタ値がレジスタ２３にてラッチされ、マ
イクロプロセッサ２２に割込みがかけられ、マイクロプ
ロセッサ２２がデータを取り込み、スイッチ状態がオン
のスイッチを判定する。このあと、リセット発生部２６
から出力するリセット信号により、スイッチユニットの
カウンタがリセットされる。
【００１５】４本の結線から成るケーブル３は、上述し
た呼出しパルス，応答パルス，リセット信号の３つのほ
か、共通グランドとしての１本を含む。
た呼出しパルス，応答パルス，リセット信号の３つのほ
か、共通グランドとしての１本を含む。
【００１６】図３は、図１のスイッチユニットの構成を
示すブロック図である。
示すブロック図である。
【００１７】図３は、スイッチユニット１−１を例と
し、コントロール部２から受ける呼出しパルスによって
カウントされ、リセット信号を受けてリセットされるカ
ウンタ３１と、カウンタ３１のカウント値が、自スイッ
チユニットに割り当てられた設定アドレスと一致するか
否かを判定するコンパレータ３２と、設定アドレスを格
納する設定アドレス部３３と、コンパレーラ３２の比較
結果が一致を見るときパルスを発生するパルス発生部３
４と、スイッチ４−１と、スイッチ４−１のオと、パル
ス発生部３４の出力によって応答パルスを送出する判定
部３５とを備えて成る。
し、コントロール部２から受ける呼出しパルスによって
カウントされ、リセット信号を受けてリセットされるカ
ウンタ３１と、カウンタ３１のカウント値が、自スイッ
チユニットに割り当てられた設定アドレスと一致するか
否かを判定するコンパレータ３２と、設定アドレスを格
納する設定アドレス部３３と、コンパレーラ３２の比較
結果が一致を見るときパルスを発生するパルス発生部３
４と、スイッチ４−１と、スイッチ４−１のオと、パル
ス発生部３４の出力によって応答パルスを送出する判定
部３５とを備えて成る。
【００１８】カウンタ３１は、コントロール部２から送
出された呼出しパルスでカウント開始され、リセット信
号でリセットされる。このようにして、カウンタ３１
は、コントロール部２のカウンタ２４とリセット信号に
より同期合せを行ない、スイッチ状態の正しい判定を可
能としている。カウンタ３１のカウント値と設定アドレ
ス部３３に格納してある設定アドレスと一致すると、コ
ンパレータ３２から一致信号が出力される。
出された呼出しパルスでカウント開始され、リセット信
号でリセットされる。このようにして、カウンタ３１
は、コントロール部２のカウンタ２４とリセット信号に
より同期合せを行ない、スイッチ状態の正しい判定を可
能としている。カウンタ３１のカウント値と設定アドレ
ス部３３に格納してある設定アドレスと一致すると、コ
ンパレータ３２から一致信号が出力される。
【００１９】パルス発生部３４は、この一致信号入力に
よってパルスを発生し、一方スイッチ４−１のオン状態
設定により、判定部３５から応答パルスがコントロール
部２に送出される。
よってパルスを発生し、一方スイッチ４−１のオン状態
設定により、判定部３５から応答パルスがコントロール
部２に送出される。
【００２０】このようにして、共通グランドラインを含
む４本のラインで複数のスイッチのオン／オフ状態を入
力することが可能となる。
む４本のラインで複数のスイッチのオン／オフ状態を入
力することが可能となる。
【００２１】
【発明の効果】以上説明したように本発明は、複数のス
イッチ状態を４本のケーブルで入力することが可能とす
ることによって、結線が著しく容易となり、結線工事費
が大巾に削減できるという効果がある。
イッチ状態を４本のケーブルで入力することが可能とす
ることによって、結線が著しく容易となり、結線工事費
が大巾に削減できるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】図１のコントロール部２の構成を示すブロック
図である。
図である。
【図３】図１のスイッチユニット１−１〜１−ｎの構成
を示すブロック図である。
を示すブロック図である。
１−１〜１−ｎ スイッチユニット ２ コントロール部 ３ ケーブル ４−１〜４−ｎ スイッチ ５ スイッチインタフェース部 ６ コントローラ部 ７ 結線 ２１ パルス発生部 ２２ マイクロプロセッサ ２３ レジスタ ２４ カウンタ ２５ ラッチ／割込発生部 ２６ リセット発生部 ３１ カウンタ ３２ コンパレータ ３３ 設定アドレス ３４ パルス発生部 ３５ 判定部 ６１ マイクロプロセッサ ６２ デコーダ ６３−１〜６３−ｎ レジスタ
Claims (1)
- 【請求項１】 制御のためのオン／オフ動作を行なう複
数のスイッチそれぞれに割り当てた設定アドレスを有
し、外部から前記設定アドレスを指定する呼出しパルス
を受けたときこれをカウントして前記設定アドレスとの
一致を得て、かつスイッチがオン状態であるとき応答パ
ルスを送出する複数のスイッチユニットと、前記複数の
スイッチユニットに前記呼出しパルスを送出するととも
にこれをカウントし、前記応答パルス入力によってカウ
ントデータを取り込んで、前記応答パルス送出のスイッ
チユニットのスイッチがオン状態であることを判定し、
かつそのスイッチユニットにおけるカウントと自己のカ
ウントの同期を確保するリセット信号を送出するコント
ロール部と、前記複数のスイッチユニットと前記コント
ロール部とを接続し、前記呼出しパルス，応答パルス，
リセット信号送信のほか共通グランド設定を含む４つの
ラインによるケーブルとを備えて成ることを特徴とする
スイッチ入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023091A JPH05314852A (ja) | 1992-02-10 | 1992-02-10 | スイッチ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023091A JPH05314852A (ja) | 1992-02-10 | 1992-02-10 | スイッチ入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05314852A true JPH05314852A (ja) | 1993-11-26 |
Family
ID=12100763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023091A Withdrawn JPH05314852A (ja) | 1992-02-10 | 1992-02-10 | スイッチ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05314852A (ja) |
-
1992
- 1992-02-10 JP JP4023091A patent/JPH05314852A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4609908A (en) | Repeat control apparatus for a polling type serial interface keyboard apparatus | |
| JPH05314852A (ja) | スイッチ入力装置 | |
| JPS62112451A (ja) | 選択信号方式の設定方式 | |
| US3644891A (en) | Field point addressing system and method | |
| JPH0632496B2 (ja) | ボタン電話機のモ−ド切換方式 | |
| US4243841A (en) | Digitally activated coin control circuit | |
| JP3200829B2 (ja) | 制御装置 | |
| JPS60106478A (ja) | パチンコ台の管理システム | |
| JPH01236342A (ja) | Ｄｍａコントローラ | |
| JPH0713917A (ja) | 構成変更システム | |
| JPS60150771A (ja) | パチンコ台の管理システム | |
| JP2948599B2 (ja) | クロスポイント装置 | |
| JPS60201444A (ja) | マイクロコンピュータ | |
| JPH0553829A (ja) | マイクロコンピユータ | |
| JP2919067B2 (ja) | 着信試験方式 | |
| JPS61150429A (ja) | デ−タ収集処理装置 | |
| JPH025432B2 (ja) | ||
| JPH077373B2 (ja) | インターフェースシステム | |
| JPS63228006A (ja) | 光学式座標検出装置 | |
| JPH02159824A (ja) | ディジタル／アナログ変換器の検査装置 | |
| JPH03252750A (ja) | 割り込み制御回路 | |
| JPH09130873A (ja) | 送受信回路 | |
| JPS6199438A (ja) | Ｇｐｉｂ伝送回路方式 | |
| JPS6093848A (ja) | 多重伝送方式 | |
| JPS63227152A (ja) | 信号選択回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |