JPH077373B2 - インターフェースシステム - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は共通バスに複数のインターフェース装置を接続
するインターフェースシステムに関する。

〔従来の技術〕

第３図は従来一般に広く用いられている複数のインター
フェース装置（ユニット）を接続するシステムの構成を
示す。

第３図において、１はプロセッサユニットであり、基本
部I/Oユニット３およびインターフェース（I/O）ユニッ
ト５−１〜５−２を択一的に選択して、選択されたイン
ターフェースユニットを介して外部機器との間で情報の
通信を行う。

インターフェースの選択を行うために、基本部インター
フェースユニット、第１〜第ｎのインターフェースユニ
ット５−１〜５−ｎとプロセッサユニット１との間にラ
ックセレクト線４−１〜４−ｎが設けられている。プロ
セッサユニット内に設けられた入出力プロセッサ２はイ
ンターフェースユニットを指定する信号をラックセレク
ト線４−１〜４−ｎにアドレス発生器２−１により供給
することにより、選択されたインターフェースユニット
が動作可能状態となる。選択されたインターフェースユ
ニットから転送される情報は不図示のバスを介して入出
力プロセッサ２に対して送られる。

ここで第１〜第ｎのインターフェースユニットは増設さ
れたインターフェースユニットである。

例えば７個のインターフェースユニットを増設する場合
には８本のラックセレクト線が必要であり、増設インタ
ーフェースユニットが増加するにしたがってラックセレ
クト線も増やさなければならないという欠点があった。
この欠点を解決するために、次に提案されたインターフ
ェースユニットの接続方式（第２の従来例）を第４図に
示す。

第４図において第３図に示す第１の従来例同様の箇所に
は同一の符号を付している。

第２の従来例はラックセレクト線４を共通バスで接続す
る例であり、インターフェースユニットに予め識別番号
を割り当てておき、例えば図に示すように３本のラック
セレクト線に３ビットで識別番号を示すラックセレクト
信号を供給することによって、識別番号が示す増設イン
ターフェースユニットを入出力プロセッサ２が選択す
る。

一方、増設インターフェースユニット５側には第５図に
示すように、上記識別番号を設定するための設定スイッ
チ5Aと、ラックセレクト信号の識別を行うコンパレータ
5Bが設けられている。設定スイッチ5Aにより設定される
識別番号とラックセレクト線から指示される識別番号と
をコンパレータ5Bが比較し、識別番号が一致したとき
に、このインターフェースユニットか選択されたことを
コンパレータ5Bが判断し、一致信号を動作可能状態を指
示するセレクト信号としてインターフェースユニットの
制御回路5Cに出力している。

このような第２の従来例においては増設インターフェー
スユニットを増加してもラックセレクト線４の本線は増
やさなくてもよいというメリットが生じたが、それぞれ
の増設インターフェースユニットに設定スイッチ5Aを設
けなければならず、操作者が設定スイッチ5Aを操作して
インターフェースユニットの識別番号を設定しなければ
ならないという欠点が生じてきた。

この欠点を解決するために、改良されたインターフェー
スユニットの構成を第６図に示す。

第６図において、増設インターフェースユニット５を次
段の増設インターフェースユニット（不図示）の間に入
力信号を“1"ずつ減算して出力する減算器5AAが設けら
れている。また、増設インターフェースユニット５内に
はラックセレクト線４の信号が“0"すなわちすべてレベ
ル“L"であることを検出する“0"検出器5BBが設けられ
ている。

入出力プロセッサ２が選択したい識別番号をラックセレ
クト線に３ビット信号で供給すると、この信号は各ユニ
ットの減算器5AAにより順次減産されて、目的のユニッ
トにおいて“0"となる。従って、この“0"の信号を検出
するインターフェースユニットが入出力プロセッサが選
択するインターフェースユニットとなる。

この接続方式によって操作者による識別番号の設定とい
う欠点を解消できるようになってきた。

〔発明が解決しようとする課題〕

このような第２の従来例におけるインターフェースシス
テムにおいて、増設可能なインターフェースユニットの
台数はラック信号線の本数により定まるが、大多数のイ
ンターフェースユニットを増設可能とするために、ラッ
ク信号線の数を増しておくと、規定数以上の増設ユニッ
トが接続された場合にはその確認が難しいという解決す
べき問題点があった、この点に簡単に説明しておく。

ラック信号線を例えば10本とした場合増設可能なインタ
ーフェースユニットの数は、2¹⁰個というように非常に
多数となる。したがって、インターフェースユニットを
増設したいときは既存のインターフェースユニットを操
作者が目視で計数するという煩しい作業が第６図に示す
インターフェースユニットを用いた場合には必要とな
る。

そこで、本発明の目的は、上述の問題点を解決し、規定
数以上のインターフェース装置が接続されていることを
自動的に検出できるインターフェースシステムを提供す
ることにある。

〔課題を解決するための手段〕

このような目的を達成するために、本発明は、複数のイ
ンターフェース装置を択一的に選択指定するためのアド
レスを本体装置のアドレス発生器から信号線を介して直
列接続の前記インターフェース装置に送出するインター
フェースシステムであって、前記インターフェース装置
の各々は、入力する前記アドレスを減算して次段のイン
ターフェース装置に出力する減算器と、該減算器で減算
前の入力アドレスが所定のアドレスであること検出する
とその検出信号を前記本体装置に送出するアドレス検出
器とを有しており、前記本体装置は、前記アドレス発生
器から特定のアドレスを出力したときに前記複数のイン
ターフェース装置のいずれかから前記検出信号を受信し
たときには、予め定められた個数以上の前記インターフ
ェース装置が接続されていると判別する判別器を具えた
ことを特徴とする。

〔作 用〕

本発明は、インターフェース装置を指定しない空アドレ
スを特定のアドレスとして設けており、本体装置から空
アドレスを送出したときに、この空アドレスはインター
フェース装置の減算器により順次減算される。インター
フェース装置のいずれかの検出器が検出信号を本体装置
の判別器に対して応答送信したときは、予め定められた
接続可数な個数を超えて、インターフェース装置が接続
されているので、判別器は上記検出信号を受信すること
によりインターフェースの超過接続を自動的に検出する
ことができる。

〔実施例〕

以下、図面を参照して本発明の実施例を詳細に説明す
る。

第１図は本発明実施例の基本構成を示す。

本実施例は第６図に示す第２の従来例のシステム構成に
ラックオーバー通知の旨を知らせる信号を伝送する信号
線13を入出力プロセッサ２の判別器２−２の一端と接続
し、各増設ユニット20−１〜20−７から、ラックセレク
ト信号が“0"であることを検出した旨の信号を、レベル
“H"の信号形態でラックオーバー通知線13に出力するよ
うにしている。

また、各増設ユニットを選択するための識別番号として
基本部I/Oを“0"、第１の増設インターフェースユニッ
ト20−１を“1"…第７の増設インターフェースユニット
20−７を“7"と割り当て、３ビットのラックセレクト信
号によりインターフェースユニットを選択するものとす
る。

なお、基本部インターフェースユニットはラックオーバ
通知線には接続しない。

したがって、“0"がインターフェースの接続確認のとき
の空アドレスとなる。

また、入出力プロセッサにはラックオーバー通信線にレ
ベル“H"の信号が発生したことを検出すると予め定めら
れた個数以上の増設インターフェースユニットが接続す
ると判別する判別器２−２が設けられている。なおこの
判別器にはコンパレータなどを用いた公知の信号レベル
判定器を用いればよい。

第２図は本発明実施例の増設インターフェースユニット
の回路構成を示す。

第２図において、増設インターフェースユニット20内に
は、第６図に示す従来例と同様の減算器5AAと“0"検出
回路5BBが設けられており、“0"検出回路5BBにおいて、
ラックセレクト信号が“0"であることが検出されると、
その旨を示す“0"検出信号か制御回路5Cに出力されると
共に、ラックオーバ通知線13にも出力される。

第１図に戻り、次に本実施例の動作説明を行う。

電源オンのイニシャル時に入出力プロセッサ２から、ラ
ックセレクト信号“0"を出力すると、すなわち、基本部
インターフェースユニット３を指定すると、基本部イン
ターフェースユニットの減算器から始まって各増設イン
ターフェースユニットの減算器5AAによりラックセレク
ト信号の値は０→７→６…→１と順次減算されていく。
ここで、増設インターフェースユニット20の接続個数が
規定範囲内であれば、増設インターフェースユニット20
−１〜20−７はラックセレクト信号“0"を検出しないの
で、ラックオーバ通知線13においては“0"検出信号が発
生されない。

次に、例えば、第８の増設ユニット20−８が規定数を超
えて接続された場合には、入出力プロセッサ２が同様に
“0"のラックセレクト信号を出力すると、ラックセレク
ト信号は増設ユニット20−８に入力する時点で、“0"と
なるので増設インターフェースユニット20−８のＯ検出
回路5BBでラックセレクト信号“0"を検出し、ラックオ
ーバー通知線13に“0"検出信号が出力される。入出力プ
ロセッサ２はこの“0"検出信号を入力することにより増
設インターフェースユニットが台数オーバーであること
が判断できる。

一方、正規の数の増設インターフェースユニットの接続
状態において通常のシステム作動時に、入出力プロセッ
サ２が例えばラックセレクト信号として、例えば“1"を
出力すると、第１の増設インターフェースユニット20−
１の“0"検出信号をラックオーバ通知線13に出力する。
したがって、本発明においては入出力プロセッサ２はこ
の“0"検出信号を受信することで増設インターフェース
ユニットの選択が確実に行なわれることを知ることがで
き、換言すれば、“0"検出信号が発生しないことにより
増設インターフェースユニットの故障を知ることができ
るというメリットも得られる。

次に本実施例の応用形態については次のことが考えられ
る。

１） 本実施例においては基本部インターフェースユニ
ット３とラックオーバー通知線を接続しないようにして
いるが、基本部インターフェースユニットの選択確認を
行いたい場合には、ラックオーバー通知線に接続する。
ただし、インターフェースユニットに対する識別番号を
基本部インターフェースユニット３から順次“1",“2"
…と割り当て、ラックオーバーを検出するために識別番
号“0"を空きアドレスとしておくとよい。

〔発明の効果〕

以上、説明したように本発明によれば、インターフェー
ス装置を指定しない空アドレスを特定アドレスとして設
けており、本体装置から空アドレスを送出したときに、
この空アドレスはインターフェース装置の減算器により
順次減算される。インターフェース装置のいずれかの検
出器が検出信号を本体装置の判別器に対して応答送信し
たときは、予め定められた接続可数な個数を超えて、イ
ンターフェース装置が接続されているので、判別器は上
記検出信号を受信することによりインターフェースの超
過接続を自動的に検出することができるという効果が得
られる。

さらには本発明は、インターフェース装置の超過接続を
確認するという新しい機能を実現するために、従来の減
算方式のインターフェース装置システムを大幅に変更す
る必要がないという効果も得られる。

【図面の簡単な説明】

第１図は本発明実施例の基本構成を示すブロック図、 第２図は本発明実施例のインターフェースユニットの構
成を示す回路図、 第３図は第１の従来例のシステム構成を示すブロック
図、 第４図は第２の従来例のシステム構成を示すブロック
図、 第５図は第４図に示す増設インターフェースユニットの
構成を示す回路図、 第６図は第４図に示す増設インターフェースユニットの
他の構成を示す回路図である。 １……プロセッサユニット、 ２……入出力プロセッサ、 ３……基本部I/Oユニット、 ４……ラックセレクト線、 5,20……増設インターフェース（I/O）ユニット、 5A……設定スイッチ、 5B……コンパレータ、 5C……制御回路、 5AA……減算器、 5BB……Ｏ検出回路、 13……ラックオーバー通知線。

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数のインターフェース装置を択一的に選
   択指定するためのアドレスを本体装置のアドレス発生器
   から信号線を介して直列接続の前記インターフェース装
   置に送出するインターフェースシステムであって、 前記インターフェース装置の各々は、入力する前記アド
   レスを減算して次段のインターフェース装置に出力する
   減算器と、 該減算器で減算前の入力アドレスが所定のアドレスであ
   ること検出するとその検出信号を前記本体装置に送出す
   るアドレス検出器とを有しており、 前記本体装置は、前記アドレス発生器から特定のアドレ
   スを出力したときに前記複数のインターフェース装置の
   いずれかから前記検出信号を受信したときには、予め定
   められた個数以上の前記インターフェース装置が接続さ
   れていると判別する判別器を具えたことを特徴とするイ
   ンターフェースシステム。