JPH05315411A - テストヘッド - Google Patents
テストヘッドInfo
- Publication number
- JPH05315411A JPH05315411A JP11862692A JP11862692A JPH05315411A JP H05315411 A JPH05315411 A JP H05315411A JP 11862692 A JP11862692 A JP 11862692A JP 11862692 A JP11862692 A JP 11862692A JP H05315411 A JPH05315411 A JP H05315411A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test head
- wiring
- check
- head
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 52
- 238000005259 measurement Methods 0.000 claims abstract description 15
- 239000008188 pellet Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000012544 monitoring process Methods 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000523 sample Substances 0.000 description 8
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】半導体ウェーハの電気的特性試験において、測
定系起因によるテストフェイル時の測定系配線チェック
を容易にすること。 【構成】テストヘッドの外部端子３面以外の面に、ピン
毎のチェック端子１を設け、ピンカード１１と外部端子
３との間で分岐させ、銅線１０を用いてこのチェック端
子１と接続する。
定系起因によるテストフェイル時の測定系配線チェック
を容易にすること。 【構成】テストヘッドの外部端子３面以外の面に、ピン
毎のチェック端子１を設け、ピンカード１１と外部端子
３との間で分岐させ、銅線１０を用いてこのチェック端
子１と接続する。
Description
【０００１】
【産業上の利用分野】本発明は半導体ウェーハ上に形成
されたペレットを電気的に測定するテストヘッドに関
し、特に測定トラブル時にテストヘッドのピン終端の信
号を確認するチェック端子機能に関する。
されたペレットを電気的に測定するテストヘッドに関
し、特に測定トラブル時にテストヘッドのピン終端の信
号を確認するチェック端子機能に関する。
【０００２】
【従来の技術】従来のテストヘッド２は、図３（Ａ），
（Ｂ）に示すように、テスタから出力される試料用電源
をケーブル４で供給し、ペレットの入出力に対応するピ
ン毎の情報を受けて測定配線の切替え等を行う箱状のユ
ニットであり、その一面がテストヘッドとペレットとを
接続するための外部端子３を円状に有している。
（Ｂ）に示すように、テスタから出力される試料用電源
をケーブル４で供給し、ペレットの入出力に対応するピ
ン毎の情報を受けて測定配線の切替え等を行う箱状のユ
ニットであり、その一面がテストヘッドとペレットとを
接続するための外部端子３を円状に有している。
【０００３】ウェーハ８上に形成されたペレットの電気
的測定を行なう時には、図４に示すように、この外部端
子３にデバイス品種固有の負荷回路を配線するためのテ
ストボード５を取付け、リングプレート６を経由し、プ
ローブカード７まで接続される。テストヘッド２は、矢
印方向に開閉される。
的測定を行なう時には、図４に示すように、この外部端
子３にデバイス品種固有の負荷回路を配線するためのテ
ストボード５を取付け、リングプレート６を経由し、プ
ローブカード７まで接続される。テストヘッド２は、矢
印方向に開閉される。
【０００４】また、図５は図４のように、治工具類を実
際に接続し、テスト状態にしたときの様子を示す側面図
である。図５において、本テストヘッド２では、外部端
子３とプローバ上面９との間隔が１００ｍｍと小さく、
容易にオシロスコープ等のプローブを接続出来ない事が
わかる。
際に接続し、テスト状態にしたときの様子を示す側面図
である。図５において、本テストヘッド２では、外部端
子３とプローバ上面９との間隔が１００ｍｍと小さく、
容易にオシロスコープ等のプローブを接続出来ない事が
わかる。
【０００５】仮に、テストヘッド２がプローバにセット
された状態からテストヘッド２を開き、プローブを接続
し、再びテスト状態にセットするためには、他の一連の
動作を考慮すると、約５分程の時間を要する。
された状態からテストヘッド２を開き、プローブを接続
し、再びテスト状態にセットするためには、他の一連の
動作を考慮すると、約５分程の時間を要する。
【０００６】
【発明が解決しようとする課題】このような従来のテス
トヘッド２では、半導体ウェーハ８上に形成されたペレ
ットの電気的測定をしている状態において、図５のよう
に、テストヘッド２、プローブカード７間のチェック端
子となる部分が隠れてしまい、測定状態のまま測定配線
の数点を電気的チェックする場合、非常に不便であっ
た。
トヘッド２では、半導体ウェーハ８上に形成されたペレ
ットの電気的測定をしている状態において、図５のよう
に、テストヘッド２、プローブカード７間のチェック端
子となる部分が隠れてしまい、測定状態のまま測定配線
の数点を電気的チェックする場合、非常に不便であっ
た。
【０００７】つまり、デバイステストがフェイルにな
り、測定系の配線を行う際に、測定点を変更しようとす
る毎にテストヘッド２を開き、テストボード５上にオシ
ロスコープ等のプローブを接続し、再びヘッドを閉じ、
ペレットのボンディングパッドに針を合わせてテスティ
ング状態にし、配線状態をチェックしなければならない
という問題点があった。
り、測定系の配線を行う際に、測定点を変更しようとす
る毎にテストヘッド２を開き、テストボード５上にオシ
ロスコープ等のプローブを接続し、再びヘッドを閉じ、
ペレットのボンディングパッドに針を合わせてテスティ
ング状態にし、配線状態をチェックしなければならない
という問題点があった。
【０００８】本発明の目的は、前記問題点を解決し、直
ちに配線状態をチェックできるようにしたテストヘッド
を提供することにある。
ちに配線状態をチェックできるようにしたテストヘッド
を提供することにある。
【０００９】
【課題を解決するための手段】本発明のテストヘッドの
構成は、半導体ウェーハ上に形成された多数のペレット
の電気的測定を行う際に、電源を供給し、前記ペレット
の入出力に対応する各ピン毎の情報を受けて測定配線の
切替えを行うテストヘッドにおいて、外部端子の外に、
前記各ピンの信号をモニタするチェック端子を設けたこ
とを特徴とする。
構成は、半導体ウェーハ上に形成された多数のペレット
の電気的測定を行う際に、電源を供給し、前記ペレット
の入出力に対応する各ピン毎の情報を受けて測定配線の
切替えを行うテストヘッドにおいて、外部端子の外に、
前記各ピンの信号をモニタするチェック端子を設けたこ
とを特徴とする。
【００１０】
【実施例】図１は本発明の一実施例のテストヘッドを示
す側面図、図２は図１の内部を示す断面図である。
す側面図、図２は図１の内部を示す断面図である。
【００１１】図１，図２において、本実施例のテストヘ
ッド２は、テスタ−テストヘッド間ケーブル４で接続さ
れ、底面にテストヘッド外部端子３があり、側面に４行
×９列の個数の接触子を有するチェック端子１がある。
このチェック端子は、銅線１０を介して、ピンカード１
１からの配線と各々電気的に接続されている。
ッド２は、テスタ−テストヘッド間ケーブル４で接続さ
れ、底面にテストヘッド外部端子３があり、側面に４行
×９列の個数の接触子を有するチェック端子１がある。
このチェック端子は、銅線１０を介して、ピンカード１
１からの配線と各々電気的に接続されている。
【００１２】テスタよりテストヘッドに入ってきた配線
１２は、ヘッド内ピンカード１１に接続され、このピン
カード１１からポゴピンを用いた外部端子３に至る。
１２は、ヘッド内ピンカード１１に接続され、このピン
カード１１からポゴピンを用いた外部端子３に至る。
【００１３】そこで、その終端であるポゴピンの手前で
端子を分岐し、テストヘッド側面に設けたチェック端子
１とチェック−出力分岐点間の銅線１０にて接続する。
尚図２においては、複雑になることを避け、１ピンのみ
の配線例を示した。
端子を分岐し、テストヘッド側面に設けたチェック端子
１とチェック−出力分岐点間の銅線１０にて接続する。
尚図２においては、複雑になることを避け、１ピンのみ
の配線例を示した。
【００１４】このように、本実施例のテストヘッドは、
半導体ペレットをテストするための専用外部端子以外
に、各ピン毎外部端子を分岐させたチェック端子を備え
ている。
半導体ペレットをテストするための専用外部端子以外
に、各ピン毎外部端子を分岐させたチェック端子を備え
ている。
【００１５】
【発明の効果】以上説明したように、本発明のテストヘ
ッドは、テスト状態のまま配線状態を観ることができる
チェック端子を外面に取付けたので、測定系起因のサン
プル測定フェイル時に、ヘッドの開閉操作及びテスティ
ング操作等のくり返し作業をすることなく、配線チェッ
クが行えるという効果を有する。
ッドは、テスト状態のまま配線状態を観ることができる
チェック端子を外面に取付けたので、測定系起因のサン
プル測定フェイル時に、ヘッドの開閉操作及びテスティ
ング操作等のくり返し作業をすることなく、配線チェッ
クが行えるという効果を有する。
【００１６】例えば、従来では、１測定点のチェックを
行う場合、時間にして５分程費していたものが、本実施
例のテストヘッドでは３０秒程、つまり従来の１／１０
と大幅な時間短縮となる。
行う場合、時間にして５分程費していたものが、本実施
例のテストヘッドでは３０秒程、つまり従来の１／１０
と大幅な時間短縮となる。
【図１】本発明の一実施例のテストヘッドを示す側面図
である。
である。
【図２】図１の一実施例のテストヘッドの内部を示す断
面図である。
面図である。
【図３】（Ａ），（Ｂ）は従来のテストヘッドのそれぞ
れ側面図、正面図である。
れ側面図、正面図である。
【図４】従来のテストヘッドから半導体ウェーハまでの
治工具を分解して示した側面図である。
治工具を分解して示した側面図である。
【図５】図４のテストヘッドの組立状態を示す側面図で
ある。
ある。
１ チェック端子 ２ テストヘッド（本体） ３ テストヘッド外部端子（ポゴピン） ４ テスタ−テストヘッド間ケーブル ５ テストボード ６ リングプレート ７ プローブカード ８ 半導体ウェーハ ９ プローバ上面 １０ チェック端子−出力分岐点間の銅線 １１ ピンカード １２ テスタからの配線
Claims (1)
- 【請求項１】 半導体ウェーハ上に形成された多数のペ
レットの電気的測定を行う際に、電源を供給し、前記ペ
レットの入出力に対応する各ピン毎の情報を受けて測定
配線の切替えを行うテストヘッドにおいて、外部端子の
外に、前記各ピンの信号をモニタするチェック端子を設
けたことを特徴とするテストヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11862692A JPH05315411A (ja) | 1992-05-12 | 1992-05-12 | テストヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11862692A JPH05315411A (ja) | 1992-05-12 | 1992-05-12 | テストヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315411A true JPH05315411A (ja) | 1993-11-26 |
Family
ID=14741193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11862692A Withdrawn JPH05315411A (ja) | 1992-05-12 | 1992-05-12 | テストヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315411A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0943304A (ja) * | 1995-07-26 | 1997-02-14 | Nec Corp | 半導体試験装置 |
| CN103323633A (zh) * | 2013-05-30 | 2013-09-25 | 江西洪都航空工业集团有限责任公司 | 一种综合测试系统检测口 |
-
1992
- 1992-05-12 JP JP11862692A patent/JPH05315411A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0943304A (ja) * | 1995-07-26 | 1997-02-14 | Nec Corp | 半導体試験装置 |
| CN103323633A (zh) * | 2013-05-30 | 2013-09-25 | 江西洪都航空工业集团有限责任公司 | 一种综合测试系统检测口 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046027B2 (en) | Interface apparatus for semiconductor device tester | |
| JP2014062925A (ja) | 信号測定装置 | |
| US20080111578A1 (en) | Device for Measurement and Analysis of Electrical Signals of an Integrated Circuit Component | |
| KR970707708A (ko) | 프로그램 가능한 고집적 전자 검사 장치(programmable high density electronic testing device) | |
| KR100787829B1 (ko) | 프로브 카드 테스트 장치 및 테스트 방법 | |
| US6636061B1 (en) | Method and apparatus for configurable hardware augmented program generation | |
| JP2002176140A (ja) | 半導体集積回路ウェハ | |
| JP3730340B2 (ja) | 半導体試験装置 | |
| JP2737774B2 (ja) | ウェハテスタ | |
| JP2657315B2 (ja) | プローブカード | |
| JP3130769B2 (ja) | 半導体装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JP3135135B2 (ja) | 半導体装置，その製造方法，その試験方法及びその試験装置 | |
| WO2001053845A1 (en) | A printed circuit assembly with configurable boundary scan paths | |
| JPH05264650A (ja) | バーンインボード試験装置 | |
| KR940002455Y1 (ko) | 레스트신호 체크용 보드가 구비된 반도체 웨이퍼 레스트장치 | |
| JPH03185744A (ja) | 半導体素子 | |
| JPH0354842A (ja) | 集積回路素子のテスト方法 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| JPS6221069A (ja) | コンタクト式マルチプロ−ブ | |
| JPH05341014A (ja) | 半導体モジュール装置、半導体モジュール単体及び試験方法 | |
| JPH0943304A (ja) | 半導体試験装置 | |
| JPH05315414A (ja) | プローブカード及びその仕様検査方法 | |
| JP2005010088A (ja) | 半導体装置の試験方法 | |
| JP2000356651A (ja) | プローブカードチェッカー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |