JPH05315537A - 半導体製品の補償回路 - Google Patents
半導体製品の補償回路Info
- Publication number
- JPH05315537A JPH05315537A JP14327992A JP14327992A JPH05315537A JP H05315537 A JPH05315537 A JP H05315537A JP 14327992 A JP14327992 A JP 14327992A JP 14327992 A JP14327992 A JP 14327992A JP H05315537 A JPH05315537 A JP H05315537A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- bipolar transistor
- semiconductor product
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 半導体製品の電圧・温度変動に対する補償回
路を、半導体製品自体の製造バラツキを考慮することな
く構成する。 【効果】 半導体製品の補償回路に、抵抗１１とＦＥＴ
１４とを組み合わせた定電流回路を用い、バイポーラト
ランジスタ１３のベース端子８に一定の電流を供給す
る。
路を、半導体製品自体の製造バラツキを考慮することな
く構成する。 【効果】 半導体製品の補償回路に、抵抗１１とＦＥＴ
１４とを組み合わせた定電流回路を用い、バイポーラト
ランジスタ１３のベース端子８に一定の電流を供給す
る。
Description
【０００１】
【産業上の利用分野】この発明は半導体製品を組み込ん
だ回路において、半導体製品の破壊及び能力低下を防ぐ
ための半導体製品の補償回路に関するものである。
だ回路において、半導体製品の破壊及び能力低下を防ぐ
ための半導体製品の補償回路に関するものである。
【０００２】
【従来の技術】図２は従来の半導体製品の補償回路の一
例を示す回路図である。図において、３，４はバイポー
ラトランジスタ１３を用いて構成された半導体製品の信
号入力端子及び信号出力端子であり、１，２はバイポー
ラトランジスタ１３のコレクタ及びベースバイアス端子
である。またベースバイアス端子２には抵抗１６の一端
が接続され、この抵抗１６の他端はダイオード１８，抵
抗１７を介して接地に接続され、また抵抗１５を介して
トランジスタ１３のゲート電極に接続されている。これ
ら抵抗１５〜１７によりベース端子８の電位を決定して
いる。
例を示す回路図である。図において、３，４はバイポー
ラトランジスタ１３を用いて構成された半導体製品の信
号入力端子及び信号出力端子であり、１，２はバイポー
ラトランジスタ１３のコレクタ及びベースバイアス端子
である。またベースバイアス端子２には抵抗１６の一端
が接続され、この抵抗１６の他端はダイオード１８，抵
抗１７を介して接地に接続され、また抵抗１５を介して
トランジスタ１３のゲート電極に接続されている。これ
ら抵抗１５〜１７によりベース端子８の電位を決定して
いる。
【０００３】以上のような回路において、信号入力端子
３に高周波信号が入力され、抵抗１５〜１７，ダイオー
ド１８からなる補償回路により、その電位が固定されて
バイポーラトランジスタ１３のベース端子８に入力さ
れ、増幅されて信号出力端子４から出力されるようにな
っている。
３に高周波信号が入力され、抵抗１５〜１７，ダイオー
ド１８からなる補償回路により、その電位が固定されて
バイポーラトランジスタ１３のベース端子８に入力さ
れ、増幅されて信号出力端子４から出力されるようにな
っている。
【０００４】次に動作について説明する。ベースバイア
ス端子２に印加されるバイアス源の電圧が上昇すると、
バイポーラトランジスタ１３のベース端子８の電位も上
昇しようとするが、同様にダイオード１８の電位も上昇
するため、ダイオード１８に流れる電流は増加し、この
ため抵抗１６の電圧降下が大きくなり、その結果、バイ
ポーラトランジスタ１３のベース端８の電位上昇が抑制
され、バイポーラトランジスタ１３のベース・エミッタ
間電流の増加が抑制される。
ス端子２に印加されるバイアス源の電圧が上昇すると、
バイポーラトランジスタ１３のベース端子８の電位も上
昇しようとするが、同様にダイオード１８の電位も上昇
するため、ダイオード１８に流れる電流は増加し、この
ため抵抗１６の電圧降下が大きくなり、その結果、バイ
ポーラトランジスタ１３のベース端８の電位上昇が抑制
され、バイポーラトランジスタ１３のベース・エミッタ
間電流の増加が抑制される。
【０００５】次に何らかの理由によりバイポーラトラン
ジスタ１３の温度が上昇すると、バイポーラトランジス
タ１３のベース端子８，エミッタ端子１０間の電流が増
加する傾向となる。しかしバイポーラトランジスタ１３
と非常に隣接して組み込まれたダイオード１８の温度も
同時に上昇することにより、ダイオード１８を流れる電
流が増加する。これにより抵抗１６の電圧降下が大きく
なり、バイポーラトランジスタ１３のベース端子８の電
位上昇が抑制され、結局、バイポーラトランジスタ１３
のベース端子８，エミッタ端子１０間の電流増加を抑制
せしめることができる。
ジスタ１３の温度が上昇すると、バイポーラトランジス
タ１３のベース端子８，エミッタ端子１０間の電流が増
加する傾向となる。しかしバイポーラトランジスタ１３
と非常に隣接して組み込まれたダイオード１８の温度も
同時に上昇することにより、ダイオード１８を流れる電
流が増加する。これにより抵抗１６の電圧降下が大きく
なり、バイポーラトランジスタ１３のベース端子８の電
位上昇が抑制され、結局、バイポーラトランジスタ１３
のベース端子８，エミッタ端子１０間の電流増加を抑制
せしめることができる。
【０００６】
【発明が解決しようとする課題】従来の半導体製品の補
償回路は以上のように構成されているため、半導体製品
のバイポーラトランジスタのベース・エミッタ間の電流
対電圧特性と、補償回路のダイオードの電流対電圧特性
との関係が重要となり、これら素子特性にバラツキがあ
ると、電圧及び温度変化に対してバイポーラトランジス
タのベース・エミッタ間電流の変動を確実に補償するこ
とができなくなるため、特性のバラツキを絞り込むこと
が必要であり、また実際にはこのバラツキの絞り込みは
非常に難しいなどの問題点があった。
償回路は以上のように構成されているため、半導体製品
のバイポーラトランジスタのベース・エミッタ間の電流
対電圧特性と、補償回路のダイオードの電流対電圧特性
との関係が重要となり、これら素子特性にバラツキがあ
ると、電圧及び温度変化に対してバイポーラトランジス
タのベース・エミッタ間電流の変動を確実に補償するこ
とができなくなるため、特性のバラツキを絞り込むこと
が必要であり、また実際にはこのバラツキの絞り込みは
非常に難しいなどの問題点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、バイポーラトランジスタのベー
ス端・エミッタ間の電流対電圧特性を考慮せずに回路を
構成することができる半導体製品の補償回路を提供する
ことを目的とする。
ためになされたもので、バイポーラトランジスタのベー
ス端・エミッタ間の電流対電圧特性を考慮せずに回路を
構成することができる半導体製品の補償回路を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】この発明に係る半導体製
品の補償回路は、抵抗とＦＥＴ（電界効果型トランジス
タ）を組み合わせ、バイポーラトランジスタのベース端
子に一定の電流を供給する定電流回路を用いるようにし
たものである。
品の補償回路は、抵抗とＦＥＴ（電界効果型トランジス
タ）を組み合わせ、バイポーラトランジスタのベース端
子に一定の電流を供給する定電流回路を用いるようにし
たものである。
【０００９】
【作用】この発明においては、バイアス源に接続された
抵抗に流れる電流が変化することによる電圧降下分をＦ
ＥＴのゲート端子に加えることにより、バイポーラトラ
ンジスタのベース端子に一定の電流を供給することがで
きる。
抵抗に流れる電流が変化することによる電圧降下分をＦ
ＥＴのゲート端子に加えることにより、バイポーラトラ
ンジスタのベース端子に一定の電流を供給することがで
きる。
【００１０】
【実施例】以下、この発明の一実施例による半導体製品
の補償回路を図１に基づいて説明する。図１において、
図２と同一符号は同一または相当部分を示し、バイポー
ラトランジスタ１３のベースバイアス端子２にはＦＥＴ
１４のドレイン端子６が接続され、そのソース端子７は
抵抗１１を介して、自己のゲート端子５及びバイポーラ
トランジスタ１３のベース端子８に接続されており、抵
抗１１による電圧降下出力によりＦＥＴ１４のゲート電
位が制御されるようになっている。また、１２はバイポ
ーラトランジスタ１３のベース端子８の電位を決定する
ための抵抗である。
の補償回路を図１に基づいて説明する。図１において、
図２と同一符号は同一または相当部分を示し、バイポー
ラトランジスタ１３のベースバイアス端子２にはＦＥＴ
１４のドレイン端子６が接続され、そのソース端子７は
抵抗１１を介して、自己のゲート端子５及びバイポーラ
トランジスタ１３のベース端子８に接続されており、抵
抗１１による電圧降下出力によりＦＥＴ１４のゲート電
位が制御されるようになっている。また、１２はバイポ
ーラトランジスタ１３のベース端子８の電位を決定する
ための抵抗である。
【００１１】次に動作について説明する。ベースバイア
ス端子２に加えられた電圧が上昇すると、バイポーラト
ランジスタ１３のベース端子８の電位が上昇し、これに
よりベース端子８，エミッタ端子１０間の電流が増加す
る傾向となるが、これに伴い抵抗１１の電圧降下が増大
し、ＦＥＴ１４のゲート端子５の電位が負側に高くな
る。これによりＦＥＴ１４のドレイン端子６，ソース端
子７間の電流が抑制され、従ってバイポーラトランジス
タ１３のベース端子８，エミッタ端子１０間の電流増加
は抑制されることになる。
ス端子２に加えられた電圧が上昇すると、バイポーラト
ランジスタ１３のベース端子８の電位が上昇し、これに
よりベース端子８，エミッタ端子１０間の電流が増加す
る傾向となるが、これに伴い抵抗１１の電圧降下が増大
し、ＦＥＴ１４のゲート端子５の電位が負側に高くな
る。これによりＦＥＴ１４のドレイン端子６，ソース端
子７間の電流が抑制され、従ってバイポーラトランジス
タ１３のベース端子８，エミッタ端子１０間の電流増加
は抑制されることになる。
【００１２】次にバイポーラトランジスタ１３の温度が
何らかの理由により上昇し、バイポーラトランジスタ１
３のベース端子８，エミッタ端子１０間の電流が増加す
る傾向となるが、この場合も上記の動作と同様に、抵抗
１１の電圧降下が大きくなり、ＦＥＴ１４のドレイン・
ソース間電流が抑制され、バイポーラトランジスタ１３
のベース端子８に供給される電流には変化がなく、従っ
てバイポーラトランジスタ１３のベース・エミッタ間電
流の増大が抑制される。
何らかの理由により上昇し、バイポーラトランジスタ１
３のベース端子８，エミッタ端子１０間の電流が増加す
る傾向となるが、この場合も上記の動作と同様に、抵抗
１１の電圧降下が大きくなり、ＦＥＴ１４のドレイン・
ソース間電流が抑制され、バイポーラトランジスタ１３
のベース端子８に供給される電流には変化がなく、従っ
てバイポーラトランジスタ１３のベース・エミッタ間電
流の増大が抑制される。
【００１３】このように本実施例によれば、抵抗１１と
ＦＥＴ１４を組み合わせ、ベースバイアス端子２に印加
される電圧の変化および回路の温度変化に対して、バイ
ポーラトランジスタ１３のベース端子８に供給される電
流の変動を抑制するように構成したから、バイポーラト
ランジスタ１３のベース端子８には常時一定の電流が供
給されるようになり、バイポーラトランジスタ１３の電
流対電圧特性を考慮する必要がなくなり、回路設計が容
易になる。
ＦＥＴ１４を組み合わせ、ベースバイアス端子２に印加
される電圧の変化および回路の温度変化に対して、バイ
ポーラトランジスタ１３のベース端子８に供給される電
流の変動を抑制するように構成したから、バイポーラト
ランジスタ１３のベース端子８には常時一定の電流が供
給されるようになり、バイポーラトランジスタ１３の電
流対電圧特性を考慮する必要がなくなり、回路設計が容
易になる。
【００１４】
【発明の効果】以上のように、この発明に係る半導体製
品の補償回路によれば、半導体製品の補償回路を、抵抗
とＦＥＴを組み合わせた定電流回路により実現したの
で、半導体製品自体の特性のバラツキを考慮せずに補償
回路を構成することができ、その結果、半導体製品を組
み込んだ回路としての歩留りが改善できるという効果が
ある。
品の補償回路によれば、半導体製品の補償回路を、抵抗
とＦＥＴを組み合わせた定電流回路により実現したの
で、半導体製品自体の特性のバラツキを考慮せずに補償
回路を構成することができ、その結果、半導体製品を組
み込んだ回路としての歩留りが改善できるという効果が
ある。
【図１】この発明の一実施例による半導体製品の補償回
路を示す回路図である。
路を示す回路図である。
【図２】従来の半導体製品の補償回路を示す回路図であ
る。
る。
１ コレクタバイアス端子 ２ ベースバイアス端子 ３ 信号入力端子 ４ 信号出力端子 ５ ＦＥＴゲート端子 ６ ＦＥＴドレイン端子 ７ ＦＥＴソース端子 ８ バイポーラトランジスタベース端子 ９ バイポーラトランジスタコレクタ端子 １０ バイポーラトランジスタエミッタ端子 １１ 抵抗 １２ 抵抗 １３ バイポーラトランジスタ １４ ＦＥＴ １５ 抵抗 １６ 抵抗 １７ 抵抗 １８ ダイオード
Claims (1)
- 【請求項１】 バイポーラトランジスタを有する半導体
製品に加わるバイアス電圧の変動及び半導体製品の温度
上昇がもたらす半導体製品の破壊及び能力低下を防止す
るための半導体製品の補償回路において、 上記補償回路を、 上記バイポーラトランジスタのベース端子とバイアス電
圧を印加するバイアス端子間に、電界効果トランジスタ
及び抵抗素子を直列に接続するとともに、上記電界効果
トランジスタを上記抵抗素子による電圧降下出力により
駆動するように構成し、 上記バイポーラトランジスタのベース端子に一定の電流
を供給するようにしたことを特徴とする半導体製品の補
償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14327992A JPH05315537A (ja) | 1992-05-08 | 1992-05-08 | 半導体製品の補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14327992A JPH05315537A (ja) | 1992-05-08 | 1992-05-08 | 半導体製品の補償回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315537A true JPH05315537A (ja) | 1993-11-26 |
Family
ID=15335048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14327992A Pending JPH05315537A (ja) | 1992-05-08 | 1992-05-08 | 半導体製品の補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315537A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373329B2 (en) | 1999-12-14 | 2002-04-16 | Kabushiki Kaisha Toshiba | Bias circuit of a bipolar transistor for high frequency power amplification |
-
1992
- 1992-05-08 JP JP14327992A patent/JPH05315537A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373329B2 (en) | 1999-12-14 | 2002-04-16 | Kabushiki Kaisha Toshiba | Bias circuit of a bipolar transistor for high frequency power amplification |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106875A (ja) | 半導体集積回路 | |
| US4524318A (en) | Band gap voltage reference circuit | |
| US4678947A (en) | Simulated transistor/diode | |
| JPH0756614B2 (ja) | 電流源 | |
| US3482177A (en) | Transistor differential operational amplifier | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JPH0680486B2 (ja) | 定電圧回路 | |
| KR20010034225A (ko) | 전류 미러 회로 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPS6223483B2 (ja) | ||
| US4405902A (en) | Push-pull output stage | |
| JPS5922245B2 (ja) | テイデンアツバイアスカイロ | |
| US6680651B2 (en) | Current mirror and differential amplifier for providing large current ratio and high output impedence | |
| US4112387A (en) | Bias circuit | |
| EP0937335B1 (en) | An arrangement for reducing and stabilizing the amplification of a darlington-coupled output stage | |
| CN1195224A (zh) | 用于场效应晶体管放大器的偏压电路 | |
| JP3265675B2 (ja) | バイアス回路およびこれを用いた集積回路 | |
| JPH08305453A (ja) | 基準電圧発生回路 | |
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| JPH0760975B2 (ja) | 複合型半導体定電圧発生回路装置 | |
| JPH0311682B2 (ja) | ||
| KR0126401Y1 (ko) | 증폭기의 전원바이어스 공급회로 | |
| JPS6019373Y2 (ja) | 増幅回路 | |
| JPS6037485B2 (ja) | 定電流回路 | |
| JP3241122B2 (ja) | バイアス回路 |