JPH05316539A - 画像処理回路 - Google Patents
画像処理回路Info
- Publication number
- JPH05316539A JPH05316539A JP11904192A JP11904192A JPH05316539A JP H05316539 A JPH05316539 A JP H05316539A JP 11904192 A JP11904192 A JP 11904192A JP 11904192 A JP11904192 A JP 11904192A JP H05316539 A JPH05316539 A JP H05316539A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color difference
- memory
- read
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 色差信号のライン・フリッカーを軽減する。
【構成】 メモリ２６は輝度信号を記憶し、メモリ２８
は点順次色差信号を記憶する。メモリ２６，２８は１フ
レームの記憶容量を具備する。加算回路３０及び１／２
の除算回路３２は、メモリ２８から読み出した信号と現
在の信号を加重平均し、メモリ２８に書き込む。メモリ
制御回路５２は、水平垂直同期信号に従いメモリ２６，
２８の１ライン前の読み出し制御信号５２ａ及び１フレ
ーム前の読み出し制御信号５２ｂを発生する。選択装置
５４は、動画入力か静止画入力かに応じてスイッチ５６
を制御する。動画入力の時、メモリ２６，２８から１ラ
イン前の信号を読み出し、静止画入力の時、１フレーム
前の信号を読み出す。
は点順次色差信号を記憶する。メモリ２６，２８は１フ
レームの記憶容量を具備する。加算回路３０及び１／２
の除算回路３２は、メモリ２８から読み出した信号と現
在の信号を加重平均し、メモリ２８に書き込む。メモリ
制御回路５２は、水平垂直同期信号に従いメモリ２６，
２８の１ライン前の読み出し制御信号５２ａ及び１フレ
ーム前の読み出し制御信号５２ｂを発生する。選択装置
５４は、動画入力か静止画入力かに応じてスイッチ５６
を制御する。動画入力の時、メモリ２６，２８から１ラ
イン前の信号を読み出し、静止画入力の時、１フレーム
前の信号を読み出す。
Description
【０００１】
【産業上の利用分野】本発明は画像処理回路に関し、よ
り具体的にはＰＡＬ方式ビデオ信号を輝度／色差信号に
変換する画像処理回路に関する。
り具体的にはＰＡＬ方式ビデオ信号を輝度／色差信号に
変換する画像処理回路に関する。
【０００２】
【従来の技術】ＰＡＬ方式ビデオ信号の色信号を色差信
号に変換する場合、Ｂ−Ｙ復調軸を０゜とすると、Ｒ−
Ｙ復調軸を１ライン毎に９０゜及び２７０゜に位相反転
して、ＰＡＬ方式ビデオ信号の色信号を直交２相復調す
る。従って、色信号が一定の場合には、図２（ａ）に示
すように、ライン＃ｎとライン＃（ｎ＋１）のＲ−Ｙ信
号レベルは同一になり、問題ない。しかし、同（ｂ）に
示すように２軸が直交しない場合や、同（ｃ）に示すよ
うに１ライン毎の反転が１８０゜からずれた場合には、
１ライン毎に色差信号のレベル変動となる。このレベル
変動は、モニタ画面では色のライン・フリッカーとな
り、ビデオ・プリント出力では色の横縞となる。
号に変換する場合、Ｂ−Ｙ復調軸を０゜とすると、Ｒ−
Ｙ復調軸を１ライン毎に９０゜及び２７０゜に位相反転
して、ＰＡＬ方式ビデオ信号の色信号を直交２相復調す
る。従って、色信号が一定の場合には、図２（ａ）に示
すように、ライン＃ｎとライン＃（ｎ＋１）のＲ−Ｙ信
号レベルは同一になり、問題ない。しかし、同（ｂ）に
示すように２軸が直交しない場合や、同（ｃ）に示すよ
うに１ライン毎の反転が１８０゜からずれた場合には、
１ライン毎に色差信号のレベル変動となる。このレベル
変動は、モニタ画面では色のライン・フリッカーとな
り、ビデオ・プリント出力では色の横縞となる。
【０００３】そこで、従来のこの種の画像処理回路で
は、復調された色差信号Ｒ−Ｙ，Ｂ−Ｙに対して、同じ
画面の直前ライン又は前画面の同じラインの信号との加
算平均をとることにより、上述のライン・フリッカーを
軽減するようにしている。
は、復調された色差信号Ｒ−Ｙ，Ｂ−Ｙに対して、同じ
画面の直前ライン又は前画面の同じラインの信号との加
算平均をとることにより、上述のライン・フリッカーを
軽減するようにしている。
【０００４】
【発明が解決しようとする課題】従来例では、フレーム
間で色差データを加算平均しているので、静止画入力の
場合に色差信号のフリッカーを軽減できるが、動画入力
の場合に色残像が発生するという問題点がある。
間で色差データを加算平均しているので、静止画入力の
場合に色差信号のフリッカーを軽減できるが、動画入力
の場合に色残像が発生するという問題点がある。
【０００５】本発明は、このような問題点を解消した画
像処理回路を提示することを目的とする。
像処理回路を提示することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る画像処理回
路は、ＰＡＬ方式ビデオ信号の輝度信号を記憶する、少
なくとも１フレーム分の記憶容量の輝度メモリ手段と、
ＰＡＬ方式ビデオ信号の色差信号を記憶する、少なくと
も１フレーム分の記憶容量の色差メモリ手段と、当該色
差メモリ手段から読み出された色差信号を、当該色差メ
モリ手段に記憶すべく入力した色差信号と加重平均する
加重平均手段と、当該色差メモリ手段から読み出される
信号が、当該色差メモリ手段に記憶すべく入力した信号
に対し、同じ種類の色差信号の直前ラインの信号及び１
フレーム前の信号の何れかとなるように、当該輝度メモ
リ手段及び当該色差メモリ手段の読み出しを制御するメ
モリ制御手段とからなることを特徴とする。
路は、ＰＡＬ方式ビデオ信号の輝度信号を記憶する、少
なくとも１フレーム分の記憶容量の輝度メモリ手段と、
ＰＡＬ方式ビデオ信号の色差信号を記憶する、少なくと
も１フレーム分の記憶容量の色差メモリ手段と、当該色
差メモリ手段から読み出された色差信号を、当該色差メ
モリ手段に記憶すべく入力した色差信号と加重平均する
加重平均手段と、当該色差メモリ手段から読み出される
信号が、当該色差メモリ手段に記憶すべく入力した信号
に対し、同じ種類の色差信号の直前ラインの信号及び１
フレーム前の信号の何れかとなるように、当該輝度メモ
リ手段及び当該色差メモリ手段の読み出しを制御するメ
モリ制御手段とからなることを特徴とする。
【０００７】
【作用】上記手段により、動画処理の場合には、上記色
差メモリ手段から同じ画面内の直前ラインの信号を読み
出して上記加重平均手段で加重平均する。これにより、
色残像を生じずに、色差信号のライン・フリッカーを軽
減できる。また、静止画処理の場合には、１画面前の信
号と現在の信号を加重平均する。これにより色差信号の
垂直解像度を劣化させずに、色差信号のライン・フリッ
カーを軽減できる。
差メモリ手段から同じ画面内の直前ラインの信号を読み
出して上記加重平均手段で加重平均する。これにより、
色残像を生じずに、色差信号のライン・フリッカーを軽
減できる。また、静止画処理の場合には、１画面前の信
号と現在の信号を加重平均する。これにより色差信号の
垂直解像度を劣化させずに、色差信号のライン・フリッ
カーを軽減できる。
【０００８】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【０００９】図１は、本発明の一実施例の構成ブロック
図を示す。なお、本実施例では、輝度信号と色差信号の
サンプリング・レートを２：１とし、メモリ２６，２８
には、図３に示すようなサンプル・データを格納する。
図を示す。なお、本実施例では、輝度信号と色差信号の
サンプリング・レートを２：１とし、メモリ２６，２８
には、図３に示すようなサンプル・データを格納する。
【００１０】詳細は後述するが、本実施例では、メモリ
２６，２８を１ライン相当の遅延手段及び１フレーム相
当の遅延手段として選択的に機能させるようにした。即
ち、動画入力の場合には１ライン分の遅延手段として機
能させ、静止画入力の場合には１フレーム分の遅延手段
として機能させる。
２６，２８を１ライン相当の遅延手段及び１フレーム相
当の遅延手段として選択的に機能させるようにした。即
ち、動画入力の場合には１ライン分の遅延手段として機
能させ、静止画入力の場合には１フレーム分の遅延手段
として機能させる。
【００１１】このために、以下の回路を設けてある。即
ち、同期分離回路５０は、Ａ／Ｄ変換器１６から出力さ
れるＹ＋Ｓデータから水平同期信号Ｈ及び垂直同期信号
Ｖを分離し、メモリ制御回路５２は、同期分離回路５０
からの同期信号Ｈ，Ｖに従い、１ライン遅延の読み出し
制御信号５２ａと１フレーム遅延の読み出し制御信号５
２ｂを出力する。選択装置５４は、動画処理か静止画処
理かを選択若しくは指定するスイッチ、又は入力画像の
フレーム間若しくはフィールド間の時間サンプルなどに
より動画入力か静止画入力かを検出する装置からなり、
スイッチ５６を制御する。スイッチ５６は、動画処理
（又は動画入力）の場合には、１ライン遅延の読み出し
制御信号５２ａを選択し、静止画処理（静止画入力）の
場合には１フレーム遅延の読み出し制御信号５２ｂを選
択し、選択した読み出し制御信号をメモリ２６，２８の
読み出し制御端子に印加する。
ち、同期分離回路５０は、Ａ／Ｄ変換器１６から出力さ
れるＹ＋Ｓデータから水平同期信号Ｈ及び垂直同期信号
Ｖを分離し、メモリ制御回路５２は、同期分離回路５０
からの同期信号Ｈ，Ｖに従い、１ライン遅延の読み出し
制御信号５２ａと１フレーム遅延の読み出し制御信号５
２ｂを出力する。選択装置５４は、動画処理か静止画処
理かを選択若しくは指定するスイッチ、又は入力画像の
フレーム間若しくはフィールド間の時間サンプルなどに
より動画入力か静止画入力かを検出する装置からなり、
スイッチ５６を制御する。スイッチ５６は、動画処理
（又は動画入力）の場合には、１ライン遅延の読み出し
制御信号５２ａを選択し、静止画処理（静止画入力）の
場合には１フレーム遅延の読み出し制御信号５２ｂを選
択し、選択した読み出し制御信号をメモリ２６，２８の
読み出し制御端子に印加する。
【００１２】図１の全体的な動作を説明する。Ｙ／Ｃ分
離回路１０は、ＰＡＬ方式ビデオ信号を、同期信号Ｓの
重畳した輝度信号Ｙ＋Ｓと色信号Ｃに分離し、デコーダ
１２が、分離された色信号Ｃを色差信号Ｒ−Ｙ，Ｂ−Ｙ
に変換する。発振回路１４はサブキャリア周波数ｆｓｃ
の４倍の周波数４ｆｓｃのクロックを発生し、Ａ／Ｄ変
換器１６は、Ｙ／Ｃ分離回路１０から出力される信号Ｙ
＋Ｓを４ｆｓｃでディジタル信号に変換し、Ａ／Ｄ変換
器１８，２０はそれぞれ、デコーダ１２の出力する色差
信号Ｒ−Ｙ，Ｂ−Ｙを４ｆｓｃでディジタル信号に変換
する。
離回路１０は、ＰＡＬ方式ビデオ信号を、同期信号Ｓの
重畳した輝度信号Ｙ＋Ｓと色信号Ｃに分離し、デコーダ
１２が、分離された色信号Ｃを色差信号Ｒ−Ｙ，Ｂ−Ｙ
に変換する。発振回路１４はサブキャリア周波数ｆｓｃ
の４倍の周波数４ｆｓｃのクロックを発生し、Ａ／Ｄ変
換器１６は、Ｙ／Ｃ分離回路１０から出力される信号Ｙ
＋Ｓを４ｆｓｃでディジタル信号に変換し、Ａ／Ｄ変換
器１８，２０はそれぞれ、デコーダ１２の出力する色差
信号Ｒ−Ｙ，Ｂ−Ｙを４ｆｓｃでディジタル信号に変換
する。
【００１３】分周回路２２は発振回路１４の出力を１／
２分周し、２ｆｓｃのクロックを出力する。スイッチ２
４は当該２ｆｓｃのクロックにより切り換えられ、Ａ／
Ｄ変換器１８，２０の出力Ｒ−Ｙ，Ｂ−Ｙを交互に選択
し、点順次化する。
２分周し、２ｆｓｃのクロックを出力する。スイッチ２
４は当該２ｆｓｃのクロックにより切り換えられ、Ａ／
Ｄ変換器１８，２０の出力Ｒ−Ｙ，Ｂ−Ｙを交互に選択
し、点順次化する。
【００１４】同期分離回路５０により、メモリ制御回路
５２は、入力のＰＡＬビデオ信号の水平同期信号Ｈ及び
垂直同期信号Ｖに従った１水平ライン遅延の読み出し制
御信号５２ａと１フレーム遅延の読み出し制御信号５２
ｂを出力する。選択装置５４は、上述のように動画処理
か静止画処理かを示す制御信号を出力し、スイッチ５６
を制御する。スイッチ５６は、動画処理の場合には、１
ライン遅延の読み出し制御信号５２ａを選択し、静止画
処理の場合には１フレーム遅延の読み出し制御信号５２
ｂを選択し、選択した読み出し制御信号をメモリ２６，
２８の読み出し制御端子に印加する。
５２は、入力のＰＡＬビデオ信号の水平同期信号Ｈ及び
垂直同期信号Ｖに従った１水平ライン遅延の読み出し制
御信号５２ａと１フレーム遅延の読み出し制御信号５２
ｂを出力する。選択装置５４は、上述のように動画処理
か静止画処理かを示す制御信号を出力し、スイッチ５６
を制御する。スイッチ５６は、動画処理の場合には、１
ライン遅延の読み出し制御信号５２ａを選択し、静止画
処理の場合には１フレーム遅延の読み出し制御信号５２
ｂを選択し、選択した読み出し制御信号をメモリ２６，
２８の読み出し制御端子に印加する。
【００１５】メモリ２６は、発振回路１４から出力され
る４ｆｓｃのクロックに従い、Ａ／Ｄ変換器１６から出
力されるＹ＋Ｓデータを順次記憶し、その記憶データ
は、スイッチ５６を介してメモリ制御回路５２から供給
される読み出し制御信号５２ａ又は同５２ｂにより読み
出し制御されて、読み出される。即ち、動画処理の場合
には、１水平ライン前の記憶データが読み出され、静止
画処理の場合には１フレーム前の記憶データが読み出さ
れる。
る４ｆｓｃのクロックに従い、Ａ／Ｄ変換器１６から出
力されるＹ＋Ｓデータを順次記憶し、その記憶データ
は、スイッチ５６を介してメモリ制御回路５２から供給
される読み出し制御信号５２ａ又は同５２ｂにより読み
出し制御されて、読み出される。即ち、動画処理の場合
には、１水平ライン前の記憶データが読み出され、静止
画処理の場合には１フレーム前の記憶データが読み出さ
れる。
【００１６】他方、スイッチ２４により点順次化された
色差データＲ−Ｙ，Ｂ−Ｙは、加算器３０及び１／２の
除算器３２を介してメモリ２８に印加される。メモリ２
８は、４ｆｓｃのクロックに従い、除算器３２の出力を
記憶する。メモリ２８の読み出しは、メモリ２６と同様
に、スイッチ５６を介してメモリ制御回路５２から供給
される読み出し制御信号５２ａ又は同５２ｂにより制御
され、動画処理の場合には、１水平ライン前の記憶デー
タが読み出され、静止画処理の場合には１フレーム前の
記憶データが読み出される。読み出されたデータは加算
器３０に印加される。加算器３０及び除算器３２によ
り、現在の色差データと１水平ライン前（動画処理
時）、又は１フレーム前（静止画処理時）の色差データ
との平均値が求められ、メモリ２８に書き込まれる。
色差データＲ−Ｙ，Ｂ−Ｙは、加算器３０及び１／２の
除算器３２を介してメモリ２８に印加される。メモリ２
８は、４ｆｓｃのクロックに従い、除算器３２の出力を
記憶する。メモリ２８の読み出しは、メモリ２６と同様
に、スイッチ５６を介してメモリ制御回路５２から供給
される読み出し制御信号５２ａ又は同５２ｂにより制御
され、動画処理の場合には、１水平ライン前の記憶デー
タが読み出され、静止画処理の場合には１フレーム前の
記憶データが読み出される。読み出されたデータは加算
器３０に印加される。加算器３０及び除算器３２によ
り、現在の色差データと１水平ライン前（動画処理
時）、又は１フレーム前（静止画処理時）の色差データ
との平均値が求められ、メモリ２８に書き込まれる。
【００１７】メモリ２８から読み出された色差データ
は、また、スイッチ３４によりＲ−ＹデータとＢ−Ｙデ
ータに分離される。スイッチ３４は２ｆｓｃのクロック
により切り換えられる。
は、また、スイッチ３４によりＲ−ＹデータとＢ−Ｙデ
ータに分離される。スイッチ３４は２ｆｓｃのクロック
により切り換えられる。
【００１８】Ｄ／Ａ変換器３６は、メモリ２６から読み
出されたＹ＋Ｓデータをクロック４ｆｓｃでアナログ信
号に変換し、Ｄ／Ａ変換器３８は、スイッチ３４により
分離されたＲ−Ｙデータをクロック２ｆｓｃでアナログ
信号に変換し、Ｄ／Ａ変換器４０は、スイッチ３４によ
り分離されたＢ−Ｙデータをクロック２ｆｓｃでアナロ
グ信号に変換する。
出されたＹ＋Ｓデータをクロック４ｆｓｃでアナログ信
号に変換し、Ｄ／Ａ変換器３８は、スイッチ３４により
分離されたＲ−Ｙデータをクロック２ｆｓｃでアナログ
信号に変換し、Ｄ／Ａ変換器４０は、スイッチ３４によ
り分離されたＢ−Ｙデータをクロック２ｆｓｃでアナロ
グ信号に変換する。
【００１９】本実施例では、動画入力の場合には、色差
信号を１水平ライン間で加重平均し、静止画入力の場合
には１フレーム間で加重平均する。これにより、色差信
号のライン・フリッカーが軽減される。また、動画入力
の場合にフレーム間で加重平均しないので、色残像が発
生せず、静止画入力の場合にライン間で加重平均しない
ので色差信号の垂直解像度が劣化しない。
信号を１水平ライン間で加重平均し、静止画入力の場合
には１フレーム間で加重平均する。これにより、色差信
号のライン・フリッカーが軽減される。また、動画入力
の場合にフレーム間で加重平均しないので、色残像が発
生せず、静止画入力の場合にライン間で加重平均しない
ので色差信号の垂直解像度が劣化しない。
【００２０】図１の実施例では、スイッチ５６の切り換
えがＰＡＬビデオ信号の画像部分で行なわれると、出力
ビデオ信号に遅延時間の相違による不連続部分が発生す
る。これを防ぐには、スイッチ５６を垂直ブランキング
期間内に行なえばよい。図４は、選択装置５４による選
択制御信号を垂直同期信号Ｖにより同期化し、スイッチ
５６の切り換えを垂直ブランキング期間内に行なうよう
にした変更実施例の構成ブロック図を示す。
えがＰＡＬビデオ信号の画像部分で行なわれると、出力
ビデオ信号に遅延時間の相違による不連続部分が発生す
る。これを防ぐには、スイッチ５６を垂直ブランキング
期間内に行なえばよい。図４は、選択装置５４による選
択制御信号を垂直同期信号Ｖにより同期化し、スイッチ
５６の切り換えを垂直ブランキング期間内に行なうよう
にした変更実施例の構成ブロック図を示す。
【００２１】選択装置５４の出力はＤフリップフロップ
６０のデータ（Ｄ）入力端子に入力し、Ｄフリップフロ
ップ６０のクロック（ＣＫ）入力端子には同期分離回路
５０により分離された垂直同期信号Ｖが入力し、そのＱ
出力がスイッチ５６を切り換え制御する。Ｄフリップフ
ロップ６０のＱ出力は、選択装置５４の出力を垂直同期
信号Ｖに同期化した信号であり、これにより、スイッチ
５６の切り換えは垂直ブランキング期間内に行なわれ
る。この結果、メモリ２６，２８の読み出し位相の切り
換えも垂直ブランキング期間内になり、出力信号の表示
画面には、読み出し位相の切り換えに伴う不連続点は出
現しない。
６０のデータ（Ｄ）入力端子に入力し、Ｄフリップフロ
ップ６０のクロック（ＣＫ）入力端子には同期分離回路
５０により分離された垂直同期信号Ｖが入力し、そのＱ
出力がスイッチ５６を切り換え制御する。Ｄフリップフ
ロップ６０のＱ出力は、選択装置５４の出力を垂直同期
信号Ｖに同期化した信号であり、これにより、スイッチ
５６の切り換えは垂直ブランキング期間内に行なわれ
る。この結果、メモリ２６，２８の読み出し位相の切り
換えも垂直ブランキング期間内になり、出力信号の表示
画面には、読み出し位相の切り換えに伴う不連続点は出
現しない。
【００２２】
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、動画及び静止画のどちらに対して
もラインフリッカーを軽減し、しかも、色残像や垂直解
像度も改善される。
に、本発明によれば、動画及び静止画のどちらに対して
もラインフリッカーを軽減し、しかも、色残像や垂直解
像度も改善される。
【図１】 本発明の一実施例の構成ブロック図である。
【図２】 輝度データＹ、及び色差データＲ−Ｙ，Ｂ−
Ｙのメモリ配置の説明図である。
Ｙのメモリ配置の説明図である。
【図３】 色信号を色差信号に復調する際の位相説明図
である。
である。
【図４】 図１の変更例の構成ブロック図である。
１０：Ｙ／Ｃ分離回路 １２：デコーダ １４：発振回
路 １６，１８，２０：Ａ／Ｄ変換器 ２２：分周回路
２４：スイッチ ２６，２８：メモリ ３０：加算器
３２：除算器 ３４：スイッチ ３６，３８，４０：
Ｄ／Ａ変換器 ５０：同期分離回路 ５２：メモリ制御
回路 ５４：選択装置 ５６：スイッチ ６０：Ｄフリップフロップ
路 １６，１８，２０：Ａ／Ｄ変換器 ２２：分周回路
２４：スイッチ ２６，２８：メモリ ３０：加算器
３２：除算器 ３４：スイッチ ３６，３８，４０：
Ｄ／Ａ変換器 ５０：同期分離回路 ５２：メモリ制御
回路 ５４：選択装置 ５６：スイッチ ６０：Ｄフリップフロップ
Claims (1)
- 【請求項１】 ＰＡＬ方式ビデオ信号の輝度信号を記憶
する、少なくとも１フレーム分の記憶容量の輝度メモリ
手段と、ＰＡＬ方式ビデオ信号の色差信号を記憶する、
少なくとも１フレーム分の記憶容量の色差メモリ手段
と、当該色差メモリ手段から読み出された色差信号を、
当該色差メモリ手段に記憶すべく入力した色差信号と加
重平均する加重平均手段と、当該色差メモリ手段から読
み出される信号が、当該色差メモリ手段に記憶すべく入
力した信号に対し、同じ種類の色差信号の直前ラインの
信号及び１フレーム前の信号の何れかとなるように、当
該輝度メモリ手段及び当該色差メモリ手段の読み出しを
制御するメモリ制御手段とからなることを特徴とする画
像処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904192A JPH05316539A (ja) | 1992-05-12 | 1992-05-12 | 画像処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11904192A JPH05316539A (ja) | 1992-05-12 | 1992-05-12 | 画像処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316539A true JPH05316539A (ja) | 1993-11-26 |
Family
ID=14751482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11904192A Withdrawn JPH05316539A (ja) | 1992-05-12 | 1992-05-12 | 画像処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316539A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141061A (en) * | 1997-05-09 | 2000-10-31 | Seiko Epson Corporation | Image reduction and enlargement processing |
-
1992
- 1992-05-12 JP JP11904192A patent/JPH05316539A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6141061A (en) * | 1997-05-09 | 2000-10-31 | Seiko Epson Corporation | Image reduction and enlargement processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2601840B2 (ja) | 映像表示装置 | |
| US4870482A (en) | Motion-adaptive type signal separator with data companding function | |
| JPH05316539A (ja) | 画像処理回路 | |
| JPH0614329A (ja) | 画像処理回路 | |
| US5510847A (en) | TV signal decoding apparatus using luminance and color signal selection | |
| JPH04440B2 (ja) | ||
| EP0524618B1 (en) | Image signal processing device | |
| JP2737149B2 (ja) | 画像記憶装置 | |
| JPH01264376A (ja) | 複数画面を表示可能とする信号処理回路 | |
| JP2765936B2 (ja) | クロマノイズリデューサ | |
| JP2782718B2 (ja) | 画像処理装置 | |
| JP2737148B2 (ja) | 画像記憶装置 | |
| JP2692128B2 (ja) | 画像処理回路 | |
| JP2860988B2 (ja) | 画像記憶装置 | |
| JP3112078B2 (ja) | 画像記憶装置 | |
| JP2569735B2 (ja) | 標準方式変換方法 | |
| JP2681996B2 (ja) | 画像処理装置 | |
| JP2514221B2 (ja) | テレビジョン受像機 | |
| JPS63171091A (ja) | 映像信号処理回路 | |
| JPH04322574A (ja) | テレビジョン信号変換装置 | |
| JPH0364193A (ja) | 静止画表示方式 | |
| JPH0516783Y2 (ja) | ||
| JPH0731646Y2 (ja) | ビデオカメラ | |
| JPS6156591A (ja) | 走査変換装置 | |
| JPH06335028A (ja) | ワイドアスペクトテレビジョン受像機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |