JPH0531958A

JPH0531958A - 画像形成装置

Info

Publication number: JPH0531958A
Application number: JP3193263A
Authority: JP
Inventors: Takeo Kojima; 岳男小島
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-08-01
Filing date: 1991-08-01
Publication date: 1993-02-09

Abstract

(57)【要約】【目的】レーザプリンタ、インクジェットプリンタ等
のプリンタに関し、画像のジャギーを減少させて、入力
画像の画質を向上させることを目的とする。【構成】入力画像データから、複数本のライン上の複
数個の画素から成るウィンドウ内のデータを切り出す手
段１０と、ニューラルネットワークにより構成され、ウ
ィンドウの中央のドットのサイズと位置とを変換し、中
央画素に対する補正用データとして出力する手段１１
と、その補正用データによって、補正後のドットを打つ
ための発光パルス補正信号を出力する手段１２とを備え
るように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はレーザプリンタ、インク
ジェットプリンタ、および熱転写プリンタ等のプリン
タ、すなわち画像形成装置の構成に係り、さらに詳しく
は画像のジャギー、すなわちギザギザを減少させて、入
力画像の画質を向上させることができる画像形成装置に
関する。

【０００２】

【従来の技術】画像形成装置として使われているプリン
タは、現在、300dpiの物が主流である。従って、電子計
算機から出力される信号も、300dpiに対応しているもの
が多い。しかし、300dpiのプリンタでは、ジャギーが目
立つという欠点がある。この欠点をなくすためには、画
素密度を増加させてやればよい。ところが、極く単純に
画素密度を増加させると、ページバッファの増加と、エ
ンジンの高精度化に伴うプリンタコストの増加に加え
て、(1) 巷間に流布されている300dpi用のビットマップ
フォントが使えない、(2) 広く流通している300dpiの入
力機器（スキャナ等）が使えないと言う欠点がある。と
ころで、レーザプリンタでは、副走査方向の画素密度を
上げる、即ち、紙送り／ドラム送りのピッチを上げるこ
とは難しく、仮に出来たとしも高コストになる。一方、
主走査方向の画素密度を上げるには、レーザ光を変調す
る周波数を高くするだけで良く、比較的容易、かつ低コ
ストで実現可能である。そこで、主走査方向の画素の位
置決め精度を３倍にし、また、画素の大きさを12段階に
変えることにより、画質の向上を図る方法が提案されて
いる（USP 4,847,641)。この方法は、入力した画像の画
素を、予め定められた大きさのマスクで切り取り、予め
ＲＯＭに書き込まれているパターンと比較し、パターン
と一致した場合に、対応する画素の位置と大きさを修正
する方法である。

【０００３】図２２はこの修正方法の説明図である。同
図においては、入力データ１をサンプリングウィンドウ
２で切り出し、図の右にあるテンプレート３と比較し
て、データが一致した場合に対応する画素の位置と大き
さの変更が行われる。

【０００４】

【発明が解決しようとする課題】しかしながら、図２２
で説明したような方法では多くのマスクパターンを持つ
必要があるために速度が遅く、マスクパターン記憶用の
メモリ量が大きくなるという問題点と、限られたマスク
パターンと完全に一致する画素配置についてしか修正が
行われないという問題点があった。

【０００５】本発明はニューラルネットワークを用いて
入力画像データに含まれるジャギー、すなわちギザギザ
を減少させ、入力画像の画質を向上させることである。

【０００６】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。同図は、入力される画像データに応じて
その画像内の画素を変換して画像を出力し、画像のジャ
ギー、すなわちギザギザを減少させて高品位化を計る画
像形成装置の原理ブロック図である。

【０００７】図１において、ウィンドウデータ切り出し
手段１０は、例えばラッチ、ツーポートのランダムアク
セスメモリ（ＲＡＭ）、およびシフトレジスタによって
構成され、入力画像データから１本以上のライン上の各
１つ以上の画素、例えば５本のライン上で各４個の画素
によって構成されるウィンドウの画素データを切り出
す。

【０００８】画素サイズ・位置変換手段（１１）はニュ
ーラルネットワークによって構成され、ウィンドウデー
タ切り出し手段１０が切り出したウィンドウの特定の画
素を変換して、その特定画素に対する補正データとして
出力する。

【０００９】また発光パルス補正手段１２は、例えばツ
ーポートＲＡＭ、ラッチ、およびパルス幅補正回路によ
って構成され、画素サイズ・位置変換手段１１が出力す
る補正データによって、補正後のドットを打つための発
光パルス補正信号を出力する。

【００１０】

【作用】図１において、画素サイズ・位置変換手段１０
を構成するニューラルネットワークは、入力される画像
データのうちで、例えば３本のライン上の５個の画素に
対応する長方形のウィンドウ内の画素データの入力に応
じて、そのウィンドウの特定の画素の変換データを出力
する。

【００１１】例えば画素としてのドットの大きさは、最
大の直径を 100％として60％, 30％、および０％（ドッ
トを打たない）を含めて４値、または 100％, 75％, 50
％,25％、および０％の５値をとるものとし、また画
素、すなわちドットの位置としては本来の入力位置に加
えて、その位置を中心とする横方向の前後の位置の３つ
の位置のいずれかをとるものとする。

【００１２】そしてニューラルネットワークは、その出
力層のうちの複数個のニューロン（ユニット）が画素の
サイズの変換データ、他の複数個のユニットが画素の位
置の変換データを出力するものとし、画素の大きさとそ
の位置はそれぞれ独立したユニットから出力される。こ
れによって出力層のユニットが画素のサイズと位置とを
混在させた出力コードを出力する場合に比較して、例え
ば中間層のユニットの個数を少なくすることができ、ニ
ューラルネットワークの処理速度を向上させることがで
きる。

【００１３】また本発明においては、最大の大きさのド
ットを打つ発光パルスの時間幅を８つに分割し、その最
大パルス幅をドット印字周期と一致させ、小さなドット
を打つための発光時間およびドット位置のシフトの単位
として８つに分割された時間間隔を用いる。そこで、例
えば最大の大きさのドットを本来の入力位置としての中
心から後にずらせる場合には、発光パルスの一部が次の
ドットのパルス位置に重複してしまうことになるため
に、図１の発光パルス補正手段１２は、ウィンドウデー
タ切り出し手段がウィンドウ中央の画素に対する補正デ
ータを出力した時点で、その補正データに加えてその出
力時点より一時点前の出力時点、すなわちウィンドウ内
の特定画素に隣接する画素に対する補正データをも用い
て、特定画素に対する発光パルス補正信号を出力する。

【００１４】以上のように、本発明においては、画素サ
イズ・位置変換手段１１としてニューラルネットワーク
を用いることにより、そのニューラルネットワークに修
正すべき画素パターンを学習させた後に入力画像データ
のジャギーの減少処理を実行させることによって、学習
させないパターンに対しても、入力画像の画質を向上さ
せることができる。

【００１５】

【実施例】図２はニューラルネットワークを構成するニ
ューロンの動作の説明図である。ニューロンはユニット
とも呼ばれ、一般に複数個の入力に対してそれぞれ適当
な係数（重み）を乗算し、それらの乗算値を全て加算
し、その加算結果を適当な関数を用いて変換して出力す
る。ｎ番目のニューロンの出力ｙⁿは次式で与えられ
る。

【００１６】ｙⁿ＝ｆ（ｋ₀ ⁿ＋ｋ₁ ⁿｘ₁ ⁿ＋・・・ｋ_m ⁿｘ_m ⁿ）・・・・・・・・(1) ここでｘ_i ⁿはｎ番目のニューロンへのｉ番目の入力、
ｋ_i ⁿはその入力に対する係数（重み）、ｋ₀ ⁿは定数
項、図３はニューラルネットワークのモデルである。同
図において○印はそれぞれニューロンを表わす。また入
力層（ネットワークへの入力が与えられる）のユニット
は中間層のユニットへ入力を分配するだけのもであり、
省略されている。中間層のユニットは３個、出力層のユ
ニットは２個である。

【００１７】図２において変換のための関数としてシグ
モイド関数やステップ関数が用いられる。図４はシグモ
イド関数、図５はステップ関数を示す。変換用関数とし
てはこれらの関数に限定されることなく、他の関数を使
うことも可能である。

【００１８】一般にニューラルネットワークに入力され
る画素数が多いほうが良好な画像修正が行えるが、修正
を行うべきパターン数も多くなる。例えば、入力画素数
を５×５とすると、全ての画素の組み合わせは２^5x5個
すなわち33554432個となり、全ての修正パターンを保持
するのは困難となる。そこで、修正を行うべきパターン
と修正を行わないパターンを適当に選んでおき、ニュー
ラルネットワークの教育を行う。教育によって得られた
係数を使用したニューラルネットワークにより画素の補
正を行い、もし不都合な変換を行うようであれば再教育
を行う。

【００１９】この方法により、全てのパターンを列挙す
ることなく画素の補正が行え、あらかじめ教育されてい
ないパターンについても良好な画素変換が行える。図６
はニューラルネットワークの入力層の各ユニットへの画
素の割り当ての実施例である。ここでは３本のライン上
のそれぞれ５個の画素を１つのウィンドウとして用い
て、その中央の画素に対するサイズと位置の変換データ
を出力するものとする。そして入力層の15個のそれぞれ
のユニットに対しては、割り当てられた画素に対するデ
ータが黒、または白を示す１、または０のいずれかが与
えられる。

【００２０】図７は変換後の画素のサイズの実施例であ
る。同図において最大のドットの直径を 100％とし、直
径が60％, 30％、および０％（ドットを打たない）の４
つの値のいずれかが指定（４階調のレベル制御）され
る。

【００２１】図８は変換データによって指定される画
素、すなわちドットの位置の実施例である。同図におい
てドット位置は、本来の入力位置としての中央の位置
と、入力位置と同一のライン上で左側に１／３ドットず
れた位置、および右側に１／３ドットずれた位置のいず
れかに指定（900dpi相当）される。

【００２２】図９はニューラルネットワークの出力層の
ユニットの出力の値と画素の位置およびサイズの対応の
実施例である。同図において、ニューラルネットワーク
の５個の出力ユニットの出力値を表わす５ビットのデー
タの上位３ビットはドットの大きさを表わし、０００は
図７の０％、００１は30％、０１０は60％、１００は10
0％を表わす。また下位２ビットはドットの位置を表わ
し、００は中央を、０１は右側に１／３ドットずれた位
置を、また１０は左側に１／３ドットずれた位置を示
す。

【００２３】このように出力層の５個のユニットのうち
３個のユニットがドットの大きさを、２個のユニットが
位置を示すデータを出力することになり、出力コードは
合計５ビットとなる。ドットのサイズおよび位置は合計
10個の状態で表わされ、これらの状態を４ビットで表現
することも可能であるが、その場合にはドットのサイズ
と位置とを独立に出力層のユニットの出力に割り付ける
ことはできなくなり、実験結果では中間層のユニットの
数も30個と多くなり、ニューラルネットワークの処理速
度も遅くなるという問題があることが判明した。

【００２４】図１０は本発明における画像形成装置とし
てのプリンタの全体構成ブロック図である。同図におい
て、プリンタはコントローラ２０、画質補正回路２１、
および印字機構２２から成っている。このうち画質補正
回路２１の内容について後述する。

【００２５】コントローラ２０は全体制御用のプロセッ
サＭＰＵ２３、プログラム格納用のＲＯＭ２４、文字フ
ォント用ＲＯＭ２５、ワーク用ＲＡＭ２６、ページ展開
用ＲＡＭ２７、ホストコンピュータから印字データ等を
受け取るホストコンピュータインタフェース２８、印字
データ等を格納する先入れ先出しメモリ（ＦＩＦＯ）２
９、およびシフトレジスタ３０、制御パネル３１、メカ
インタフェース回路３２から成っている。

【００２６】印字機構２２は電源３４、メカコン３５、
画像印字用の光学ユニット３６、プロセスユニット３
７、モータ３８等からなり、メカコン３５はモータ駆動
回路３９、およびセンサインタフェース回路４０を含ん
でいる。そして光学ユニット３６からは、画質補正回路
２１およびコントローラ２０に対して、例えばプリンタ
用紙の端を検出したことを示すビームディテクト信号
（ＢＤ）が送られ、また画質補正回路２１から光学ユニ
ット３６に発光パルス補正信号が与えられる。

【００２７】図１１は図１０の画質補正回路２１の詳細
構成ブロック図である。同図において、画質補正回路は
コントローラ２０からのビデオ信号、すなわち入力画像
信号が入力されるラッチ回路４１、ラッチ回路４１の後
段に位置するツーポートランダムアクセスメモリ（ＲＡ
Ｍ）４２、ＲＡＭ４２から出力されるデータのシリアル
／パラレル変換を行うためのシフトレジスタ４３ａ〜４
３ｎ、これらのシフトレジスタからの出力がそれぞれ入
力層のユニットに入力され、ウィンドウの中央の画素に
対する補正データを出力するためのニューラルネットワ
ーク（ニューロ）４４、ニューラルネットワーク４４の
出力を格納するためのツーポートＲＡＭ４５、ツーポー
トＲＡＭ４５の出力が入力されるラッチ４６、およびツ
ーポートＲＡＭ４５とラッチ４６の出力によって印字機
構２２内の光学ユニット３６に発光パルス補正信号を出
力するパルス幅補正回路４７、ツーポートＲＡＭ４２の
ラッチ４１側、およびＲＡＭ４５のラッチ４６側のリー
ド／ライトアドレスを制御するカウンタ４８、ＲＡＭ４
２のシフトレジスタ側とＲＡＭ４５のニューラルネット
ワーク側のライト／リードアドレスを制御するためのカ
ウンタ４９、および全体の制御部５０から構成されてい
る。

【００２８】図１２はコントローラ２０側からのＲＡＭ
４２への１ライン分のデータ入力の説明図である。この
データ入力を図１３に示すラッチ４１とツーポートＲＡ
Ｍ４２との接続図を用いて説明する。なお、以後の説明
では、中央画素に対する補正データ出力のためのウィン
ドウの大きさは５×４とする。

【００２９】図１２において、上部に示すＲＡＭ４２の
内容は現在の格納内容を示すものとする。例えばアドレ
スｎ−１のビット０〜４には“ａ，ｂ，ｃ，ｄ，ｅ”の
データが格納されている。ビットの０〜４はそれぞれ画
像上の１ラインのデータに相当し、ビット０のデータは
最も最近ＲＡＭ４２に格納されたものとする。新しいラ
インのデータが入力される時には、ＲＡＭ４２の内容が
アドレス０から順次リードされ、ラッチ４１に入力され
る。この時、ＲＡＭ４２とラッチ４１は図１３に示すよ
うに１ビットずつシフトする形式で接続されているため
に、例えばアドレスｎ−１のデータからは“ｅ”があふ
れ、“ａ，ｂ，ｃ，ｄ”が格納される。

【００３０】ラッチ４１の入力Ｄ₀には、この時コント
ローラ２０側からのアドレスｎ−１上のデータ“ｖ”が
入力され、これらのデータはラッチ４１を介して再びＲ
ＡＭ４２に格納される。この動作を１ライン分繰り返し
行うことにより入力される１ライン分のデータは、ＲＡ
Ｍ４２上でビット０の位置に格納される。ビット１〜４
に格納されているデータはビットの番号の順に新しく格
納されたライン上のデータを示す。またＲＡＭ４２のア
ドレスによって各ラインの印字開始位置に近いデータか
ら順に左側から並んで格納される。ＲＡＭ４２上のデー
タは、印字に先立って領域外を走査する間に、連続的に
“０”を書き込むことでクリアされる。

【００３１】図１１においてＲＡＭ４２に１ライン分の
データが新たに入力されると、例えば５ライン上のそれ
ぞれ４個の画素から構成されるウィンドウに対するニュ
ーラルネットワーク４４の処理が行われるが、それに先
立ってＲＡＭ４２からシフトレジスタ４３ａ〜４３ｎへ
のデータ入力が行われる。

【００３２】図１４はシフトレジスタへのデータ入力の
説明図である。ＲＡＭ４２上での現在処理すべきウィン
ドウがアドレスｎ−１から始まるものとすると、先ずそ
のアドレス上のビット０〜４の位置のデータ“Ａ，Ｂ，
Ｃ，Ｄ，Ｅ”がそれぞれ５つのシフトレジスタに入力さ
れる。次にアドレスｎのデータがそれぞれ５つのシフト
レジスタに入力されるが、その時アドレスｎ−１にあっ
たデータはシフトレジスタ内でシフトされる。

【００３３】図１５はＲＡＭ４２とシフトレジスタ４３
ａ〜４３ｎとの接続図である。同図において、ＲＡＭ４
２からアドレスに従って順次１ビットずつシリアルに出
力されるデータは各ビット位置に対応するシフトレジス
タに入力され、各シフトレジスタ上で１ビットずつ、図
では下方にシフトされながら格納される。

【００３４】１つのウィンドウ上のデータが各シフトレ
ジスタに格納されると、図１１においてニューラルネッ
トワークへ各シフトレジスタ４３ａ〜４３ｎからの出力
が行われる。この出力はパラレルに行われる。従って各
シフトレジスタはシリアル／パラレル変換を行うことに
なる。

【００３５】このシフトレジスタへのデータ入出力はニ
ューラルネットワークの処理速度に応じて行われるもの
であり、図１１ではカウンタ４９の発生するカウント値
によって制御される。一般にニューラルネットワークの
処理速度はあまり早くないために、例えばＲＡＭ４２へ
の画像データ入力、すなわちカウンタ４８の発生するカ
ウント値でのタイミングで行われるデータ入力とは無関
係のタイミングで、ニューラルネットワーク４４へのデ
ータ入力が行われる。なお各シフトレジスタ４３ａ〜４
３ｎ内のデータは各行の先頭で全てクリアされる。

【００３６】ニューラルネットワーク４４の処理結果、
すなわち中央の画素としてのドットのサイズと位置（シ
フト）との修正用データは、ＲＡＭ４５を介してラッチ
４６、およびパルス幅補正回路４７に出力される。ＲＡ
Ｍ４５は入力側と同様にニューラルネットワーク４４と
発光パルス補正信号出力とのタイミングの調整用に用い
られる。なお、ここではニューロ４４の出力する中央画
素に対する修正データはサイズ用に４ビット、位置（シ
フト）用に２ビットの計６ビットとする。

【００３７】図１６は図１１のパルス幅補正回路４７の
構成ブロック図である。同図において、パルス幅補正回
路４７はラッチ４６からの６ビットの出力とラッチ４６
を介さずにＲＡＭ４５からの直接の出力６ビットとの合
計12ビットがアドレスとして入力されるリードオンリメ
モリ( ＲＯＭ) ４８、およびＲＯＭ４８の出力が入力さ
れ、パラレル／シリアル変換を行って発光パルス補正信
号を出力するシフトレジスタ４９から構成されている。

【００３８】図１７はドットのサイズとシフトとの指定
に対する発光パルスの例である。同図(a) はサイズが８
／８でシフトが中央、すなわち本来の入力位置に最大の
大きさのドットを打つ指定に対する発光パルスであり、
この時の発光信号は８ビットの全てが１となっている。
これに対して同図(b) に示すようにサイズが２／８、シ
フトが中央の指定の時には、発光パルス補正信号は中央
の４，５ビットが１で、他の全てのビットが０である。

【００３９】図１７(c) はサイズが８／８、シフト右の
指定に対するものであり、補正信号は１〜３ビットが
０，４〜８ビット目が１となっているが、これは現在の
ウィンドウに対する補正信号であり、本来サイズが８／
８の指定の時には図(a) に示したように８つのビットに
対して信号値が‘１’となるために、残りの３ビットに
対する‘１’は次のウィンドウに対する発光パルス補正
信号出力時に出力されなければならない。また、同図
(d) に示すようにサイズ４／８、シフト右の指定に対し
ては、右側にはみ出す１ビットの‘１’を次のウィンド
ウに対する補正信号出力時に出力しなければならない。

【００４０】図１８は、前のウィンドウのドットに対す
る残りデータと現在のドットに対するデータとを合成し
て、発光パルス補正信号とする例である。図１６に示す
ようにＲＯＭ４８のリードアドレスは、ラッチ４６に格
納されている前のウィンドウの中央のドットに対するサ
イズとシフトの指定データと、ＲＡＭ４５から直接入力
される現在のウィンドウの中央のドットに対するサイズ
とシフトの指定データとからなっており、ＲＯＭ４８内
にはこのアドレスに対して合成して出力すべき発光パル
ス補正信号が格納されており、そのデータがシフトレジ
スタ４９を介してシリアル信号として光学ユニット３６
に出力される。

【００４１】図１９は画質補正回路の動作タイミングチ
ャートである。同図において、図１０の光学ユニット３
６から、例えばビーム走査の基準となる位置に設けたビ
ームセンサがビームを検出し、ビームディテクト信号
（ＢＤ）が入力されると、図１１のカウンタ４８，４９
がリセットされると共に、ビデオデータクロック（ＶＤ
ＣＬＫ）に従って、図１０のコントローラ２０から図１
１のＲＡＭ４２へのデータ入力が行われる。この時のラ
イトアドレスはカウンタ４８によって指定される。１ラ
イン分のデータが書き込まれると、その後次のＢＤ信号
が入力されるまで書き込み禁止となる。これは領域外の
データをライトしないためである。なお０から2047のア
ドレスは１ライン分の書き込みアドレスを示す。

【００４２】一方、ＲＡＭ４２からニューロ４４へのデ
ータ出力もＢＤ信号の入力と共に開始されるが、その入
力はＲＡＭ４２へのデータ入力のタイミングより遅いタ
イミングで行われる。そしてニューロ４４上で１つのウ
ィンドウに対する処理が終了するたびに、ＲＡＭ４５へ
のドットサイズとシフトのデータ出力が行われる。この
出力はカウンタ４９のカウント値によって行われる。こ
の時ＲＡＭ４５には１本前のラインに対するドットの補
正データとしてのサイズおよびシフトのデータが格納さ
れており、このデータはコントローラからＲＡＭ４２へ
のデータ入力のタイミングと同一のタイミング、すなわ
ちカウンタ４８の出力するカウント値に応じて、ラッチ
４６およびパルス幅補正回路４７に出力される。

【００４３】図１１において、ニューロ４４内の各ニュ
ーロンに対する入力結合の重みはあらかじめシミュレー
ション、すなわちバックプロパゲーション法による学習
によって決定される。５×３の大きさを持つウィンドウ
に対する修正パターン、すなわち教師データの例を図２
０に示す。同図において矢印の上が入力データ、下が入
力データに対する修正パターン、すなわち教師データで
ある。図２０において、上段の教師パターンは縦の斜め
線に対する教師パターンを示し、例えば最も左側の教師
パターンはウィンドウの中央の画素に対するドットを１
／３だけ左側に寄せることを示している。なおこの教師
パターンで色の薄い黒丸は現在修正対象となっていない
画素を示している。

【００４４】図２０の中段の教師パターンは横の斜め線
に対するジャギーの減少処理を示し、修正対象のドット
の大きさを図７の60％とすることを示している。また下
段の右側２個の教師パターンは、横の斜め線に対するジ
ャギーの修正において修正対象のドットの大きさを図７
の30％とすることを示し、この修正の後に次の修正対
象、すなわち１つ右の白丸に対して中段の教師パターン
に示すように60％の大きさのドットを打つことにより、
横方向の斜め線のジャギーを目立たなくさせることがで
きる。

【００４５】図２１も図２０と同様にジャギーを低減す
るための修正パターンすなわち教師パターンの例であ
る。同図において、例えば上段の左から２番目の教師パ
ターンでは縦方向と横方向の黒線の交点において、トナ
ーの盛り上がりを防止するためにドットの径を60％とす
る修正が行われる。

【００４６】

【発明の効果】以上詳細に説明したように、本発明によ
ればニューラルネットワークを用いることにより、学習
させたパターン以外のパターンに対しても画像データの
補正を行うことができ、マスクパターンを持つ必要がな
いためにメモリの節約が可能となる。

【００４７】また本発明においては、ニューラルネット
ワークの動作が１ドット分の印字の時間より長くても画
質改善が可能となる。さらにドットの補正データとし
て、現在のウィンドウ上の中央の画素としての今のドッ
トの時系列データと前のドットの残りの部分とをＲＯＭ
上で実質的に合成することにより、回路が単純化され、
補正ドットの大きさ、位置を示す発光パターンがＲＯＭ
の交換のみで容易に変更できる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】ニューロンの動作の説明図である。

【図３】ニューラルネットワークのモデルを示す図であ
る。

【図４】シグモイド関数を示す図である。

【図５】ステップ関数を示す図である。

【図６】入力層のユニットへの画素の割り当ての実施例
を示す図である。

【図７】画素の大きさの実施例を示す図である。

【図８】変換データとしての画素の位置の実施例を示す
図である。

【図９】出力層ユニットの出力値と画素の位置、サイズ
の対応の実施例を示す図である。

【図１０】画像形成装置としてのプリンタの全体構成を
示すブロック図である。

【図１１】画質補正回路の詳細構成を示すブロック図で
ある。

【図１２】１ラインの画像データ入力の説明図である。

【図１３】画像データ入力側のラッチとＲＡＭとの接続
図である。

【図１４】シフトレジスタへのデータ入力の説明図であ
る。

【図１５】画像データ入力側のＲＡＭとシフトレジスタ
との接続図である。

【図１６】パルス幅補正回路の構成を示すブロック図で
ある。

【図１７】ドットのサイズとシフトとによって指定され
る発光パルス補正信号の例を示す図である。

【図１８】前のウィンドウのドットの残りデータと現在
のウィンドウのドットデータとの合成による発光パルス
補正信号の例を示す図である。

【図１９】画質補正回路の動作タイミングチャートであ
る。

【図２０】修正パターン（教師パターン）の実施例を示
す図（その１）である。

【図２１】修正パターン（教師パターン）の実施例を示
す図（その２）である。

【図２２】入力画像データの画質向上法の従来例を説明
する図である。

【符号の説明】

１０ウィンドウデータ切り出し手段１１画素サイズ・位置変換手段１２発光パルス補正手段２０コントローラ２１画質補正回路２２印字機構３６光学ユニット４２，４５メモリ（ＲＡＭ）４３ａ〜４３ｎシフトレジスタ４４ニューロ（ニューラルネットワーク）４７パルス幅補正回路

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｎ 1/40 １０１Ｃ 9068−5Ｃ

Claims

【特許請求の範囲】

【請求項１】入力画像データから、１本以上のライン
上の各１つ以上の画素によって構成されるウィンドウ内
の画素のデータを切り出すウィンドウデータ切り出し手
段（１０）と、ニューラルネットワークによって構成され、該ウィンド
ウデータ切り出し手段（１０）が切り出したウィンドウ
の特定の画素を変換して、該中央画素に対する補正用デ
ータとして出力する画素サイズ・位置変換手段（１１）
と、該画素サイズ・位置変換手段（１１）が出力する補正デ
ータによって、補正後のドットを打つための発光パルス
補正信号を出力する発光パルス補正手段（１２）とを備
え、入力画像のジャギーを減少させ、高品位化を計るこ
とを特徴とする画像形成装置。
【請求項２】前記発光パルス補正手段（１２）が、前
記ウィンドウデータ切り出し手段（１０）が出力するウ
ィンドウの特定の画素に対する補正データの出力時点
で、該補正データに加えて、該出力時点より一時点前に
出力され、該ウィンドウ内で特定画素に隣接する画素に
対する補正データを用いて、該特定画素に対する発光パ
ルス補正信号を出力することを特徴とする請求項１記載
の画像形成装置。
【請求項３】前記画素サイズ・位置変換手段（１１）
が、前記ウィンドウデータ切り出し手段（１０）による
ウィンドウ切り出しの動作周期、および発光パルス補正
手段（１２）による発光パルス補正信号出力の動作周期
より長い動作周期で、１つのウィンドウの特定画素に対
する補正データを出力するニューラルネットワークによ
って構成されることを特徴とする請求項１記載の画像形
成装置。