JPH05323364A

JPH05323364A - 液晶表示装置

Info

Publication number: JPH05323364A
Application number: JP12592092A
Authority: JP
Inventors: Yasunori Miura; 靖憲三浦; Makoto Shibusawa; 誠渋沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-05-19
Filing date: 1992-05-19
Publication date: 1993-12-07

Abstract

(57)【要約】【目的】液晶表示装置の大画面化、高精細化に寄与す
る。【構成】この液晶表示装置は、マトリクス状に配置され
た走査線２および信号線３と、走査線２および信号線３
に囲まれた領域に配置された表示画素４と、これらの走
査線２および信号線３の交差部に配置され、走査線２に
ゲート電極２１が接続され信号線３に信号電極２４が接
続され表示画素４に画素電極２５が接続されたＴＦＴ５
とを表示画素電極アレイ１上に形成し、この表示画素電
極アレイ１と共通電極基板２８とで液晶層を挟持してな
る液晶表示装置であって、表示画素４に接続された画素
電極２５の幅Ｗ１に対して、交流駆動させた場合の負極
性書き込み時に液晶層に少なくとも所定の書き込み電流
が流れるように信号線３に接続した信号電極２４の幅Ｗ
２を狭く形成している。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば薄膜トランジ
スタ（以下、ＴＦＴと称す）が形成された表示画素電極
アレイなどを有する液晶表示装置に関する。

【０００２】

【従来の技術】近年、液晶表示装置の中でも、特にテレ
ビ表示やグラフィックディスプレイなどを指向した大画
面で高精細なアクティブマトリクス型液晶表示装置（以
下、ＬＣＤと称す）の開発および実用化が盛んに行われ
ている。

【０００３】このＬＣＤの大画面化、高精細化に伴い表
示画素を形成するアレイ基板（表示画素電極アレイ）
は、高密度積層技術により形成されることから、その構
造上、金属層と金属層とが所定間隔で対向する部分（寄
生容量部）が増加する傾向にあり、液晶駆動時にこの寄
生容量部が影響を及ぼすことからこの寄生容量部の低減
化が急務となっている。

【０００４】従来からＬＣＤには、クロストークのない
高コントラスト表示ができるように、各表示画素の駆動
と制御とを行う手段として半導体スイッチが用いられて
いる。その半導体スイッチとしては、単結晶Si基板上に
形成されたMOSFETや、透過型表示が可能で表示面大型化
が容易なＴＦＴなどが用いられる。

【０００５】例えばこのＴＦＴを設けたＬＣＤは、その
液晶駆動部を、図３に示すような等化回路で表すことが
できる。

【０００６】同図に示すように、信号線３１と走査線３
２とがマトリクス状に交差しており、この交差位置にＴ
ＦＴ３３が接続されている。この場合、ＴＦＴ３３の信
号電極３４が信号線３１に接続され、ＴＦＴ３３のゲー
ト電極３５が走査線３２に接続されている。また、ＴＦ
Ｔ３３の画素電極３６は、液晶層を挟持する2 つの電極
のうち表示画素３７に接続されている。一方、対向する
共通電極３８は直流的に一定の電圧に保持される。この
等化回路には、上記した寄生容量として表示画素３７と
走査線３２の間に走査線容量Ｃg が存在する。

【０００７】このような等化回路のＬＣＤでは、走査線
３２よりゲート電極３５に走査線選択電圧（走査パル
ス）が印加されている期間、表示画素電圧と信号線３１
を通じて信号電極３４に印加される映像信号電圧とは同
じ電位になり、走査線非選択電圧が印加されている期
間、表示画素３７の側でこの電圧が保持される。この結
果、共通電極３８によって所定電位に保持されている液
晶層には、表示画素３７との間に映像信号電圧に応じた
電位差が生じる。ＬＣＤはこの電位差を制御することに
より液晶層の配列状態を変化させ、この変化で各画素部
分の光の透過率を変化させ表示画像を得るようにしてい
る。

【０００８】一方、ＬＣＤをその電位差を制御して直流
駆動すると、ＬＣＤ内の液晶層が電気分解して劣化を起
こし寿命が短くなるため、通常、直流電圧の極性を正負
に切り換えて交流駆動が行われる。この場合、負極性書
き込み時に信号電極３４がソースとして働き、また、正
極性書き込みの時に画素電極３６がソースとして働く。

【０００９】例えば、図４のタイミングチャートに示す
ように、映像信号センター電圧Ｖsig.c を所定の直流電
位に設定し、この映像信号センター電圧Ｖsig.c に対し
て偶奇フレームで正負対称に映像信号電圧Ｖsig を設定
することによって交流駆動が行われる。つまり、この映
像信号電圧Ｖsig は、映像信号センター電圧Ｖsig.cと
映像信号に対応した正負対称な交流電圧とが加算された
ものになる。

【００１０】次に、交流駆動時のゲート電圧Ｖg と映像
信号電圧Ｖsig と表示画素電極電圧Ｖp とのタイミング
について説明する。

【００１１】同図において、負極性保持期間Ｔ１内で
は、表示画素電極電圧Ｖp は映像信号センター電圧Ｖsi
g.c に対して低い電圧値を保持しているが、映像信号電
圧Ｖsig の極性が正極性に変わった後の正極性書き込み
の期間Ｔ２になると、表示画素電極電圧Ｖp は映像信号
電圧Ｖsig に近似してゆき映像信号センター電圧Ｖsig.
c より高い電圧値になる。そして、正極性書き込み期間
Ｔ２が終了するとき（ゲート電圧Ｖg の印加が終了する
とき）に、表示画素電極電圧Ｖp はＴＦＴのゲート・画
素電極間の寄生容量の存在に起因する突き抜け電圧によ
り若干のレベルシフトを起こすが、正極性保持期間Ｔ３
中はその電圧値を保持する。

【００１２】続いて、正極性保持期間Ｔ３内に映像信号
電圧Ｖsig の極性が負極性に変わり、さらに、ゲート電
圧Ｖg が印加されて負極性書き込み期間Ｔ４になると、
表示画素電極電圧Ｖp は映像信号電圧Ｖsig に近似して
ゆき映像信号センター電圧Ｖsig.c に対して低い電圧値
になる。そして、負極性書き込み期間Ｔ４が終了したと
きにレベルシフトを起こし、上記同様に負極性保持期間
Ｔ５、その電圧値を保持する。なお、共通電極３８の対
向電極電圧は、映像信号センター電圧Ｖsig.cよりも突
き抜け電圧によるレベルシフト分だけ低い値に設定す
る。

【００１３】ここで、図５を参照して従来のＬＣＤの表
示画素電極アレイ構成について説明する。

【００１４】同図に示すように、表示画素電極アレイ５
１には、複数の信号線５２および走査線５３がマトリク
ス状に形成されている。また、この表示画素電極アレイ
５１のマトリクス状の各線で囲まれた領域内には、表示
画素５４が形成されている。さらに、このマトリクス状
に交差するそれぞれの位置には、ＴＦＴ５５が形成され
ている。このＴＦＴ５５の各電極のうち、信号線５２に
接続されている信号電極５６と、表示画素５４に接続さ
れている画素電極５７との電極幅Ｗ３は等しく形成され
ている。

【００１５】このように電極幅Ｗ３が等しく形成された
ＴＦＴ５５の電流−電圧特性について図６を参照して説
明する。同図は、交流駆動するにあたり、正・負それぞ
れの極性時で、書き込みに要する電流を比較したもので
ある。

【００１６】同図に示すように、例えばドレイン・ソー
ス間電圧の変化に対して所定間隔でゲート・ソース間電
圧をサンプリングした場合、信号電極側ソースの（負極
性）書き込みでは、ゲート・ソース間電圧は一定、例え
ば26ボルト（図中●部）を維持し、この曲線上で書き込
み電流、つまりゲート・ソース間電流が決定される。

【００１７】これに対して画素電極側ソースの（正極
性）書き込みでは、ゲート・ソース間電圧は、例えば26
ボルトから24、22、20…ボルト（図中○部）というよう
に減少してゆくので、ゲート・ソース間電流もこれに応
じて少なくなる。すなわち、画素電極側ソース時の方が
書き込み電流が少ない状態で書き込みが行われるのに対
して、信号電極側ソース時の方が多くの電流を流した状
態で書き込みが行われる。よって、信号線側ソース時の
方が楽に書き込みが行われる。

【００１８】ところで、表示画素電極アレイ５１上で寄
生容量を生じる部分（寄生容量部）は、信号線５２と走
査線５３との交差部と、ＴＦＴ５５のチャネル領域とで
ある（図中、斜線で示す部分）。なお、図３の等化回路
において走査線容量Ｃg となる部分は、後者のＴＦＴ５
５のチャネル領域である。

【００１９】この場合、走査線５３より印加される走査
パルスの形状はＣＲ積で決定されるため、走査線容量Ｃ
g が、例えば大きくなれば、それに比例して走査パルス
の波形のなまりも大きくなる。走査パルスの波形がなま
ると、それだけ信号書き込み時間が短くなり、画素電位
の書き込みにはよいことではない。

【００２０】しかしながら、近年、液晶表示装置の大画
面化・高精細化に伴い表示画素４の数が増化する傾向に
あるため、表示画素を駆動するＴＦＴ５５などの数も増
え、寄生容量部の面積は益々増加することになる。

【００２１】

【発明が解決しようとする課題】上述したように大画面
化・高精細化の方向にある液晶表示装置では、寄生容量
部が増加し、液晶駆動に影響を与えるという問題があっ
た。

【００２２】本発明は、このような課題を解決するため
になされたもので、ＴＦＴの信号書き込み動作に影響の
ない範囲で寄生容量を低減することのできる液晶表示装
置を提供することを目的としている。

【００２３】

【課題を解決するための手段】本発明は上記した目的を
達成するために、マトリクス状に配置された走査線およ
び信号線と、前記走査線および信号線に囲まれた領域に
配置された表示画素と、これらの走査線および信号線の
交差部に配置され、前記走査線に第１の電極が接続され
前記信号線に第２の電極が接続され前記表示画素に第３
の電極が接続された半導体スイッチング素子とを第１の
基板上に形成し、この第１の基板と共通電極が形成され
た第２の基板とで液晶層を挟持してなる液晶表示装置に
おいて、前記半導体スイッチ素子を交流駆動させ、その
負極性書き込み時に少なくとも書き込み電流を供給可能
な範囲で前記第３の電極の幅に対して前記第２の電極の
幅を狭く形成したことを特徴としている。

【００２４】

【作用】本発明の液晶表示装置は半導体スイッチ素子を
用いて液晶を交流駆動する。この場合の負極性書き込み
時に少なくとも書き込み電流を供給可能な範囲で第３の
電極の幅に対して第２の電極の幅を狭く形成している。

【００２５】すなわち、第２の電極の幅を狭くしたこと
による半導体スイッチ素子の動作影響はなく、この電極
の面積が削減された分の走査線容量Ｃg が削減されて、
装置全体としての寄生容量が低減される。

【００２６】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。

【００２７】図１はこの発明の一実施例を示すアクティ
ブマトリクス型液晶表示装置（以下、ＬＣＤと称す）の
表示画素電極アレイの部分平面図、図２は図１のＡ−Ａ
断面図である。

【００２８】図１において、１は第１の基板としての表
示画素電極アレイである。この表示画素電極アレイ１に
は、複数の走査線２および信号線３がマトリクス状に交
差するように形成されている。また、この表示画素電極
アレイ１には、走査線２と信号線３とに囲まれた領域に
表示画素４が形成されている。さらに、各走査線２およ
び信号線３の交差位置には、ＴＦＴ５が形成されいる。

【００２９】続いて、図２を参照してこの表示画素電極
アレイ１の積層構造について説明する。

【００３０】同図に示すように、表示画素電極アレイ１
上には、第１の電極としてのゲート電極２１が形成され
ており走査線２に接続されている。このゲート電極２１
上には、絶縁層２２を介して半導体層２３が形成されて
いる。この半導体層２３上には、第２の電極としての信
号電極２４と第３の電極としての画素電極２５とが所定
間隔をもって形成されており、信号電極２４は信号線３
に、画素電極２５は表示画素４にそれぞれ接続されてい
る。この信号電極２４および画素電極２５の上には配向
膜２６が形成されている。このように形成されている表
示画素電極アレイ１と共通電極２７を形成した第２の基
板としての共通電極基板２８とで液晶層２９を挟持する
ことによりこのＬＣＤが得られる。

【００３１】また、図１において、表示画素４に接続さ
れた画素電極２５の幅Ｗ１に対して信号線３に接続され
た信号電極２４の幅Ｗ２を狭く形成している。この幅Ｗ
２は、少なくとも書き込み電流を供給可能な範囲で狭く
形成しており、画素電極２５の幅Ｗ１に対して、例えば
1/2 程度としている。半導体層２３上に形成された互い
の電極接合面の面積で比較した場合でも、その面積比で
は1/2 程度である。信号電極２４の幅Ｗ２を狭くして、
その分、ＴＦＴ５のチャネル領域を少しでも小さくする
ために、半導体層２３もそれぞれの電極幅Ｗ１、Ｗ２に
合わせて、例えば台形状にしている。

【００３２】このＬＣＤの場合、ＴＦＴのドレイン・ソ
ース間に流れる電流（以下、書き込み電流Ｉdsと称す）
を求める式（Ａ）に基づいてＴＦＴの各電極が形成され
ている。

【００３３】Ｉds＝μ・Ｃ・Ｗ／Ｌ｛（Ｖgs−Ｖth）Ｖds−Ｖds²／2 ｝（Ａ）但し、μ：移動度、Ｃ：酸化膜容量、Ｗ：ＴＦＴのチャ
ネル幅Ｌ：ＴＦＴのチャネル長、Ｖgs：ゲート・ソース間電圧Ｖds：ドレイン・ソース間電圧、Ｖth：しきい値電圧上式（Ａ）より書き込み電流Ｉdsは、ＴＦＴのチャネル
幅Ｗに比例することが判る。また、この書き込み電流Ｉ
dsを決定するときに影響するチャネル幅Ｗは、ＴＦＴの
電極のうち、ソースとして働く側の電極の幅であること
が判っている。したがって、書き込み電流Ｉdsに影響を
与えることがない方の電極幅（ドレインとして働く側の
電極の幅）をある程度の幅まで小さく形成しても負極性
時の信号書き込みは行える。ここで言う「ある程度の
幅」とは、液晶層に少なくとも所定値、例えば正極性時
の書き込み電流とほぼ同じ電流を流せるような電極の幅
のことである。

【００３４】また、正極性書き込み時は、表示画素２５
側の電極幅Ｗ１の方が上式（Ａ）のＷとして働くので、
信号電極２４の幅Ｗ２を狭くしても信号の書き込みには
影響がない。

【００３５】このＬＣＤは、従来と同様に交流駆動なの
で、負極性書き込み時に信号電極２４がソースとして働
き、また正極性書き込みの時は画素電極２５がソースと
して働く。信号電極２４の幅Ｗ２を狭くすることによっ
て、図６における画素電極側ソースの書き込み電流特性
のような書き込み経路にはならずに、その書き込み経路
は放物線形状を保ったまま低電流側にシフトする。この
ときの信号電極２４の幅Ｗ２の値は、正極性書き込み時
のドレイン・ソース間電流の総量がほぼ等しくなるよう
に選ぶ必要がある。すなわち、動作的には異なるが、書
き込まれる電流のトータル値は等しくなる。

【００３６】このように本実施例の液晶表示装置によれ
ば、ＴＦＴ５の画素電極２５の幅Ｗ１に対して信号電極
２４の幅Ｗ２を1/2 程度まで小さく形成したことによ
り、従来に比較してＴＦＴ５の書き込み能力は変わらず
に装置全体として寄生容量部の面積を少なくとも15〜25
％程度は削減できる。したがって、この分の大画面化、
高精細化ができるようになる。

【００３７】なお、本発明では、実施例において半導体
層を台形状としたが、長方形でもよくその形状は限定さ
れるものではない。

【００３８】

【発明の効果】以上説明したように本発明の液晶表示装
置によれば、表示画素に接続した第３の電極の幅に対し
てＴＦＴの信号線に接続した第２の電極の幅を狭く形成
したのでＴＦＴに起因する走査線容量が低減され、装置
全体しての寄生容量を低減することができる。

【００３９】この結果、液晶表示装置の大画面化、高精
細化に寄与することができる。

【図面の簡単な説明】

【図１】本実施例のアクティブマトリクス型液晶表示装
置の構成を示す平面図である。

【図２】図１のＡ−Ａ線断面図である。

【図３】一般的なアクティブマトリクス型液晶表示装置
の任意の画素における等価回路を示す図である。

【図４】ゲート電圧Ｖg と映像信号電圧Ｖsig と表示画
素電極電圧Ｖp とのタイミングチャートである。

【図５】従来のアクティブマトリクス型液晶表示装置の
構成を示す平面図である。

【図６】図５のＴＦＴの電流−電圧特性を示す図であ
る。

【符号の説明】

１…表示画素電極アレイ、２…走査線、３…信号線、４
…表示画素、５…ＴＦＴ、２１…ゲート電極、２２…絶
縁層、２３…半導体層、２４…信号電極、２５…画素電
極、２６…配向膜、２７…共通電極、２８…共通電極基
板。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/12 Ａ 29/784

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配置された走査線および
信号線と、前記走査線および信号線に囲まれた領域に配
置された表示画素と、これらの走査線および信号線の交
差部に配置され、前記走査線に第１の電極が接続され前
記信号線に第２の電極が接続され前記表示画素に第３の
電極が接続された半導体スイッチ素子とを第１の基板上
に形成し、この第１の基板と共通電極が形成された第２
の基板とで液晶層を挟持してなる液晶表示装置におい
て、前記半導体スイッチ素子を交流駆動させ、その負極性書
き込み時に少なくとも書き込み電流を供給可能な範囲で
前記第３の電極の幅に対して前記第２の電極の幅を狭く
形成したことを特徴とする液晶表示装置。