JPH053255A - 半導体装置における多層金属配線層の形成方法 - Google Patents
半導体装置における多層金属配線層の形成方法Info
- Publication number
- JPH053255A JPH053255A JP17779691A JP17779691A JPH053255A JP H053255 A JPH053255 A JP H053255A JP 17779691 A JP17779691 A JP 17779691A JP 17779691 A JP17779691 A JP 17779691A JP H053255 A JPH053255 A JP H053255A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- metal wiring
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 エッチバック処理を施す手法を適用せずに接
触抵抗の低いコンタクトをとることができる多層金属配
線層を形成する。 【構成】 半導体基板上にＳＯＧ膜を備えた絶縁層を介
して多層の金属配線層を形成するに当たり、上記絶縁層
にスルーホールを形成して、この層の下方にて予め形成
した金属層を露出させ、次いで有機洗浄、水洗、さら
に、揮発性の良い低分子量有機物によって洗浄してＳＯ
Ｇ膜中の水分を置換したのち、真空雰囲気中にて加熱処
理を施し、次いで、スパッタ法により該金属層表面の付
着物の除去後にこれと接続する新たな金属配線層を該絶
縁層上に形成する。
触抵抗の低いコンタクトをとることができる多層金属配
線層を形成する。 【構成】 半導体基板上にＳＯＧ膜を備えた絶縁層を介
して多層の金属配線層を形成するに当たり、上記絶縁層
にスルーホールを形成して、この層の下方にて予め形成
した金属層を露出させ、次いで有機洗浄、水洗、さら
に、揮発性の良い低分子量有機物によって洗浄してＳＯ
Ｇ膜中の水分を置換したのち、真空雰囲気中にて加熱処
理を施し、次いで、スパッタ法により該金属層表面の付
着物の除去後にこれと接続する新たな金属配線層を該絶
縁層上に形成する。
Description
【０００１】
【産業上の利用分野】この発明は、層間絶縁膜の平たん
化に用いて有用なSOG(Spin On Grass)を有する絶縁膜の
層を備える半導体装置の多層金属配線層の形成方法の改
良に関するものである。
化に用いて有用なSOG(Spin On Grass)を有する絶縁膜の
層を備える半導体装置の多層金属配線層の形成方法の改
良に関するものである。
【０００２】
【従来の技術】配線層間膜としてSOG 膜を含む絶縁膜を
用いた半導体装置においては、その基板上に多層金属配
線層を形成する工程で、とくにSOG膜に水分が浸透する
ために、後の乾燥工程でこれを原因にして金属層表面に
酸化物が生成され、配線のコンタクト不良を起こした
り、接触抵抗の増大を招く不利があった。
用いた半導体装置においては、その基板上に多層金属配
線層を形成する工程で、とくにSOG膜に水分が浸透する
ために、後の乾燥工程でこれを原因にして金属層表面に
酸化物が生成され、配線のコンタクト不良を起こした
り、接触抵抗の増大を招く不利があった。
【０００３】すなわち、半導体装置の基板に例えば、Al
の如き金属になる配線層を、絶縁層を介して多層にわた
って形成するには、半導体装置の基板上に形成した上記
の絶縁膜にドライエッチング法を適用してスルーホール
を形成し、この絶縁膜の下方にて予め形成したAlの層を
露出させる。そして有機洗浄、水洗、さらにSOG 膜中に
吸湿した水分を除去すべく真空加熱処理を行い、さら
に、加熱処理の際にAl層表面に生じたAl2O3 被膜をArス
パッタ法（逆スパッタ）にて除去し、該Al層につながる
新たなAlの配線層を形成する複数回の同様の工程を繰返
し行う。しかしながら、かかる手法の場合、スパッタ処
理において、該スパッタがチャージアップなどによりデ
バイスに悪影響を与えることから長時間の処理は困難で
あって、結果としてAl2O3 の皮膜が残存するのが避けら
れず、これが金属配線層のコンタクト不良や接触抵抗の
増大させる原因になっていたのである。なお、多層配線
層の形成方法としては、SOG 膜を使用しないレジストエ
ッチバック法や絶縁膜にスルーホールを開孔する際に、
SOG 膜をスルーホール内の側壁に露出させないようにエ
ッチバック処理を施す工程を加えた方法もあるが、かか
る方法はエッチバック処理を入れない方式と比較して平
たん性、スループット、制御性などの点で劣る問題があ
った。
の如き金属になる配線層を、絶縁層を介して多層にわた
って形成するには、半導体装置の基板上に形成した上記
の絶縁膜にドライエッチング法を適用してスルーホール
を形成し、この絶縁膜の下方にて予め形成したAlの層を
露出させる。そして有機洗浄、水洗、さらにSOG 膜中に
吸湿した水分を除去すべく真空加熱処理を行い、さら
に、加熱処理の際にAl層表面に生じたAl2O3 被膜をArス
パッタ法（逆スパッタ）にて除去し、該Al層につながる
新たなAlの配線層を形成する複数回の同様の工程を繰返
し行う。しかしながら、かかる手法の場合、スパッタ処
理において、該スパッタがチャージアップなどによりデ
バイスに悪影響を与えることから長時間の処理は困難で
あって、結果としてAl2O3 の皮膜が残存するのが避けら
れず、これが金属配線層のコンタクト不良や接触抵抗の
増大させる原因になっていたのである。なお、多層配線
層の形成方法としては、SOG 膜を使用しないレジストエ
ッチバック法や絶縁膜にスルーホールを開孔する際に、
SOG 膜をスルーホール内の側壁に露出させないようにエ
ッチバック処理を施す工程を加えた方法もあるが、かか
る方法はエッチバック処理を入れない方式と比較して平
たん性、スループット、制御性などの点で劣る問題があ
った。
【０００４】
【発明が解決しようとする課題】エッチバック処理を施
す手法を適用せずとも接触抵抗の低いコンタクトを取る
ことができる多層金属配線層の形成方法を提案すること
がこの発明の目的である。
す手法を適用せずとも接触抵抗の低いコンタクトを取る
ことができる多層金属配線層の形成方法を提案すること
がこの発明の目的である。
【０００５】
【課題を解決するための手段】この発明は、半導体基板
上に、SOG 膜を備えた絶縁層を介して多層の金属配線層
を形成するに当たり、上記絶縁層に、スルーホールを形
成して、この層の下方にて予め形成した金属層を露出さ
せ、次いで有機洗浄、水洗、さらに、揮発性の良い低分
子量有機物によって洗浄してSOG 膜中の水分を置換した
後、真空雰囲気中にて加熱処理を施し、次いでArスパッ
タ法などにより該金属層表面上の付着物の除去後にこれ
と接続する新たな金属配線層を該絶縁層上に形成するこ
とを特徴とする半導体装置における多層金属配線層の形
成方法である。
上に、SOG 膜を備えた絶縁層を介して多層の金属配線層
を形成するに当たり、上記絶縁層に、スルーホールを形
成して、この層の下方にて予め形成した金属層を露出さ
せ、次いで有機洗浄、水洗、さらに、揮発性の良い低分
子量有機物によって洗浄してSOG 膜中の水分を置換した
後、真空雰囲気中にて加熱処理を施し、次いでArスパッ
タ法などにより該金属層表面上の付着物の除去後にこれ
と接続する新たな金属配線層を該絶縁層上に形成するこ
とを特徴とする半導体装置における多層金属配線層の形
成方法である。
【０００６】
【作用】さて、図１〜図６に、半導体基板の要部断面を
示し、図における番号１はシリコン基板、２は基板１の
表面に形成された酸化膜、３はAl電極、４は層間絶縁層
であってこの層間絶縁層４はこの例ではCVD 膜4a(P-SiO
2)-SOG膜4b-CVD膜4c(P-SiO2)の３層構造からなるものと
して示す。この発明に従い上記層間絶縁層４の表面上に
図６に示すように、Al電極３に接続する新たなAlの配線
層3aを形成するには、まず、図１に示すように、ドライ
エッチングによって層間絶縁層４にスルーホールｈを形
成して、基板１上の電極３を露出させる。次に、基板１
を例えば有機アルカリ液からなる処理液で有機洗浄し、
ついで薬液を充分落とすために水洗してドライエッチン
グの際に生成した絶縁物ｄを除去する。
示し、図における番号１はシリコン基板、２は基板１の
表面に形成された酸化膜、３はAl電極、４は層間絶縁層
であってこの層間絶縁層４はこの例ではCVD 膜4a(P-SiO
2)-SOG膜4b-CVD膜4c(P-SiO2)の３層構造からなるものと
して示す。この発明に従い上記層間絶縁層４の表面上に
図６に示すように、Al電極３に接続する新たなAlの配線
層3aを形成するには、まず、図１に示すように、ドライ
エッチングによって層間絶縁層４にスルーホールｈを形
成して、基板１上の電極３を露出させる。次に、基板１
を例えば有機アルカリ液からなる処理液で有機洗浄し、
ついで薬液を充分落とすために水洗してドライエッチン
グの際に生成した絶縁物ｄを除去する。
【０００７】この状態においてスルーホールｈより露出
させたAl電極３には、図２に示すように、水洗洗浄の際
に薄いAl2O3 などの絶縁物が生成される。また、層間絶
縁層４の特にSOG 膜4bには水分が浸透し、スルーホール
部表面についても水分が吸着しているので、次の段階と
して、この基板１を揮発性のよい低分子量有機物として
例えばメタノール、あるいはエタノールなどを収容した
処理槽で充分洗浄し、SOG 膜4b中における水分やスルー
ホール部表面における水分を図３に示すように、メタノ
ールあるいはエタノールと置換する。そして次に、スピ
ンドライヤーによる該基板１の乾燥後、好ましくは 200
〜 300℃の温度域のもとに真空加熱処理を施して図４に
示すように、SOG 膜4bからの脱ガスを行う。この際、SO
G 膜4a中の水分は揮発性の良好なメタノールあるいはエ
タノールなどで置換されているので、脱ガスの際にAl電
極の酸化によるAl2O3 の生成は促進されるようなことは
ない。なお、スルーホールｈにおて露出させたAl電極３
の表面には、水洗洗浄の際に生成した絶縁物が付着して
いるため、図５に示す如くArスパッタ処理などで該電極
層の付着物を取り除く必要があるが、その際の処理時間
は比較的短時間でよく、したがって、該スパッタ処理が
半導体基板の品質に悪影響を及ぼすことがない。上記の
Al配線槽3aの上に絶縁膜を形成し、さらにそこに配線槽
3aにつながる配線層を生成する場合には上述した同様の
要領に従えばよい。
させたAl電極３には、図２に示すように、水洗洗浄の際
に薄いAl2O3 などの絶縁物が生成される。また、層間絶
縁層４の特にSOG 膜4bには水分が浸透し、スルーホール
部表面についても水分が吸着しているので、次の段階と
して、この基板１を揮発性のよい低分子量有機物として
例えばメタノール、あるいはエタノールなどを収容した
処理槽で充分洗浄し、SOG 膜4b中における水分やスルー
ホール部表面における水分を図３に示すように、メタノ
ールあるいはエタノールと置換する。そして次に、スピ
ンドライヤーによる該基板１の乾燥後、好ましくは 200
〜 300℃の温度域のもとに真空加熱処理を施して図４に
示すように、SOG 膜4bからの脱ガスを行う。この際、SO
G 膜4a中の水分は揮発性の良好なメタノールあるいはエ
タノールなどで置換されているので、脱ガスの際にAl電
極の酸化によるAl2O3 の生成は促進されるようなことは
ない。なお、スルーホールｈにおて露出させたAl電極３
の表面には、水洗洗浄の際に生成した絶縁物が付着して
いるため、図５に示す如くArスパッタ処理などで該電極
層の付着物を取り除く必要があるが、その際の処理時間
は比較的短時間でよく、したがって、該スパッタ処理が
半導体基板の品質に悪影響を及ぼすことがない。上記の
Al配線槽3aの上に絶縁膜を形成し、さらにそこに配線槽
3aにつながる配線層を生成する場合には上述した同様の
要領に従えばよい。
【０００８】
【実施例】上掲図１〜図６に従いP-SiO2 (2000Å) →SG
O(600 〜1200Å, 400 ℃キュア)→P-SiO2 (4000Å) の
絶縁被膜を有するSi基板に対し、まずフルオロカーボン
系のCHF3, C2F6などを使用してドライエッチングを施し
サイズが1.2 μm 以上のコンタクトホールを形成し、次
いで有機アミン系溶剤（商品名：MS2001)を用いて100
℃, ５分の条件にて洗浄を行った。そして次に、純水に
て10分間リンス、さらに、メタノール、エタノール、IP
A などの低分子量有機物にて10分間リンスしてSOG 膜中
の水分を置換した後、10-3Torr程度の真空雰囲気中で 4
00℃、30分の加熱処理を施し、次いでRfパワー0.3KW, A
r 逆スパッタ時間を60秒（熱酸化膜のエッジング換算に
して 200Å程度削れるくらい）とする条件にてコンタク
トホールより露出する金属層表面の付着物の除去後に、
これと接続する新たな金属配線層を常法に従うスパッタ
処理（基板加熱）にて形成し、各配線層の接続状況につ
いて調査した。その結果、配線層相互のコンタクト不良
はほとんどなく、接触抵抗従来の接続に比較して極めて
小さいことが確かめられた。
O(600 〜1200Å, 400 ℃キュア)→P-SiO2 (4000Å) の
絶縁被膜を有するSi基板に対し、まずフルオロカーボン
系のCHF3, C2F6などを使用してドライエッチングを施し
サイズが1.2 μm 以上のコンタクトホールを形成し、次
いで有機アミン系溶剤（商品名：MS2001)を用いて100
℃, ５分の条件にて洗浄を行った。そして次に、純水に
て10分間リンス、さらに、メタノール、エタノール、IP
A などの低分子量有機物にて10分間リンスしてSOG 膜中
の水分を置換した後、10-3Torr程度の真空雰囲気中で 4
00℃、30分の加熱処理を施し、次いでRfパワー0.3KW, A
r 逆スパッタ時間を60秒（熱酸化膜のエッジング換算に
して 200Å程度削れるくらい）とする条件にてコンタク
トホールより露出する金属層表面の付着物の除去後に、
これと接続する新たな金属配線層を常法に従うスパッタ
処理（基板加熱）にて形成し、各配線層の接続状況につ
いて調査した。その結果、配線層相互のコンタクト不良
はほとんどなく、接触抵抗従来の接続に比較して極めて
小さいことが確かめられた。
【０００９】
【発明の効果】かくしてこの発明によれば、絶縁膜のス
ルーホールの開孔に引き続く、有機洗浄、水洗処理の後
に、揮発性のよい低分子量の有機物で洗浄するので、SO
G 膜中やスルーホール部表面における水分は該有機物で
置換されることになり、真空加熱処理の際の金属層表面
における酸化などは有利に抑制される。したがって金属
配線層の表面におけるスパッタ処理は比較的短時間でよ
く半導体装置の品質劣化を伴うことなくコンタクト抵抗
の低い多層の金属配線層を形成できる。
ルーホールの開孔に引き続く、有機洗浄、水洗処理の後
に、揮発性のよい低分子量の有機物で洗浄するので、SO
G 膜中やスルーホール部表面における水分は該有機物で
置換されることになり、真空加熱処理の際の金属層表面
における酸化などは有利に抑制される。したがって金属
配線層の表面におけるスパッタ処理は比較的短時間でよ
く半導体装置の品質劣化を伴うことなくコンタクト抵抗
の低い多層の金属配線層を形成できる。
【図１】この発明に従う多層配線層の形成要領の説明図
である。
である。
【図２】この発明に従う多層配線層の形成要領の説明図
である。
である。
【図３】この発明に従う多層配線層の形成要領の説明図
である。
である。
【図４】この発明に従う多層配線層の形成要領の説明図
である。
である。
【図５】この発明に従う多層配線層の形成要領の説明図
である。
である。
【図６】この発明に従う多層配線層の形成要領の説明図
である。
である。
１ 基板 ２ 酸化膜 ３ 電極 ４ 層間絶縁膜 4a P-SiO2膜 4b SOG 膜 4c P-SiO2膜 ｈ スルーホール ｄ 絶縁物
Claims (1)
- 【特許請求の範囲】 【請求項１】 半導体基板上に、SOG 膜を備えた絶縁層
を介して、多層の金属配線層を形成するに当たり、上記
絶縁層にスルーホールを形成して、この層の下方にて予
め形成した金属層を露出させ、次いで有機洗浄、水洗、
さらに、揮発性の良い低分子量有機物によって洗浄して
SOG 膜中の水分を置換した後、真空雰囲気中にて加熱処
理を施し、次いで、スパッタ法により該金属層表面の付
着物の除去後にこれと接続する新たな金属配線層を該絶
縁層上に形成することを特徴とする半導体装置における
多層金属配線層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17779691A JPH053255A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置における多層金属配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17779691A JPH053255A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置における多層金属配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH053255A true JPH053255A (ja) | 1993-01-08 |
Family
ID=16037244
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17779691A Pending JPH053255A (ja) | 1991-06-24 | 1991-06-24 | 半導体装置における多層金属配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH053255A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325616B1 (ko) * | 1999-12-31 | 2002-02-25 | 황인길 | 반도체 소자의 제조 방법 |
| KR20030090869A (ko) * | 2002-05-22 | 2003-12-01 | 동부전자 주식회사 | 금속배선 증착 공정시 반사방지막 안정화를 위한 열처리방법 |
| JP2007201428A (ja) * | 2005-12-27 | 2007-08-09 | Tokyo Electron Ltd | 基板の処理方法及びプログラム |
-
1991
- 1991-06-24 JP JP17779691A patent/JPH053255A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100325616B1 (ko) * | 1999-12-31 | 2002-02-25 | 황인길 | 반도체 소자의 제조 방법 |
| KR20030090869A (ko) * | 2002-05-22 | 2003-12-01 | 동부전자 주식회사 | 금속배선 증착 공정시 반사방지막 안정화를 위한 열처리방법 |
| JP2007201428A (ja) * | 2005-12-27 | 2007-08-09 | Tokyo Electron Ltd | 基板の処理方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| KR100455380B1 (ko) | 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법 | |
| JPH053255A (ja) | 半導体装置における多層金属配線層の形成方法 | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| US5252177A (en) | Method for forming a multilayer wiring of a semiconductor device | |
| KR940005723B1 (ko) | 반도체 장치 | |
| US6136694A (en) | Method for forming via hole | |
| JP2745216B2 (ja) | 半導体素子のタングステンプラグ形成方法 | |
| US6534415B2 (en) | Method of removing polymer residues after tungsten etch back | |
| JPH05152268A (ja) | レジスト残渣物の除去方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| EP0266522B1 (en) | Polyimide stud transfer process | |
| WO2004017402A1 (ja) | 半導体装置及びその製造方法 | |
| KR100197121B1 (ko) | 반도체 소자의 제조방법 | |
| WO1999014801A1 (fr) | Procede de lavage de substrat semi-conducteur et procede de production de dispositifs semi-conducteurs utilisant ledit procede de lavage | |
| KR100192173B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| KR930010080B1 (ko) | 반도체 장치의 금속배선 방법 | |
| KR100237029B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| JPH036821A (ja) | 半導体装置の製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| KR100277181B1 (ko) | 다층 금속 배선용 절연막을 구비한 반도체 장치의 제조 방법 | |
| JP2004296620A (ja) | 半導体装置の製造方法 | |
| JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 |