JPH05327432A - 電圧比較回路 - Google Patents
電圧比較回路Info
- Publication number
- JPH05327432A JPH05327432A JP11866592A JP11866592A JPH05327432A JP H05327432 A JPH05327432 A JP H05327432A JP 11866592 A JP11866592 A JP 11866592A JP 11866592 A JP11866592 A JP 11866592A JP H05327432 A JPH05327432 A JP H05327432A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- analog
- input terminal
- analog switch
- comparison circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 オフセット電圧測定精度を改善する。
【構成】 通常の電圧比較動作を行う場合には、アナロ
グ・スイッチ２はオフの状態に設定され、アナログ・ス
イッチ２および抵抗３により、電圧比較回路１は何等の
影響も受けることがなく、アナログ入力端子５１および
５２より入力されるアナログ電圧の比較動作が行われ
る。試験時には、テスト端子５４に入力される制御信号
を介してアナログ・スイッチ２はオフの状態となり、ア
ナログ・スイッチ２および抵抗３を通して、電圧比較回
路１の非反転入力端子および反転入力端子は短絡され
る。この試験時には、アナログ入力端子５１は電流源４
に接続され、アナログ入力端子５２は電圧源５に接続さ
れる。オフセット電圧Ｖoff は、電流源４より出力され
る電流Ｉa と抵抗３の抵抗値Ｒにより求めることができ
る。このオフセット電圧Ｖoff を精度よく測定するため
には、電流源４の電流値の精度のみに着目すればよい。
グ・スイッチ２はオフの状態に設定され、アナログ・ス
イッチ２および抵抗３により、電圧比較回路１は何等の
影響も受けることがなく、アナログ入力端子５１および
５２より入力されるアナログ電圧の比較動作が行われ
る。試験時には、テスト端子５４に入力される制御信号
を介してアナログ・スイッチ２はオフの状態となり、ア
ナログ・スイッチ２および抵抗３を通して、電圧比較回
路１の非反転入力端子および反転入力端子は短絡され
る。この試験時には、アナログ入力端子５１は電流源４
に接続され、アナログ入力端子５２は電圧源５に接続さ
れる。オフセット電圧Ｖoff は、電流源４より出力され
る電流Ｉa と抵抗３の抵抗値Ｒにより求めることができ
る。このオフセット電圧Ｖoff を精度よく測定するため
には、電流源４の電流値の精度のみに着目すればよい。
Description
【０００１】
【産業上の利用分野】本発明は電圧比較回路に関し、特
に試験用回路を備えて構成される電圧比較回路に関す
る。
に試験用回路を備えて構成される電圧比較回路に関す
る。
【０００２】
【従来の技術】従来の電圧比較回路は、その一例のブロ
ック図が図３に示されるように、アナログ入力端子５９
および６０を介して、それぞれ電圧源１２および１３の
アナログ電圧Ｖ12およびＶ13が、電圧比較回路１１の非
反転入力端子および反転入力端子に入力され、それらの
アナログ電圧の比較結果として出力電圧Ｖo が出力端子
６１より出力される。
ック図が図３に示されるように、アナログ入力端子５９
および６０を介して、それぞれ電圧源１２および１３の
アナログ電圧Ｖ12およびＶ13が、電圧比較回路１１の非
反転入力端子および反転入力端子に入力され、それらの
アナログ電圧の比較結果として出力電圧Ｖo が出力端子
６１より出力される。
【０００３】この従来の電圧比較回路においては、例え
ば、Ｖ12＜Ｖ13であれば、出力電圧Ｖδとしては“Ｌ”
レベルが出力され、逆にＶ12＞Ｖ13であれば、出力電圧
Ｖoとしては“Ｈ”レベルが出力される。しかし、実際
には、電圧比較回路の製造上の“ばらつき”および相対
的な精度の問題に起因して特性に変動が生じ、電圧比較
結果に誤差電圧が生じる。この誤差電圧はオフセット電
圧Ｖoff と呼ばれている。このオフセット電圧の介在に
より、電圧比較回路１１の出力電圧Ｖo が“Ｌ”レベル
として出力されるアナログ入力電圧の範囲はＶ12＋Ｖ
off ＜Ｖ13となり、また、出力電圧Ｖδが“Ｈ”レベル
として出力されるアナログ入力電圧の範囲はＶ12＋Ｖ
off ＜Ｖ13となる。従って、オフセット電圧Ｖoff の電
圧値は、電圧比較回路１１の出力電圧Ｖo が“Ｌ”レベ
ルから“Ｈ”レベルに変化する際、または“Ｈ”レベル
から“Ｌ”レベルに変化する際のアナログ入力電圧をＶ
12a およびＶ13a とすれば、次式により与えられる。
ば、Ｖ12＜Ｖ13であれば、出力電圧Ｖδとしては“Ｌ”
レベルが出力され、逆にＶ12＞Ｖ13であれば、出力電圧
Ｖoとしては“Ｈ”レベルが出力される。しかし、実際
には、電圧比較回路の製造上の“ばらつき”および相対
的な精度の問題に起因して特性に変動が生じ、電圧比較
結果に誤差電圧が生じる。この誤差電圧はオフセット電
圧Ｖoff と呼ばれている。このオフセット電圧の介在に
より、電圧比較回路１１の出力電圧Ｖo が“Ｌ”レベル
として出力されるアナログ入力電圧の範囲はＶ12＋Ｖ
off ＜Ｖ13となり、また、出力電圧Ｖδが“Ｈ”レベル
として出力されるアナログ入力電圧の範囲はＶ12＋Ｖ
off ＜Ｖ13となる。従って、オフセット電圧Ｖoff の電
圧値は、電圧比較回路１１の出力電圧Ｖo が“Ｌ”レベ
ルから“Ｈ”レベルに変化する際、または“Ｈ”レベル
から“Ｌ”レベルに変化する際のアナログ入力電圧をＶ
12a およびＶ13a とすれば、次式により与えられる。
【０００４】 Ｖoff ＝Ｖ12a −Ｖ13a ………………………(1) この(1) 式の関係は、図４のグラフに示される。
【０００５】一般に、電圧比較回路においては、オフセ
ット電圧Ｖoff は、その電圧値が０Ｖに近い程、電圧比
較特性としては良好であると云うことができる。従っ
て、電圧比較回路自体の良否はオフセット電圧のレベル
の大小により判定されるのが一般である。従来の電圧比
較回路においては、当該電圧比較回路の良否を判定する
手段としては、比較対象の二つのアナログ電圧Ｖ12およ
びＶ13を変化させて、その時の出力電圧Ｖδを測定し、
出力電圧Ｖo が“Ｌ”レベルから“Ｈ”レベルに変化し
た時、また“Ｈ”レベルから“Ｌ”レベルに変化した時
のＶ12およびＶ13の電圧値ならびにＶ12a およびＶ13a
の電圧値を、上記(1) 式に代入してオフセット電圧Ｖ
off を求めている。
ット電圧Ｖoff は、その電圧値が０Ｖに近い程、電圧比
較特性としては良好であると云うことができる。従っ
て、電圧比較回路自体の良否はオフセット電圧のレベル
の大小により判定されるのが一般である。従来の電圧比
較回路においては、当該電圧比較回路の良否を判定する
手段としては、比較対象の二つのアナログ電圧Ｖ12およ
びＶ13を変化させて、その時の出力電圧Ｖδを測定し、
出力電圧Ｖo が“Ｌ”レベルから“Ｈ”レベルに変化し
た時、また“Ｈ”レベルから“Ｌ”レベルに変化した時
のＶ12およびＶ13の電圧値ならびにＶ12a およびＶ13a
の電圧値を、上記(1) 式に代入してオフセット電圧Ｖ
off を求めている。
【０００６】
【発明が解決しようとする課題】上述した従来の電圧比
較回路においては、当該電圧比較回路の良否を判定する
ために、オフセット電圧を測定する手段としては、比較
対象の二つのアナログ入力電圧Ｖ12およびＶ13を変化さ
せて入力することが必要となる。しかし、このオフセッ
ト電圧Ｖoff のレベルは、一般には数ｍＶから数十ｍＶ
程度の微小レベルの電圧であり、従って、測定のために
入力される二つのアナログ電圧Ｖ12およびＶ13の電圧値
自体を高精度にて設定する必要があるという測定上の欠
点がある。
較回路においては、当該電圧比較回路の良否を判定する
ために、オフセット電圧を測定する手段としては、比較
対象の二つのアナログ入力電圧Ｖ12およびＶ13を変化さ
せて入力することが必要となる。しかし、このオフセッ
ト電圧Ｖoff のレベルは、一般には数ｍＶから数十ｍＶ
程度の微小レベルの電圧であり、従って、測定のために
入力される二つのアナログ電圧Ｖ12およびＶ13の電圧値
自体を高精度にて設定する必要があるという測定上の欠
点がある。
【０００７】また、測定中において、アナログ電圧Ｖ12
およびＶ13に対する雑音等の影響により、オフセット電
圧の測定精度が劣化するという欠点がある。
およびＶ13に対する雑音等の影響により、オフセット電
圧の測定精度が劣化するという欠点がある。
【０００８】
【課題を解決するための手段】本発明の電圧比較回路
は、それぞれ非反転入力端子および反転入力端子に入力
される二つのアナログ入力電圧を比較して出力する電圧
比較回路において、前記電圧比較回路の非反転入力端子
および反転入力端子間に挿入接続され、所定の制御信号
を介してオン・オン制御される回路素子を少なくとも備
えて構成される。
は、それぞれ非反転入力端子および反転入力端子に入力
される二つのアナログ入力電圧を比較して出力する電圧
比較回路において、前記電圧比較回路の非反転入力端子
および反転入力端子間に挿入接続され、所定の制御信号
を介してオン・オン制御される回路素子を少なくとも備
えて構成される。
【０００９】なお、前記回路素子は、前記制御信号を介
してオン・オフ制御されるアナログ・スイッチと、所定
の抵抗値を有する抵抗との直列接続により形成してもよ
く、或はまた、前記制御信号を介してオン・オフ制御さ
れるＣＭＯＳアナログ・スイッチにより形成してもよ
い。
してオン・オフ制御されるアナログ・スイッチと、所定
の抵抗値を有する抵抗との直列接続により形成してもよ
く、或はまた、前記制御信号を介してオン・オフ制御さ
れるＣＭＯＳアナログ・スイッチにより形成してもよ
い。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１１】図１（ａ）は本発明の第１の実施例を示す
ブロック図である。図１（ａ）に示されるように、本実
施例は、アナログ入力端子５１および５２、出力端子５
３およびテスト端子５４に対応して、電圧比較回路１
と、アナログ・スイッチ２と、抵抗３とを備えて構成さ
れる。
ブロック図である。図１（ａ）に示されるように、本実
施例は、アナログ入力端子５１および５２、出力端子５
３およびテスト端子５４に対応して、電圧比較回路１
と、アナログ・スイッチ２と、抵抗３とを備えて構成さ
れる。
【００１２】図１（ａ）において、本実施例の電圧比較
回路により通常の電圧比較動作が行われる場合には、ア
ナログ・スイッチ２はオフの状態に設定されており、こ
の時には、アナログ・スイッチ２および抵抗３により、
電圧比較回路１は何等の影響も受けることがないため、
回路的には、図３に示される従来の電圧比較回路と同様
の回路構成となり、アナログ入力端子５１および５２よ
り入力されるアナログ電圧の比較動作が行われる。また
試験時においては、テスト端子５４に入力される所定の
制御信号を介してアナログ・スイッチ２はオフの状態と
なり、この時には、アナログ・スイッチ２および抵抗３
を通して、電圧比較回路１の非反転入力端子およひ反転
入力端子は短絡される状態となる。この試験時における
回路接続状態は、図１（ｂ）に示されるとうりであり、
アナログ入力端子５１は電流源４に接続され、アナログ
入力端子５２は電圧源５に接続される。この場合、アナ
ログ・スイッチ２のオン抵抗値は、抵抗３の抵抗値に比
較して十分に小さい値であり無視することができるもの
とし、抵抗３の抵抗値をＲ、電流源４の電流値をＩ、そ
して電圧源５の電圧をＶとすると、非反転入力電圧ｖ1
と反転入力電圧ｖ2は、次式にて与えられる。
回路により通常の電圧比較動作が行われる場合には、ア
ナログ・スイッチ２はオフの状態に設定されており、こ
の時には、アナログ・スイッチ２および抵抗３により、
電圧比較回路１は何等の影響も受けることがないため、
回路的には、図３に示される従来の電圧比較回路と同様
の回路構成となり、アナログ入力端子５１および５２よ
り入力されるアナログ電圧の比較動作が行われる。また
試験時においては、テスト端子５４に入力される所定の
制御信号を介してアナログ・スイッチ２はオフの状態と
なり、この時には、アナログ・スイッチ２および抵抗３
を通して、電圧比較回路１の非反転入力端子およひ反転
入力端子は短絡される状態となる。この試験時における
回路接続状態は、図１（ｂ）に示されるとうりであり、
アナログ入力端子５１は電流源４に接続され、アナログ
入力端子５２は電圧源５に接続される。この場合、アナ
ログ・スイッチ２のオン抵抗値は、抵抗３の抵抗値に比
較して十分に小さい値であり無視することができるもの
とし、抵抗３の抵抗値をＲ、電流源４の電流値をＩ、そ
して電圧源５の電圧をＶとすると、非反転入力電圧ｖ1
と反転入力電圧ｖ2は、次式にて与えられる。
【００１３】 ｖ1 ＝Ｉ・Ｒ＋Ｖ ……………………………… (2) ｖ2 ＝Ｖ ………………………………………… (3) ここにおいて、電流Ｉの値を変化させてＩ→Ｉa に変わ
った時に、非反転入力電圧および反転入力電圧が、それ
ぞれｖ1aおよびｖ2aに変わり、電圧比較回路１の出力電
圧Ｖo が変化したものとすると、オフセット電圧Ｖoff
は次式にて与えられる。
った時に、非反転入力電圧および反転入力電圧が、それ
ぞれｖ1aおよびｖ2aに変わり、電圧比較回路１の出力電
圧Ｖo が変化したものとすると、オフセット電圧Ｖoff
は次式にて与えられる。
【００１４】 Ｖoff ＝ｖ1a−ｖ2a ＝（Ｉa ・Ｒ＋Ｖ）−Ｖ ＝Ｉa ・Ｒ ……………………………… (4) 従って、オフセット電圧Ｖoff は、電流源４より出力さ
れる電流Ｉa と抵抗３の抵抗値Ｒにより求めることがで
きる。このオフセット電圧Ｖoff を精度よく測定するた
めには、電流源４における電流値の精度のみに着目すれ
ばよく、電圧源５については、出力電圧精度の高いもの
を用いる必要が全くない。また、雑音等により電圧源５
による出力電圧が変動することがあっても、オフセット
電圧の測定精度には何等影響を与えることがない。
れる電流Ｉa と抵抗３の抵抗値Ｒにより求めることがで
きる。このオフセット電圧Ｖoff を精度よく測定するた
めには、電流源４における電流値の精度のみに着目すれ
ばよく、電圧源５については、出力電圧精度の高いもの
を用いる必要が全くない。また、雑音等により電圧源５
による出力電圧が変動することがあっても、オフセット
電圧の測定精度には何等影響を与えることがない。
【００１５】次に、図２に示されるのは、本発明の第２
の実施例を示すブロック図である。図２に示されるよう
に、本実施例は、アナログ入力端子５５および５６、出
力端子５７およびテスト端子５８に対応して、電圧比較
回路６と、ＮＭＯＳトランジスタ８およびＰＭＯＳトラ
ンジスタ９を含むＣＭＯＳアナログ・スイッチ７と、イ
ンバータ１０とを備えて構成される。
の実施例を示すブロック図である。図２に示されるよう
に、本実施例は、アナログ入力端子５５および５６、出
力端子５７およびテスト端子５８に対応して、電圧比較
回路６と、ＮＭＯＳトランジスタ８およびＰＭＯＳトラ
ンジスタ９を含むＣＭＯＳアナログ・スイッチ７と、イ
ンバータ１０とを備えて構成される。
【００１６】本実施例の第１の実施例との相違点は、ア
ナログ・スイッチとして、ＮＭＯＳトランジスタ８およ
びＰＭＯＳトランジスタ９により形成されるＣＭＯＳア
ナログ・スイッチ７が用いられていることと、図１にお
ける抵抗３が排除されていることである。一般に、ＣＭ
ＯＳアナログ・スイッチのオン抵抗値は、数十Ωから数
十ｋΩ程度であり、その値を無視することはできない。
このために、図１に示される第１の実施例における抵抗
３は排除されて、代わりとして、このＣＭＯＳアナログ
・スイッチ７のオン抵抗値が用いられている。この第２
の実施例の場合においても、通常動作時においては、試
験端子５８より入力される“Ｈ”レベルの制御信号を介
して、ＣＭＯＳアナログ・スイッチ７はオフの状態にあ
り、また、試験時においては、当該制御信号が“Ｌ”レ
ヘルの信号として入力されてＣＭＯＳアナログ・スイッ
チ７はオンの状態に設定される。それぞれの場合におけ
る動作については、前述の第１の実施例の場合と同様で
あり、試験時におけるオフセット電圧測定方法について
も全く同様である。
ナログ・スイッチとして、ＮＭＯＳトランジスタ８およ
びＰＭＯＳトランジスタ９により形成されるＣＭＯＳア
ナログ・スイッチ７が用いられていることと、図１にお
ける抵抗３が排除されていることである。一般に、ＣＭ
ＯＳアナログ・スイッチのオン抵抗値は、数十Ωから数
十ｋΩ程度であり、その値を無視することはできない。
このために、図１に示される第１の実施例における抵抗
３は排除されて、代わりとして、このＣＭＯＳアナログ
・スイッチ７のオン抵抗値が用いられている。この第２
の実施例の場合においても、通常動作時においては、試
験端子５８より入力される“Ｈ”レベルの制御信号を介
して、ＣＭＯＳアナログ・スイッチ７はオフの状態にあ
り、また、試験時においては、当該制御信号が“Ｌ”レ
ヘルの信号として入力されてＣＭＯＳアナログ・スイッ
チ７はオンの状態に設定される。それぞれの場合におけ
る動作については、前述の第１の実施例の場合と同様で
あり、試験時におけるオフセット電圧測定方法について
も全く同様である。
【００１７】
【発明の効果】以上説明したように、本発明は、電圧比
較回路の非反転入力端子および反転入力端子間にアナロ
グ・スイッチを設け、試験時においては、当該電圧比較
回路の非反転入力端子および反転入力端子間を、前記ア
ナログ・スイッチを介して短絡状態とし、非反転入力端
子および反転入力端子に、それぞれ電流源および電圧源
を接続することにより、雑音レベルに影響されることな
く、オフセット電圧の測定精度を向上させることができ
るという効果がある。
較回路の非反転入力端子および反転入力端子間にアナロ
グ・スイッチを設け、試験時においては、当該電圧比較
回路の非反転入力端子および反転入力端子間を、前記ア
ナログ・スイッチを介して短絡状態とし、非反転入力端
子および反転入力端子に、それぞれ電流源および電圧源
を接続することにより、雑音レベルに影響されることな
く、オフセット電圧の測定精度を向上させることができ
るという効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
【図４】従来例におけるアナログ入力電圧変化と出力電
圧との関係を示す図である。
圧との関係を示す図である。
１、６、１１ 電圧比較回路 ２ アナログ・スイッチ ３ 抵抗 ４ 電流源 ５、１２、１３ 電圧源 ７ ＣＭＯＳアナログ・スイッチ ８ ＮＭＯＳトランジスタ ９ ＰＭＯＳトランジスタ １０ インバータ
Claims (3)
- 【請求項１】 それぞれ非反転入力端子および反転入力
端子に入力される二つのアナログ入力電圧を比較して出
力する電圧比較回路において、 前記電圧比較回路の非反転入力端子および反転入力端子
間に挿入接続され、所定の制御信号を介してオン・オン
制御される回路素子を少なくとも備えることを特徴とす
る電圧比較回路。 - 【請求項２】 前記回路素子が、前記制御信号を介して
オン・オフ制御されるアナログ・スイッチと、所定の抵
抗値を有する抵抗との直列接続により形成される請求項
１記載の電圧比較回路。 - 【請求項３】 前記回路素子が、前記制御信号を介して
オン・オフ制御されるＣＭＯＳアナログ・スイッチによ
り形成される請求項１記載の電圧比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11866592A JPH05327432A (ja) | 1992-05-12 | 1992-05-12 | 電圧比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11866592A JPH05327432A (ja) | 1992-05-12 | 1992-05-12 | 電圧比較回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327432A true JPH05327432A (ja) | 1993-12-10 |
Family
ID=14742187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11866592A Pending JPH05327432A (ja) | 1992-05-12 | 1992-05-12 | 電圧比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327432A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115293089A (zh) * | 2022-06-24 | 2022-11-04 | 圣邦微电子（北京）股份有限公司 | 一种比较器失调电压测试电路 |
-
1992
- 1992-05-12 JP JP11866592A patent/JPH05327432A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115293089A (zh) * | 2022-06-24 | 2022-11-04 | 圣邦微电子（北京）股份有限公司 | 一种比较器失调电压测试电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9322871B2 (en) | Current measurement circuit and method of diagnosing faults in same | |
| EP0382217A2 (en) | Power source circuit and bridge type measuring device with output compensating circuit utilizing the same | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| KR0138161B1 (ko) | 차동증폭기 동상모드 이상 정정 방법 | |
| US6628147B2 (en) | Comparator having reduced sensitivity to offset voltage and timing errors | |
| JPS6325572A (ja) | 電位計増幅器の漏洩電流測定システム | |
| US6501303B1 (en) | Semiconductor integrated circuit | |
| JPH05327432A (ja) | 電圧比較回路 | |
| US7429856B1 (en) | Voltage source measurement unit with minimized common mode errors | |
| CN113702711B (zh) | 电阻测试电路及电阻测试方法 | |
| JP3273871B2 (ja) | 電圧検出装置 | |
| JP3649082B2 (ja) | 演算増幅器の測定回路及びその測定方法 | |
| JPH09251059A (ja) | 自己診断機能を有する半導体集積回路装置 | |
| KR100545597B1 (ko) | 전자 볼륨 회로 | |
| JP2002084151A (ja) | 物理量検出装置 | |
| JP4855913B2 (ja) | ボルテージレギュレータ | |
| US7332958B2 (en) | Analog-differential-circuit test device | |
| JPH07183346A (ja) | 半導体テスト装置 | |
| US4123721A (en) | Bias current compensated operational amplifier circuit | |
| SU1185271A1 (ru) | Устройство дл измерени коэффициента передачи повторител тока | |
| JPH0572243A (ja) | 集積回路装置の計測方法 | |
| JPS61105470A (ja) | 絶縁抵抗判定制御方式 | |
| JPS614973A (ja) | 抵抗値計測回路 | |
| JPS6117300B2 (ja) | ||
| JP2004506903A (ja) | 負荷を流れる電流の検出回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981124 |