JPH05327434A - クロツク抽出回路 - Google Patents
クロツク抽出回路Info
- Publication number
- JPH05327434A JPH05327434A JP4158718A JP15871892A JPH05327434A JP H05327434 A JPH05327434 A JP H05327434A JP 4158718 A JP4158718 A JP 4158718A JP 15871892 A JP15871892 A JP 15871892A JP H05327434 A JPH05327434 A JP H05327434A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- signal
- delay
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
バを介して入力される入力データより正確なクロツク信
号を抽出する制御手段の消費電力を一段と低減させる。 【構成】クロツク抽出手段において入力データより抽出
されるクロツク信号をN分周することにより入力データ
の信号周波数に対して低周波の分周クロツク信号を生成
し、入力データを所定時間遅延してクロツク抽出手段に
供給する遅延手段の遅延時間を当該分周クロツク信号に
基づいて制御することにより、制御手段の信号通過帯域
を従来に比して下げることができ、制御手段の消費電力
を従来に比して格段的に低減することができる。
Description
し、特に光フアイバを介して入力される受信信号より伝
送情報を再生する光検出回路のクロツク抽出回路に適用
して好適なものである。
イバ伝送システムにおいては、光フアイバを介して受信
された受信信号から同期信号を抽出し、当該同期信号に
基づいて伝送データを再生するようになされている。
信信号S1を増幅した増幅信号S2をメインアンプ部2
よりD−フリツプフロツプ回路3に供給し、再生クロツ
ク信号S3に増幅信号S2を同期させることにより伝送
データS4を再生するようになされている。
介して伝送される間に減衰した受信信号S1を増幅し、
一定振幅の増幅信号S2として出力するようになされて
いる。
信号S2図3(A)において実線で示す)をラツチし、
再生クロツク信号S3のタイミングで出力することによ
り時間軸のずれを補正し、本来の伝送信号(図3(A)
において破線で示す)を再現するようになされている。
号S2をメインアンプ部2より差データ生成回路5に入
力すると、増幅信号S2の最大クロツク周波数( 311
〔MHz〕)に対して2倍の周波数成分( 622〔MHz〕)
を含む差分データS5(図3(D))を生成するように
なされている。
及び7を介して増幅信号S2を1/2周期分遅延すると
遅延出力S6(図3(C))としてエクスクルーシブオ
ア回路8に供給し、当該遅延出力S6と増幅信号S2と
の差分から差データS5を出力するようになされてい
る。
5を差データ生成回路5より表面弾性波(SAW:surf
ace acoustic wave )フイルタ9に入力すると、受信信
号S1の最大クロツク周波数に対して2倍の周波数でな
る正弦波を発生させ、フイルタ出力S7(図3(E))
をリミツタ回路10に出力するようになされている。
常に高いバンドパスフイルタ兼共振回路により構成され
ている。
増幅すると、所定振幅以上をスライスすることにより受
信信号S1に対して2倍の周波数( 622〔MHz〕)でな
る再生クロツク信号S3(図3(F))を発生し、遅延
出力回路11を介してD−フリツプフロツプ回路3に供
給すると共に、遅延時間制御部12に供給するようにな
されている。
フイルタ9のQが高く、信号を減衰させるため差データ
S5の信号レベルが小さくなつて再生クロツク信号S3
の出力が不安定とならないように、遅延回路6及び7に
よる遅延時間が増幅信号S2の半周期に一致するように
制御するようになされている。
S3を差データ生成回路13に入力すると、再生クロツ
ク信号S3を遅延回路6と同構成の遅延回路14を介し
てエクスクルーシブオア回路15に入力し、両信号の差
分を論理出力S8及び反転論理出力S9として制御信号
発生回路16にそれぞれ出力するようになされている。
17及び18において各論理出力S8及びS9を積分す
ると減算回路19に供給し、各遅延回路6、7及び14
の遅延時間が再生クロツク信号S3の半周期分になるよ
うに制御信号S10を出力するようになされている。
路19に入力される積分出力は、遅延回路14の遅延時
間が再生クロツク信号S3( 622〔MHz〕)の半周期分
に近い程大きな値をとり、遅延時間が再生クロツク信号
S3の半周期に一致したとき最大値になる。
路13の遅延時間のずれ量に基づいて遅延回路6及び7
の遅延時間を制御することにより、遅延回路6及び7を
介してエクスクルーシブオア回路8に入力される遅延信
号S6が増幅信号S2に対して半周期遅れるように制御
するようになされている。
部12を用いて差データ生成回路5の遅延時間及び動作
特性を正確かつ効率良く制御するためには、差データ生
成回路13を差分データ発生回路5と同一の定数及び特
性に設定する必要がある。
に対して、当該回路を制御する制御信号発生回路16の
動作周波数は 622〔MHz〕と増幅信号S2の2倍と高い
ため、遅延回路6、7及びエクスクルーシブオア回路8
の信号通過帯域として本来必要のない再生クロツク信号
S3( 622〔MHz〕)までの通過帯域が必要になり、消
費電力が大きくなる問題があつた。
で、従来に比して一段と高精度かつ効率良く遅延時間を
制御することができ、正確な再生クロツク信号により伝
送信号(図3(G))を再現することができるクロツク
信号抽出回路を提案しようとするものである。
め本発明においては、入力データS1を遅延し、遅延デ
ータS6として出力する遅延手段26と、入力データS
1及び当該遅延データS6より入力データS1のデータ
レート( 311〔MHz〕)に対して所定倍(n=2)のデ
ータレート( 622〔MHz〕)を有するクロツク信号S3
を抽出するクロツク抽出手段(9、10、27)と、当
該クロツク信号S3に基づいて遅延手段26の遅延時間
を制御する遅延時間制御手段24、25とを備え、遅延
時間制御手段24、25は、クロツク信号S3をN(N
=3、4、5……)分周し、当該分周クロツク信号S2
1に基づいて遅延手段26の遅延時間を制御するように
する。
減した分周クロツク信号S21に基づいて遅延手段26
の遅延時間を制御することにより、当該遅延手段26の
遅延時間を制御する遅延時間制御手段24、25に必要
な通過帯域を従来に比して下げることができ、消費電力
を従来に比して一段と低減することができる。
する。
図1において、20は全体としてデータ再生装置を示
し、クロツク信号再生部21を有することを除いて同様
の構成を有している。
イバを介して受信された受信信号から同期信号を再生す
る差データ生成回路22と対をなす差データ生成回路2
3を有する遅延時間制御部24と、再生クロツク信号S
3を4分周してなる分周クロツク信号S21を遅延時間
制御部24に出力する4分周回路25とよつて構成され
るようになされている。
遅延回路26を介して増幅信号S2をエクスクルーシブ
オア回路27に供給するようになされており、増幅信号
S2に対して半周期遅延した遅延出力S6(図3
(C))をエクスクルーシブオア回路27に供給するよ
うになされている。
波フイルタ9及びリミツタ回路10を順次介して再生さ
れた再生クロツク信号S3を4分周回路25及び遅延出
力回路11に供給するようになされている。
クロツク周波数を有する再生クロツク信号S3を 155.5
〔MHz〕の周波数でなる分周クロツク信号S21に分周
して遅延時間制御部24に供給するようになされてお
り、遅延時間制御部24を当該分周クロツク信号S21
を基準クロツク信号として動作させるようになされてい
る。
ツク信号S21を差データ生成回路23に入力すると、
当該分周クロツク信号S21を直接エクスクルーシブオ
ア回路30に供給すると共に、遅延回路28、29を介
して増幅信号S2の半周期分遅延された分周クロツク信
号S21をエクスクルーシブオア回路30に供給し、両
信号の差分で与えられる論理出力S8及び反転論理出力
S9を後段の制御信号発生回路16に出力することによ
り遅延回路26、28及び29の遅延時間のずれを直接
検出することができるようになされている。
される再生クロツク信号S21及び積分回路17、18
に入力される論理出力S8及び反転論理出力S9の信号
周波数は 155.5〔MHz〕と従来の信号通過帯域( 622
〔MHz〕)に対して4分の1となるため各論理回路の信
号通過帯域は従来の4分の1で良く、その分各論理回路
に供給する電流は少なくて済み従来に比して一段と消費
電力を低減することができるようになされている。
は光フアイバを介して受信信号S1(図3(A))を入
力するとメインアンプ部2を介して増幅し、増幅信号S
2としてD−フリツプフロツプ回路3に供給し、クロツ
ク信号再生部21で再生された再生クロツク信号S3に
同期したタイミングで出力する。
号S2を差データ生成回路22に入力すると、増幅信号
S2の最大クロツク周波数( 311〔MHz〕) に対して2
倍の周波数でなる 622〔MHz〕のクロツク成分を抽出
し、表面弾性波フイルタ9及びリミツタ回路10を順次
介して再生クロツク信号S3を再生する。
ツク信号S3を4分周回路25に入力すると、クロツク
周波数を4分周し、155.5 〔MHz〕の分周クロツク信号
S21を遅延時間制御部24の差データ生成回路23に
供給する。
御信号に対して遅延回路単体の遅延時間が増幅信号S2
が入力される差データ生成回路22の遅延回路26に対
して半分の遅延回路を直列接続した遅延回路28及び2
9を介して分周クロツク信号S21をエクスクルーシブ
オア回路30に供給する。
の入力端に入力される2入力信号の遅延時間差は増幅信
号S2に対して半周期となり、差データ生成回路23よ
り出力される論理出力S8と反転論理出力S9が論理
「H」レベルに立ち上がる時間差が制御対象である差デ
ータ生成回路22の遅延時間に対するずれ量に一致す
る。
力S8は遅延回路28及び29の遅延時間が増幅信号S
2の半周期からずれた分余分に論理「H」に立ち上がる
のに対し、反転出力S9は当該ずれ分だけ短い時間論理
「H」に立ち上がることになる。
9の両信号の積分結果を積分回路17及び18を介して
入力する減算回路19は、遅延回路26の真の遅延時間
に対応した制御信号S22を差データ生成回路22及び
23に供給することができ、遅延回路26の遅延時間の
調整精度を一段と向上することができる。
フアイバを介して受信される受信信号S1によつて生成
される差データS5に含まれるクロツク成分の周波数を
受信信号S1のデータ周波数の半分に正確に制御するこ
とができる。
フリツプフロツプ回路3より増幅信号S2の時間軸を正
確な再生クロツク信号S3によつて補正した伝送データ
S4(図3(G))を出力することができる。
は、再生クロツク信号S3を4分周回路25に入力する
ことにより遅延時間制御部24に入力されるクロツク周
波数を低減し、当該分周クロツク信号S21によつて遅
延回路26の遅延時間を制御して受信信号S1が供給さ
れる差データ生成回路22の遅延時間を制御することに
より、従来に比して一段と少ない消費電力によつて正確
な伝送データS4を再生することができる。
波数 311〔MHz〕の受信信号S1から2倍の周波数 622
〔MHz〕を有する再生クロツク信号S3を再生し、当該
再生クロツク信号S3を用いて受信信号S1の時間軸を
補正する場合について述べたが、本発明はこれに限ら
ず、1〔GHz〕以上の入力周波数を有する入力データレ
ート等、種々のデータレートの受信信号S1を入力する
場合にも広く適用し得る。
z〕の再生クロツク信号S3を4分の1に分周し、 155.
5〔MHz〕の分周クロツク信号S21を差データ生成回
路23に入力する場合について述べたが、本発明はこれ
に限らず、再生クロツク信号S3を一般にn(3、4…
…)分周して差データ生成回路23に供給する場合に広
く適用し得る。
場合には、信号通過帯域が77.7〔MHz〕の遅延回路を4
個直列接続し、当該遅延回路を介してエクスクルーシブ
オア回路30に分周クロツク信号S21を供給するよう
にすれば良い。このようにすればエクスクルーシブオア
回路30及び積分回路17、18の信号通過帯域を従来
に比して一段と下げることができ、消費電力をさらに小
さくすることができる。
発生回路16を積分回路17、18及び減算回路19で
構成する場合について述べたが、本発明はこれに限ら
ず、他の回路構成により遅延時間を制御する場合にも適
用し得る。
光フアイバを介して伝送される受信信号S1よりクロツ
ク信号成分を抽出するクロツク信号再生部21の遅延時
間制御部24に適用する場合について述べたが、本発明
はこれに限らず、入力信号からクロツク信号成分を再生
し、入力信号の同期をとつて出力する処理装置に広く適
用し得る。
抽出手段において入力データより抽出されるクロツク信
号をN分周した分周クロツク信号を求め、当該分周クロ
ツク信号に基づいて入力データを所定時間遅延して出力
する遅延手段の遅延時間を制御することにより、遅延手
段の遅延時間を制御する制御手段の信号通過帯域を下げ
ることができ、その結果制御手段の消費電力を従来に比
して一段と低減することができる
すブロツク図である。
である。
る。
3……D−フリツプフロツプ回路、4、21……クロツ
ク信号再生部、5、13、22、23……差データ生成
回路、6、7、14、26、28、29……遅延回路、
9……表面弾性波フイルタ、10……リミツタ回路、1
1……遅延出力回路、12、24……遅延時間制御部、
16……制御信号発生回路、25……4分周回路。
し、特に光フアイバを介して入力される受信信号より伝
送情報を再生する光検出回路のクロツク抽出回路に適用
して好適なものである。
イバ伝送システムにおいては、光フアイバを介して受信
された受信信号から同期信号を抽出し、当該同期信号に
基づいて伝送データを再生するようになされている。
信信号S1を増幅した増幅信号S2をメインアンプ部2
よりD−フリツプフロツプ回路3に供給し、再生クロツ
ク信号S3に増幅信号S2を同期させることにより伝送
データS4を再生するようになされている。
介して伝送される間に減衰した受信信号S1を増幅し、
一定振幅の増幅信号S2として出力するようになされて
いる。
信号S2(図3(A)において破線で示す)をラツチ
し、再生クロツク信号S3のタイミングで出力すること
により時間軸のずれを補正し、本来の伝送信号(図3
(A)において実線で示す)を再現するようになされて
いる。
号S2をメインアンプ部2より差データ生成回路5に入
力すると、増幅信号S2の最大クロツク周波数(例えば
fo=311〔MHz〕)に対して2倍の周波数成分
(2fo=622〔MHz〕)を含む差分データS5
(図3(D))を生成するようになされている。
及び7を介して増幅信号S2を1/2周期分遅延すると
遅延出力S6(図3(C))としてエクスクルーシブオ
ア回路8に供給し、当該遅延出力S6と増幅信号S2と
の差分から差データS5を出力するようになされてい
る。
5を差データ生成回路5より表面弾性波(SAW:su
rfaceacoustic wave)フイルタ9に
入力すると、受信信号S1の最大クロツク周波数に対し
て2倍の周波数でなる正弦波を発生させ、フイルタ出力
S7(図3(E))をリミツタ回路10に出力するよう
になされている。
常に高いバンドパスフイルタ兼共振器として動作する。
このため2foの周波数を発生させるには中心周波数2
foの表面弾性波フイルタを選ぶ必要がある。
増幅すると、所定振幅以上をスライスすることにより受
信信号S1に対して2倍の周波数(例えば622〔MH
z〕)でなる再生クロツク信号S3(図3(F))を発
生し、遅延出力回路11を介してD−フリツプフロツプ
回路3に供給すると共に、遅延時間制御部12に供給す
るようになされている。
フイルタ9のQが高く、フイルタ9に入力される信号の
デユテイ比が悪くなると2fo周波数成分が減少してフ
イルタ9の出力振幅が減少するため、再生クロツク信号
S3の出力が不安定とならないように遅延回路6及び7
による遅延時間が増幅信号S2の1/4周期に一致する
ように制御する必要がある。
S11を差データ生成回路13に入力すると、再生クロ
ツク信号S11を遅延回路6と同構成の遅延回路14を
介してエクスクルーシブオア回路15に入力し、両信号
の差分を論理出力S8及び反転論理出力S9として制御
信号発生回路16にそれぞれ出力するようになされてい
る。
17及び18において各論理出力S8及びS9を積分す
ると減算回路19に供給し、各遅延回路6、7及び14
の遅延時間が再生クロツク信号S11の1/4周期分に
なるように制御信号S10を出力するようになされてい
る。
路19に入力される積分出力は、遅延回路14の遅延時
間が再生クロツク信号S11(例えば622〔MH
z〕)の1/4周期分に近い程小さな値をとり、遅延時
間が再生クロツク信号S11の1/4周期に一致したと
き最小値になる。
路13の遅延時間のずれ量に基づいて遅延回路6及び7
の遅延時間を制御することにより、遅延回路6及び7を
介してエクスクルーシブオア回路8に入力される遅延信
号S6が増幅信号S2に対して1/4周期遅れるように
制御するようになされている。
部12を用いて差データ生成回路5の遅延時間及び動作
特性を正確かつ効率良く制御するためには、差データ生
成回路13を差分データ発生回路5と同一の定数及び特
性に設定する必要がある。
に対して、当該回路を制御する制御信号発生回路16の
動作周波数は例えば622〔MHz〕と増幅信号S2の
2倍と高いため、遅延回路6、7及びエクスクルーシブ
オア回路8の信号通過帯域として本来必要のない再生ク
ロツク信号S3(例えば622〔MHz〕)までの通過
帯域が必要になり、消費電力が大きくなる問題があつ
た。
で、従来に比して一段と高精度かつ効率良く遅延時間を
制御することができ、正確な再生クロツク信号により伝
送信号(図3(J))を再現することができるクロツク
信号抽出回路を提案しようとするものである。
め本発明においては、入力データS1を遅延し、遅延デ
ータS6として出力する遅延手段26と、入力データS
1及び当該遅延データS6より入力データS1のデータ
レート(311〔MHz〕)に対して所定倍(n=2)
のデータレート(622〔MHz〕)を有するクロツク
信号S3を抽出するクロツク抽出手段(9、10、2
7)と、当該クロツク信号S3に基づいて遅延手段26
の遅延時間を制御する遅延時間制御手段24、25とを
備え、遅延時間制御手段24、25は、クロツク信号S
3をN(N=3、4、5……)分周し、当該分周クロツ
ク信号S21に基づいて遅延手段26の遅延時間を制御
するようにする。
減した分周クロツク信号S21に基づいて遅延手段26
の遅延時間を制御することにより、当該遅延手段26の
遅延時間を制御する遅延時間制御手段24、25に必要
な通過帯域を従来に比して下げることができ、消費電力
を従来に比して一段と低減することができる。
する。
図1において、20は全体としてデータ再生装置を示
し、クロツク信号再生部21を有することを除いて同様
の構成を有している。
イバを介して受信された受信信号から同期信号を再生す
る差データ生成回路22と対をなす差データ生成回路2
3を有する遅延時間制御部24と、再生クロツク信号S
24を4分周してなる分周クロツク信号S21を遅延時
間制御部24に出力する4分周回路25とによつて構成
されるようになされている。
遅延回路26を介して増幅信号S2をエクスクルーシブ
オア回路27に供給するようになされており、増幅信号
S2に対して1/4周期遅延した遅延出力S6(図3
(C))をエクスクルーシブオア回路27に供給するよ
うになされている。
波フイルタ9及びリミツタ回路10を順次介して再生さ
れた再生クロツク信号S24を4分周回路25及び遅延
出力回路11に供給するようになされている。
z〕のクロツク周波数を有する再生クロツク信号S24
を155.5〔MHz〕の周波数でなる分周クロツク信
号S21に分周して遅延時間制御部24に供給するよう
になされており、遅延時間制御部24を当該分周クロツ
ク信号S23を基準クロツク信号として動作させるよう
になされている。
ツク信号S21を差データ生成回路23に入力すると、
当該分周クロツク信号S21を直接エクスクルーシブオ
ア回路30に供給すると共に、遅延回路28、29を介
して増幅信号S2の半周期分遅延された分周クロツク信
号S23をエクスクルーシブオア回路30に供給し、両
信号の差分で与えられる論理出力S8及び反転論理出力
S9を後段の制御信号発生回路16に出力することによ
り遅延回路26、28及び29の遅延時間のずれを直接
検出することができるようになされている。
される再生クロツク信号S21及び積分回路17、18
に入力される論理出力S8及び反転論理出力S9の信号
周波数は155.5〔MHz〕と従来の信号通過帯域
(622〔MHz〕)に対して4分の1となるため各論
理回路の信号通過帯域は従来の4分の1で良く、その分
各論理回路に供給する電流は少なくて済み従来に比して
一段と消費電力を低減することができるようになされて
いる。
は光フアイバを介して受信信号S1(図3(A))を入
力するとメインアンプ部2を介して増幅し、増幅信号S
2としてD−フリツプフロツプ回路3に供給し、クロツ
ク信号再生部21で再生された再生クロツク信号S3に
同期したタイミングで出力する。
号S2を差データ生成回路22に入力すると、増幅信号
S2の最大クロツク周波数(311〔MHz〕)に対し
て2倍の周波数でなる622〔MHz〕のクロツク成分
を抽出し、表面弾性波フイルタ9及びリミツタ回路10
を順次介して再生クロツク信号S24を再生する。
ツク信号S24を4分周回路25に入力すると、クロツ
ク周波数を4分周し、155.5〔MHz〕の分周クロ
ツク信号S21を遅延時間制御部24の差データ生成回
路23に供給する。
御信号に対して遅延回路単体の遅延時間が増幅信号S2
が入力される差データ生成回路22の遅延回路26に等
しい遅延回路を直列接続した遅延回路28及び29を介
して分周クロツク信号S21をエクスクルーシブオア回
路30に供給する。
の入力端に入力される2入力信号の遅延時間差は増幅信
号S2に対して半周期となり、差データ生成回路23よ
り出力される論理出力S8と反転論理出力S9が論理
「H」レベルに立ち上がる時間差が制御対象である差デ
ータ生成回路22の遅延時間に対するずれ量の2倍に一
致する。
力S8は遅延回路28及び29の遅延時間が増幅信号S
2の半周期からずれた分余分に論理「H」に立ち上がる
のに対し、反転出力S9は当該ずれ分だけ短い時間論理
「H」に立ち上がることになる。
9の両信号の積分結果を積分回路17及び18を介して
入力する減算回路19は、遅延回路26の真の遅延時間
に対応した制御信号S22を差データ生成回路22及び
23に供給することができ、遅延回路26の遅延時間の
調整精度を一段と向上することができる。
フアイバを介して受信される受信信号S1によつて生成
される差データS5に含まれるクロツク成分の周波数を
受信信号S1のデータ周波数の半分に正確に制御するこ
とができる。
フリツプフロツプ回路3より増幅信号S2の時間軸を正
確な再生クロツク信号S3によつて補正した伝送データ
S4(図3(G))を出力することができる。
は、再生クロツク信号S24を4分周回路25に入力す
ることにより遅延時間制御部24に入力されるクロツク
周波数を低減し、当該分周クロツク信号S21によつて
遅延回路26の遅延時間を制御して受信信号S1が供給
される差データ生成回路22の遅延時間を制御すること
により、従来に比して一段と少ない消費電力によつて正
確な伝送データS4を再生することができる。
波数311〔MHz〕の受信信号S1から2倍の周波数
622〔MHz〕を有する再生クロツク信号S3を再生
し、当該再生クロツク信号S3を用いて受信信号S1の
時間軸を補正する場合について述べたが、本発明はこれ
に限らず、1〔GHz〕以上の入力周波数を有する入力
データレート等、種々のデータレートの受信信号S1を
入力する場合にも広く適用し得る。
Hz〕の再生クロツク信号S24を4分の1に分周し、
155.5〔MHz〕の分周クロツク信号S21を差デ
ータ生成回路23に入力する場合について述べたが、本
発明はこれに限らず、再生クロツク信号S24を一般に
n(3、4……)分周して差データ生成回路23に供給
する場合に広く適用し得る。
る場合には、信号通過帯域が77.7〔MHz〕の遅延
回路を4個直列接続し、当該遅延回路を介してエクスク
ルーシブオア回路30に分周クロツク信号S21を供給
するようにすれば良い。このようにすればエクスクルー
シブオア回路30及び積分回路17、18の信号通過帯
域を従来に比して一段と下げることができ、消費電力を
さらに小さくすることができる。
発生回路16を積分回路17、18及び減算回路19で
構成する場合について述べたが、本発明はこれに限ら
ず、他の回路構成により遅延時間を制御する場合にも適
用し得る。
光フアイバを介して伝送される受信信号S1よりクロツ
ク信号成分を抽出するクロツク信号再生部21の遅延時
間制御部24に適用する場合について述べたが、本発明
はこれに限らず、入力信号からクロツク信号成分を再生
し、入力信号の同期をとつて出力する処理装置に広く適
用し得る。
抽出手段において入力データより抽出されるクロツク信
号をN分周した分周クロツク信号を求め、当該分周クロ
ツク信号に基づいて入力データを所定時間遅延して出力
する遅延手段の遅延時間を制御することにより、遅延手
段の遅延時間を制御する制御手段の信号通過帯域を下げ
ることができ、その結果制御手段の消費電力を従来に比
して一段と低減することができる。
Claims (2)
- 【請求項1】入力データを遅延し、遅延データとして出
力する遅延手段と、 上記入力データ及び当該遅延データより上記入力データ
のデータレートに対して所定倍のデータレートを有する
クロツク信号を抽出するクロツク抽出手段と、 当該クロツク信号に基づいて上記遅延手段の遅延時間を
制御する遅延時間制御手段とを具え、 上記遅延時間制御手段は、上記クロツク信号をN(N=
3、4、5……)分周し、当該分周クロツク信号に基づ
いて上記遅延手段の遅延時間を制御することを特徴とす
るクロツク抽出回路。 - 【請求項2】上記クロツク抽出回路は、上記クロツク信
号を第2の遅延手段を介してラツチ手段に供給し、当該
遅延クロツク信号に基づいて当該ラツチ手段に入力され
る上記入力データの時間軸を補正することにより再生デ
ータを再生することを特徴とする請求項1に記載のクロ
ツク抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15871892A JP3318899B2 (ja) | 1992-05-25 | 1992-05-25 | クロツク抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15871892A JP3318899B2 (ja) | 1992-05-25 | 1992-05-25 | クロツク抽出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05327434A true JPH05327434A (ja) | 1993-12-10 |
| JP3318899B2 JP3318899B2 (ja) | 2002-08-26 |
Family
ID=15677834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15871892A Expired - Lifetime JP3318899B2 (ja) | 1992-05-25 | 1992-05-25 | クロツク抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318899B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3023240B2 (ja) | 1992-03-31 | 2000-03-21 | ソニー株式会社 | クロツク抽出回路 |
-
1992
- 1992-05-25 JP JP15871892A patent/JP3318899B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3318899B2 (ja) | 2002-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6081156A (en) | Method and apparatus for amplifying feedforward linear power using pilot tone hopping | |
| US4752942A (en) | Method and circuitry for extracting clock signal from received biphase modulated signal | |
| US4831339A (en) | Oscillator having low phase noise | |
| JPH10173719A (ja) | Pam方式通信装置のタイミング制御回路 | |
| JPH05327434A (ja) | クロツク抽出回路 | |
| JP3023240B2 (ja) | クロツク抽出回路 | |
| US20100117751A1 (en) | Digital pulse modulators having free running clock | |
| JP2785993B2 (ja) | 送受信クロック発生回路 | |
| US4433433A (en) | Sampling pulse forming circuit for FM stereo demodulator | |
| JPS56160192A (en) | Processing circuit of chrominance signal | |
| JPH0564287A (ja) | オーデイオアンプ | |
| JP2977955B2 (ja) | サンプリング回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| CN115426590A (zh) | 一种数字音频防抖及防止延迟传输音频放大器 | |
| JPH05276115A (ja) | 光周波数安定化回路 | |
| JPH07170252A (ja) | 受信回路 | |
| JP2000358020A (ja) | タイミング抽出・識別再生回路 | |
| JPH0646716B2 (ja) | 相関器 | |
| JPS61195027A (ja) | 送受信機 | |
| JPH06224753A (ja) | 送信装置 | |
| JPS6386921A (ja) | 再生回路 | |
| JPH07154432A (ja) | Fsk変調器 | |
| JPH03101409A (ja) | トランスバーサル・フイルタ回路 | |
| JPS63238722A (ja) | クロツク再生回路 | |
| JPH10126256A (ja) | クロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |