JPS6386921A - 再生回路 - Google Patents
再生回路Info
- Publication number
- JPS6386921A JPS6386921A JP61231642A JP23164286A JPS6386921A JP S6386921 A JPS6386921 A JP S6386921A JP 61231642 A JP61231642 A JP 61231642A JP 23164286 A JP23164286 A JP 23164286A JP S6386921 A JPS6386921 A JP S6386921A
- Authority
- JP
- Japan
- Prior art keywords
- bit data
- input bit
- detection circuit
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、データを伝送媒体を通して伝送する装置ある
いはシステムにおいて、データ成分とクロック成分とが
同時（混同）に伝送されてくる入力ビツトデータより、
データ成分とクロック成分とを抽出して信号処理をする
データ通信分野で利用される。
いはシステムにおいて、データ成分とクロック成分とが
同時（混同）に伝送されてくる入力ビツトデータより、
データ成分とクロック成分とを抽出して信号処理をする
データ通信分野で利用される。
従来の技術
従来の技術においては、入力ビットデータに応じてクロ
ック成分を自己の発振回路で作り出したクロックにより
入力ビツトデータを抽出していた。
ック成分を自己の発振回路で作り出したクロックにより
入力ビツトデータを抽出していた。
発明が解決しようとする問題点
この方法によると自己発振によるクロックと入力ビ・フ
トデータが同期（う・ソチタイミング）しない場合や、
発振回路が安定するまでに長い時間を必要とし入力ビ・
ントデータを消失するなどの問題点があった。
トデータが同期（う・ソチタイミング）しない場合や、
発振回路が安定するまでに長い時間を必要とし入力ビ・
ントデータを消失するなどの問題点があった。
本発明は、前記従来の技術で見られるような、クロック
と入力ビットデータの非同期性を解消するとともに入力
ビットデータの消失を防ぐことを目的とする。
と入力ビットデータの非同期性を解消するとともに入力
ビットデータの消失を防ぐことを目的とする。
問題点を解決するための手段
上記目的を達成するために本発明は、シリアルあるいは
パラレル状態で入力されている入力ビットデータを、捧
ビフトデータ分遅延させるビットシフト回路と、前記入
力ビットデータのエツジを検出をする第１のエツジ検出
回路と、前記ビットシフト回路で遅延された入力ビツト
データのエツジを検出する第２のエツジ検出回路とを備
え前記第１のエツジ検出回路と第２のエツジ検出回路と
の論理和をとる論理和回路により前記入力ビットデータ
からクロック成分を抽出する手段および前記入力ビツト
データとビットシフト回路とにより得られる１つの状態
を検出する第１の状態検出回路と、もう１つの状態を検
出する第２の状態検出回路と、前記第１の状態検出回路
と第２の状態検出回路とにより検出される２種類の状態
から、前記入力ビ・ｙ）データの変化点を検出する変化
点検出回路とにより前記入力ビットデータからクロック
成分を取除く手段とにより構成したものである。
パラレル状態で入力されている入力ビットデータを、捧
ビフトデータ分遅延させるビットシフト回路と、前記入
力ビットデータのエツジを検出をする第１のエツジ検出
回路と、前記ビットシフト回路で遅延された入力ビツト
データのエツジを検出する第２のエツジ検出回路とを備
え前記第１のエツジ検出回路と第２のエツジ検出回路と
の論理和をとる論理和回路により前記入力ビットデータ
からクロック成分を抽出する手段および前記入力ビツト
データとビットシフト回路とにより得られる１つの状態
を検出する第１の状態検出回路と、もう１つの状態を検
出する第２の状態検出回路と、前記第１の状態検出回路
と第２の状態検出回路とにより検出される２種類の状態
から、前記入力ビ・ｙ）データの変化点を検出する変化
点検出回路とにより前記入力ビットデータからクロック
成分を取除く手段とにより構成したものである。
作用
上記手段によれば入力ビットデータをＡビットシフトす
るビットシフト回路で得た遅延人力ビットデータとのそ
れぞれのエツジを検出し、論理和によシクロツク成分を
抽出、また入力ビットデータと遅延入力ビットデータと
の状態比較により得た２つの状態によりデータの変化点
を検出しデータを抽出することができる。
るビットシフト回路で得た遅延人力ビットデータとのそ
れぞれのエツジを検出し、論理和によシクロツク成分を
抽出、また入力ビットデータと遅延入力ビットデータと
の状態比較により得た２つの状態によりデータの変化点
を検出しデータを抽出することができる。
実施例
本発明の一実施例を第１図の構成図により具体的に説明
する。
する。
図中、１はビットシフト回路で、供給される入力ビット
データ（曳）に対し捧ビット分シフト（遅延）させた遅
延入力ビットデータ（ｂ）を出力する。
データ（曳）に対し捧ビット分シフト（遅延）させた遅
延入力ビットデータ（ｂ）を出力する。
２は第１のエツジ検出回路で、前記入力ビットデ。
−タ（亀）の立上がり／立下がりを検出し、検出出力（
Ｃ）を出力する。
Ｃ）を出力する。
３は第２のエツジ検出回路で、前記遅延入力ビットデー
タ（ｂ）の立上がり／立下がりを検出し、検出出力（（
１）を出力する。
タ（ｂ）の立上がり／立下がりを検出し、検出出力（（
１）を出力する。
４は論理和回路で、前記検出出力（Ｃ）、検出出力（ｄ
）との論理和をとり、捧分局をしてクロック成分＜ｅ）
を抽出する。
）との論理和をとり、捧分局をしてクロック成分＜ｅ）
を抽出する。
６は第１の状態検出回路で、前記入力ビットデータ（＆
）と遅延入力ビツトデータ（ｂ）とを比較して、例えば
、入力ビットデータ（ａ）＝′１′、遅延入力ビツトデ
ータ（ｂ ） ＝＝ Ｉ ｏ Ｉの状態のみを検出し、
状態検出信号（ｆ）入力ビットデータ（ｂ）＝＝ ’Ｏ
’の状態のみを検出し、状態検出信号（ｆ）を出力する
。
）と遅延入力ビツトデータ（ｂ）とを比較して、例えば
、入力ビットデータ（ａ）＝′１′、遅延入力ビツトデ
ータ（ｂ ） ＝＝ Ｉ ｏ Ｉの状態のみを検出し、
状態検出信号（ｆ）入力ビットデータ（ｂ）＝＝ ’Ｏ
’の状態のみを検出し、状態検出信号（ｆ）を出力する
。
６は第２の状態検出回路で、前記入力ビットデータ（Ｉ
Ｌ）と遅延入力ビットデータ（ｂ）とを比較して、例え
ば、入力ビ・７）データ（ａ ） ＝＃Ｏ＃、遅延人力
ビットデータ（ｂ）＝＝ Ｉ １＃の状態のみを検出し
、状態検出信号（ｇ）を出力する。
Ｌ）と遅延入力ビットデータ（ｂ）とを比較して、例え
ば、入力ビ・７）データ（ａ ） ＝＃Ｏ＃、遅延人力
ビットデータ（ｂ）＝＝ Ｉ １＃の状態のみを検出し
、状態検出信号（ｇ）を出力する。
７は変化点検出回路で、前記状態検出信号（ｆ）と前記
クロック成分（６）とにより１つの変化点＜ｘ＞を検出
し、さらに状態検出信号（ｇ）とクロック成分（６）と
によりさらにもう１つの変化点＜ｙ＞を検出し、変化点
（ｘ）、（ｙ）とによりデータ成分（ｈ）を抽出する。
クロック成分（６）とにより１つの変化点＜ｘ＞を検出
し、さらに状態検出信号（ｇ）とクロック成分（６）と
によりさらにもう１つの変化点＜ｙ＞を検出し、変化点
（ｘ）、（ｙ）とによりデータ成分（ｈ）を抽出する。
次に、具体的動作を説明する。
入力ビットデータ（ｌがビットシフト回路１に供給され
ると、前記入力ビットデータ（＆）の供給を受けたビッ
トシフト回路１は、入力ビットデータ（１）に対してＡ
ピット分遅延（例えばディレーラインなどによる）させ
て、遅延入力ビットデータ（ｂ）をエツジ検出回路２お
よび状態検出回路６、状態検出回路６に供給する。
ると、前記入力ビットデータ（＆）の供給を受けたビッ
トシフト回路１は、入力ビットデータ（１）に対してＡ
ピット分遅延（例えばディレーラインなどによる）させ
て、遅延入力ビットデータ（ｂ）をエツジ検出回路２お
よび状態検出回路６、状態検出回路６に供給する。
エツジ検出回路２は前記入力ビットデータ（ＩＬ）の供
給を受け、入力ビットデータ＜ｔＬ＞の立上がり／立下
がりを検出して検出信号（Ｃ）を論理和回路４に供給す
る。
給を受け、入力ビットデータ＜ｔＬ＞の立上がり／立下
がりを検出して検出信号（Ｃ）を論理和回路４に供給す
る。
次に、前記遅延入力ビットデータ（ｂ）の供給を受けた
エツジ検出回路３は、遅延入力ビットデータ（ｂ）の立
上がり／立下がりを検出して検出信号（（１）を論理和
回路４に供給する。
エツジ検出回路３は、遅延入力ビットデータ（ｂ）の立
上がり／立下がりを検出して検出信号（（１）を論理和
回路４に供給する。
前記検出信号（Ｃ）、検出信号（（１）の供給を受けた
論理和回路４は、２つの検出信号をＯＲするとともにＯ
Ｒ出力を捧分周してデータ成分よりクロワク成分を抽出
してクロック成分（０）を出力する。
論理和回路４は、２つの検出信号をＯＲするとともにＯ
Ｒ出力を捧分周してデータ成分よりクロワク成分を抽出
してクロック成分（０）を出力する。
また、前記入力ビットデータ（＆）と遅延入力ビツトデ
ータ（ｂ）の供給を受けた状態検出回路６は、前記入力
ビットデータ（ａ）と前記遅延人力ビットデータ（ｂ）
とを比較して、例えば入力ビツトデータ（ＩＬ）が＃１
′でしかも遅延入力ビットデータ（ｂ）が′０′の状態
を検出して状態検出信号＜ｒ＞を変化点検出回路７に供
給する。
ータ（ｂ）の供給を受けた状態検出回路６は、前記入力
ビットデータ（ａ）と前記遅延人力ビットデータ（ｂ）
とを比較して、例えば入力ビツトデータ（ＩＬ）が＃１
′でしかも遅延入力ビットデータ（ｂ）が′０′の状態
を検出して状態検出信号＜ｒ＞を変化点検出回路７に供
給する。
この検出信号（ｒ）が、レベル′Ｈ部分′二ビットデー
タ′１′を検出したことになる。
タ′１′を検出したことになる。
次に、前記入力ビツトデータ（ＩＬ）と遅延入力ビット
データ（ｂ）の供給を受けた状態検出回路ｅは、前記入
力ビットデータ（ａｌ）と前記遅延人力ビットデータ（
ｂ）とを比較して、例えば入力ビツトデータ（ａ）が′
ｏ′でしかも遅延入力ビリドデータ（ｂ）が′１′の状
態を検出して状態検出信号（ｇ）を変化点検出回路７に
供給する。
データ（ｂ）の供給を受けた状態検出回路ｅは、前記入
力ビットデータ（ａｌ）と前記遅延人力ビットデータ（
ｂ）とを比較して、例えば入力ビツトデータ（ａ）が′
ｏ′でしかも遅延入力ビリドデータ（ｂ）が′１′の状
態を検出して状態検出信号（ｇ）を変化点検出回路７に
供給する。
この検出信号（ｇ）が、レベル′Ｌ部分′＝ピ・フトデ
ータ′０＃を検出したことになる。
ータ′０＃を検出したことになる。
上記２つの検出信号（ｆ）、検出信号＜ｇ＞の供給を受
けた変化点検出回路７は、検出信号（ｆ）と、前記抽出
のクロック成分（６）との論理和をとシ、例えばセット
信号とし、さらに検出信号（ｇ）と前記クロック成分（
ｅ）との論理和をとり、例えばリセット信号としてＦ／
Ｆ回路をセット／リセットすることによりデータ成分（
ｈ）を抽出する。
けた変化点検出回路７は、検出信号（ｆ）と、前記抽出
のクロック成分（６）との論理和をとシ、例えばセット
信号とし、さらに検出信号（ｇ）と前記クロック成分（
ｅ）との論理和をとり、例えばリセット信号としてＦ／
Ｆ回路をセット／リセットすることによりデータ成分（
ｈ）を抽出する。
次に、第２図のタイミング図により本発明のデータの流
れを説明する。
れを説明する。
（２Ｌ）は入力ビットデータで、図に示す通りデータ形
式が中央でデータの変化点が発生するデータ形式とする
。（ｂ）は入力ビットデータ（ａ）を捧ピフト遅延させ
た遅延入力ビットデータを示し、入力ビットデータ及び
遅延入力ビ７）データのエツジを検出した各エツジ検出
回路出力を（Ｃ）および（ｄ）に示す。この（Ｃ）およ
び（＋１）の各検出信号をＯＲして捧分周すると（ｅ）
のクロック成分が抽出される。
式が中央でデータの変化点が発生するデータ形式とする
。（ｂ）は入力ビットデータ（ａ）を捧ピフト遅延させ
た遅延入力ビットデータを示し、入力ビットデータ及び
遅延入力ビ７）データのエツジを検出した各エツジ検出
回路出力を（Ｃ）および（ｄ）に示す。この（Ｃ）およ
び（＋１）の各検出信号をＯＲして捧分周すると（ｅ）
のクロック成分が抽出される。
また、（ａ）の入力ビットデータと（ｂ）の遅延入力ビ
ツトデータとを比較して、（ＩＬ）および（ｂ）の検出
状態が′１と０′の状態を検出すると（ｆ）の状態にな
り、（ａ）の入力ビットデータと（ｂ）の遅延入力ビッ
トデータとを比較して、（ＩＬ）および（ｂ）の検出状
態が′０と１′の状態を検出すると（ｇ）の状態がそれ
ぞれ検出される。
ツトデータとを比較して、（ＩＬ）および（ｂ）の検出
状態が′１と０′の状態を検出すると（ｆ）の状態にな
り、（ａ）の入力ビットデータと（ｂ）の遅延入力ビッ
トデータとを比較して、（ＩＬ）および（ｂ）の検出状
態が′０と１′の状態を検出すると（ｇ）の状態がそれ
ぞれ検出される。
以上の説明から明らかなように本実施例によるとクロッ
ク成分を含む入力ビツトデータより簡単にデータ成分と
クロック成分とを抽出でき、またそれぞれの成分が同期
しておシビットデータとクロワクのピットずれや、ビッ
トデータの消滅のないデータ再生回路が実現できる。
ク成分を含む入力ビツトデータより簡単にデータ成分と
クロック成分とを抽出でき、またそれぞれの成分が同期
しておシビットデータとクロワクのピットずれや、ビッ
トデータの消滅のないデータ再生回路が実現できる。
発明の効果
本発明による効果は、ビットデータとクロック成分が同
期して抽出されるためにビットデータとクロックとに位
相差が発生することなく確実にデータの再生ができるこ
とである。
期して抽出されるためにビットデータとクロックとに位
相差が発生することなく確実にデータの再生ができるこ
とである。
また、ビットデータの冒頭よりデータの再生が実施でき
るためにデータの消滅が発生することなくデータ再生が
できる。
るためにデータの消滅が発生することなくデータ再生が
できる。
第１図は本発明の一実施例を示す構成図、第２図は本発
明におけるデータの流れを示す図である。 １・・・・・・ビットシフト回路、２・・・・・・第１
のエツジ検出回路、３・・・・・・第２のエツジ検出回
路、４・・・・・・論理和回路、５・・・・・・第１の
状態検出回路、６・・・・・・第２の状態検出回路、７
・・・・・・変化点検出回路。
明におけるデータの流れを示す図である。 １・・・・・・ビットシフト回路、２・・・・・・第１
のエツジ検出回路、３・・・・・・第２のエツジ検出回
路、４・・・・・・論理和回路、５・・・・・・第１の
状態検出回路、６・・・・・・第２の状態検出回路、７
・・・・・・変化点検出回路。
Claims (1)
- 【特許請求の範囲】 シリアルあるいはパラレル状態で入力されている入力ビ
ットデータを、１／２ビットデータ分遅延させるビット
シフト回路と、前記入力ビットデータのエッジを検出を
する第１のエッジ検出回路と前記ビットシフト回路で遅
延された入力ビットデータのエッジを検出する第２のエ
ッジ検出回路とを備え、前記第１のエッジ検出回路と第
２のエッジ検出回路との論理和をとる論理和回路により
前記入力ビットデータからクロック成分を抽出する手段
、および前記入力ビットデータとビットシフト回路とに
より得られる１つの状態を検出する第１の状態検出回路
と、もう１つの状態を検出する第２の状態検出回路と、
前記第１の状態検出回路。 第２の状態検出回路とにより検出される２種類の状態か
ら、前記入力ビットデータの変化点を検出する変化点検
出回路とにより前記入力ビットデータからクロック成分
を取除く手段とにより構成された再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61231642A JPS6386921A (ja) | 1986-09-30 | 1986-09-30 | 再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61231642A JPS6386921A (ja) | 1986-09-30 | 1986-09-30 | 再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6386921A true JPS6386921A (ja) | 1988-04-18 |
Family
ID=16926694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61231642A Pending JPS6386921A (ja) | 1986-09-30 | 1986-09-30 | 再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6386921A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007030074A (ja) * | 2005-07-25 | 2007-02-08 | Mitsubishi Materials Kobe Tools Corp | ラジアスエンドミル及び切削加工方法 |
-
1986
- 1986-09-30 JP JP61231642A patent/JPS6386921A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007030074A (ja) * | 2005-07-25 | 2007-02-08 | Mitsubishi Materials Kobe Tools Corp | ラジアスエンドミル及び切削加工方法 |
| US7997834B2 (en) | 2005-07-25 | 2011-08-16 | Mitsubishi Materials Corporation | Radius end mill and cutting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467975B2 (ja) | 位相検出回路 | |
| JPH05102954A (ja) | デイジタル信号中継伝送装置 | |
| JPS61269547A (ja) | デ−タ信号復調装置 | |
| JPS6386921A (ja) | 再生回路 | |
| US5825834A (en) | Fast response system implementing a sampling clock for extracting stable clock information from a serial data stream with defined jitter characeristics and method therefor | |
| JP3108542B2 (ja) | 位相調整回路 | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JPH01265740A (ja) | ビット同期方式 | |
| JPS58209252A (ja) | 符号識別再生回路 | |
| JPH088559B2 (ja) | ビツト位相同期回路 | |
| JPH08316942A (ja) | 非同期データ伝送回路 | |
| JPH03255743A (ja) | ビット同期回路 | |
| JPS61225918A (ja) | 非同期信号デ−タプリセツト回路 | |
| JPS617718A (ja) | 雑音除去回路 | |
| JPS613544A (ja) | 同期クロツク再生装置 | |
| JP2792054B2 (ja) | クロック抽出回路 | |
| JP2601172B2 (ja) | クロック信号の余剰パルス検出回路 | |
| JPH09181709A (ja) | Ｃｍｉ符号用クロック抽出回路 | |
| JPH0514422A (ja) | パルス整形回路 | |
| JPS62298228A (ja) | 位相同期装置 | |
| JPH0236630A (ja) | ビット位相同期回路 | |
| JPH0511584U (ja) | データ・クロツク同期回路 | |
| JPS628634A (ja) | タイミング抽出方式 | |
| JPH0276429A (ja) | クロック再生回路 |