JPH0532926B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野 この発明は、共振子、フイルタ、デイスクリミ
ネータ、遅延素子などを含む圧電素子に関するも
ので、特に、厚み方向に重なり合う電極が３以上
の層をなして形成され当該電極の層の間にそれぞ
れ圧電セラミツク層が介在する状態で焼成されて
得られた、焼結体をもつて構成した圧電素子に関
するものである。

先行技術の説明 第１図は、この発明の興味ある先行技術となる
圧電素子の一例としての共振子の概略的断面図で
ある。ここに示す共振子には、厚み方向に重なり
合う電極１〜６が層をなして形成されており、各
電極１〜６の層の間には、それぞれ圧電セラミツ
ク層７〜１１が介在されている。各圧電セラミツ
ク層７〜１１は、それぞれ、第１図に矢印で示す
ように、同じ厚み方向に分極処理されている。各
電極１〜６は、１層おきに、外部端子１２，１３
のいずれかに接続される。すなわち、電極１，
３，５は外部端子１２に接続され、電極２，４，
６は外部端子１３に接続される。

上述の外部端子１２，１３間に電界がかけら
れ、たとえば、外部端子１２にプラス電位が、外
部端子１３にマイナス電位が与えられたとすれ
ば、電極を介して隣り合う各圧電セラミツク層に
は、厚み方向に一方が縮むとき他方が伸びるとい
つた互いに逆向きの振動電位が生じる。このこと
は、丸で囲んだ双方向の矢印で表わされており、
この双方向の矢印が互いに内方に向くときは縮む
ことを示し、互いに外方に向くときは伸びること
を示している。

上述のような厚み方向の振動の共振周波数は、
圧電セラミツク層７〜１１の厚み（各電極１〜６
間の距離）に反比例するため、高い周波数で使用
する場合、各圧電セラミツク層７〜１１の厚みが
薄くされ、しかも、複数個の電極が厚み方向に重
なり合つて形成された積層型では、静電容量が大
幅に上昇し、そのため、インピーダンスが極めて
小さくなる。

それゆえに、このような共振子と外部回路との
インピーダンス整合が困難となる場合があり、高
い周波数で使用する場合であつても、容量を小さ
くでき、したがつてインピーダンスを比較的高く
することができることが望まれる。

発明の目的 この発明は、容量を低下させ、それによつてイ
ンピーダンスを高くすることができる圧電素子の
特に電極構造を提供することである。

発明の概要 この発明の圧電素子は、厚み方向に重なり合う
電極が３以上の層をなして形成され、当該電極の
層の間にそれぞれ圧電セラミツク層が介在する状
態で焼成されて得られた焼結体と、前記電極のい
ずれかと電気的に接続されて電極間に形成される
静電容量成分を導出する外部端子とを備えるもの
である。ここにおいて、外部端子に接続される電
極が延びる層に位置する電極は、複数部分に分割
された分割電極とされ、当該分割電居のうち互い
に隣り合う第１および第２の電極は、これらと圧
電セラミツク層を介して隣り合う第３の電極と、
少なくとも各一部において対向し、それによつ
て、第１の電極、圧電セラミツク層、第３の電
極、圧電セラミツク層、および第２の電極の順次
接続によつて直列接続された静電容量形成部分が
構成される。そして、圧電セラミツク層は、厚み
方向に分極処理されており、しかも、第１の電極
と第３の電極との間に位置する部分と、第２の電
極と第３の電極との間に位置する部分とは、互い
に逆方向に分極処理されている。

発明の効果 この発明によれば、外部端子に接続される電極
が延びる層に位置する電極は分割電極とされ、外
部端子間には直列接続された静電容量形成部分が
構成されることになるので、直列に複数個のコン
デンサを接続したのと同様、容量が小さくなり、
したがつてインピーダンスを高くすることができ
る。そして、このようなインピーダンスのコント
ロール、すなわち容量のコントロールは、直列接
続される静電容量形成部分の数、すなわち電極を
分割する数等によつて容易に行なうことができ、
したがつて、外部回路とのインピーダンス整合が
容易になる。

また、電極と圧電セラミツク層とが積層された
ものを焼成して得られた焼結体をもつて圧電素子
が構成されるので、小型でしかもチツプ化が可能
になる。

実施例の説明 第２図は、この発明の一実施例となる共振子の
概略を示す断面図である。第２図において、厚み
方向に重なり合う電極１４ａ〜１９ａ、１４ｂ〜
１９ｂが、３以上の層たとえば６つの層をなして
形成されている。これら電極の層の間には、それ
ぞれ、圧電セラミツク層２０〜２４が介在してい
る。各圧電セラミツク層２０〜２４は、特に電極
１５ａ〜１８ａ、１５ｂ〜１８ｂを挾んだ状態で
焼成されて得られた焼結体をもつて構成される。
圧電セラミツク層を構成する材料としては、たと
えば、チタン酸ジルコン酸鉛系、チタン酸鉛系、
チタン酸バリウム系などの単成分系や多成分系、
あるいはこれらの添加物系がある。また、電極
は、焼成前における圧電セラミツク層を構成する
セラミツクグリーンシート上に適当な金属ペース
トを印刷塗布して形成されるもので、そのような
電極用金属ペースト材料としては、たとえば、パ
ラジウム、銀−パラジウム合金あるいはその他の
高融点金属や合金が用いられる。なお、最も外側
に位置する電極１４ａ，１４ｂ，１９ａ，１９ｂ
に、上述したパラジウム、銀−パラジウム合金を
用いたとすれば、空気中で高温にさらされた場
合、酸化されやすく、抵抗が上昇する現象が見ら
れる。したがつて、図示しないが、電極１４ａ，
１４ｂおよび１９ａ，１９ｂをさらに覆うように
セラミツク層を形成してから焼成を行なうか、焼
成後に、たとえば銀ペーストを用いて電極１４
ａ，１４ｂおよび１９ａ，１９ｂを焼付けによつ
て形成するのが好ましい。

このように電極には、外部端子２５，２６がそ
れぞれ、１層ごとに接続される。すなわち、電極
１４ａ，１６ａ，１８ａには外部端子２５が接続
され、電極１５ａ，１７ａ，１９ａには外部端子
２６が接続される。

この発明では、外部端子に接続される電極が延
びる層に位置する電極は、複数部分に分割された
分割電極とされるという特徴を含んでいる。この
実施例では、外部端子に接続される電極は、電極
１４ａ〜１９ａであり、これらの電極が延びる層
に位置する電極といえば、すべての電極が含まれ
ることにより、したがつて、すべての電極が複数
部分に分割された分割電極であるということにな
る。たとえば、電極１４ａと電極１４ｂとが、複
数部分に分割された分割電極である。

また、この発明では、上述した分割電極のうち
互いに隣り合う第１および第２の電極は、これら
と圧電セラミツク層を介して隣り合う第３の電極
と、少なくとも各一部において対向しているとい
う特徴を含んでいる。このことを、実施例に関連
して説明すれば、互いに隣り合う第１および第２
の電極は、たとえば電極１４ａおよび電極１４ｂ
であり、これらと圧電セラミツク層２０を介して
隣り合う第３の電極は、電極１５ｂということに
なる。これら第１、第２および第３の電極は、相
対的に決まるものであり、電極１５ａおよび１５
ｂがそれぞれ第１および第２の電極とすれば、第
３の電極は上述した電極１４ｂとなり、同時に電
極１６ｂも圧電セラミツク層２１を介して電極１
５ａ，１５ｂと、少なくとも各一部において対向
しているので、第３の電極であるといえる。

上述した構成によつて、この発明では、第１の
電極、圧電セラミツク層、第３の電極、圧電セラ
ミツク層、および第２の電極の順次接続によつて
直列接続された静電容量形成部分が構成される。
実施例における特定の個所を例にとつて、上述し
た構成との対応関係を述べると、電極１４ａ（第
１の電極）、圧電セラミツク層２０、電極１５ｂ
（第３の電極）、圧電セラミツク層２０、および電
極１４ｂ（第２の電極）が順次接続されて、直列
接続された静電容量形成部分が構成されているこ
とになる。なお、この実施例では、さらに、第３
の電極となつた電極１４ｂに続けて、圧電セラミ
ツク層２０および電極１５ａが接続された状態と
なつている。

さらに、この発明では、圧電セラミツク層は、
厚み方向に分極処理されており、しかも、第１の
電極と第３の電極との間に位置する部分と、第２
の電極と第３の電極との間に位置する部分とは、
互いに逆方向に分極処理されていることを特徴と
して含んでいる。このことを、実施例に関連して
説明すると、各圧電セラミツク層２０〜２４は、
矢印で示すように、まず厚み方向に分極処理され
ている。そして、たとえば圧電セラミツク層２０
に注目すれば、電極１４ａ（第１の電極）と電極
１５ｂ（第３の電極）との間に位置する部分と、
電極１４ｂ（第２の電極）と電極１５ｂ（第３の電
極）との間に位置する部分とは、矢印の方向が逆
になつており、互いに逆方向に分極処理されてい
る。

外部端子２５，２６に、電界が加えられ、たと
えば第２図に示すように、外部端子２５にプラス
電位が与えられ、外部端子２６にマイナス電位が
与えられるとすれば、圧電セラミツク層２０，２
２，２４では、すべての部分において、縮みを示
し、圧電セラミツク層２１，２３においては、す
べての部分において、延びを示す。すなわち、或
る電極の層を介して隣り合う圧電セラミツク層に
は、互いに逆向きの振動変位が現われる。したが
つて、第１図に示した従来の共振子と同様の振動
モードが得られる。そして、外部端子２５，２６
間には、それぞれたとえば３個の直列容量が形成
されるので、容量が低下し、インピーダンスは上
昇する。

第３図では、共振子の周波数−インピーダンス
特性が示されている。第３図において、曲線Ａ
は、この発明の実施例による特性を示し、従来の
ものを示す曲線Ｂより、インピーダンスが上昇し
ていることがわかる。

第４図および第５図は、それぞれ、この発明の
他の実施例を示し、前述した実施例と比べて、直
列接続される容量の数が異なつている。なお、第
４図および第５図においては、２層の電極とその
間に介在する１個の圧電セラミツク層とが代表と
して示されている。

第４図では、１つの層を構成する２個の電極２
７ａ，２７ｂと他の層を構成する１個の電極２８
と、これらの間に介在する圧電セラミツク層２９
とが図示されている。外部端子３０，３１は、そ
れぞれ、電極２７ａ，２７ｂに接続されている。
圧電セラミツク層２９内に示した矢印は分極の方
向を示している。この実施例では、外部端子３
０，３１に接続される電極は、電極２７ａ，２７
ｂということになり、これらが分割電極であり、
したがつて、電極２７ａが第１の電極にあたり、
電極２７ｂが第２の電極にあたり、電極２８が第
３の電極にあたる。なお、外部端子が接続されな
い電極２８は、分割電極ではない。

第５図では、４個の直列接続された容量が構成
されている。この実施例においては、３個の電極
３２ａ，３２ｂ，３２ｃによつて一方の層が構成
され、２個の電極３３ａ，３３ｂによつて他方の
層が形成され、これら層の間には圧電セラミツク
層３４が介在している。圧電セラミツク層３４内
に示した矢印は、圧電方向を示している。電極３
２ａには外部端子３５が接続され、電極３２ｃに
は外部端子３６が接続される。このように外部端
子３５，３６が接続された電極が延びる層に位置
する電極は、電極３２ａ，３２ｂ，３２ｃという
ように、分割電極とされている。この実施例で
は、外部端子に接続されない電極３３ａ，３３ｂ
についても、分割電極とされている。しかしなが
ら、これは、特許請求の範囲の記載と矛盾するも
のではない。なぜならば、外部端子に接続されな
い電極は、分割電極ではないという条件は、特許
請求の範囲には含んでいないからである。

第４図および第５図に示した実施例から類推で
きるように、この発明では、直列接続される容量
の数は任意であり、それは所望するインピーダン
ス値との関連で選べばよい。

次に、たとえば第２図に示したような共振子の
実際の製造における分極方法ならびに外部端子形
成方法について説明する。

第２図に示したように、各圧電セラミツク層２
０〜２４は、部分的に分極方向が異ならされてい
る。したがつて、焼結された後、単純に厚み方向
に直流高電界をかけるだけでは、そのような分極
状態を得ることはできない。そのため、次に述べ
るような方法が考えられる。

第１に、第６図に示すように、各圧電セラミツ
ク層ごとに分極処理を行なう方法である。たとえ
ば、圧電セラミツク層２１を分極処理する場合、
電極１６ａにプラス電位を与え、電極１５ａにマ
イナス電位を与えれば、電界は、電極１６ａ，１
５ｂ，１６ｂ，１５ａと順番に加わり、互いに逆
向きとされた分極方向を得ることができる。

次に考えられる方法としては、第７図に示すよ
うに、１個の圧電セラミツク層を介して２個の電
極に共通的に対向する電極にリミツトを形成して
おき、まず分離された状態としておくことであ
る。第７図に示された範囲内では、電極１４ｂお
よび１５ｂに、それぞれスリツト３７が形成され
ている。そして、スリツト３７の両側近傍には、
圧電セラミツク層２０，２１の端縁にまで延びる
引出し部３８ａ，３８ｂが形成される。なお、後
で説明する外部端子との接続を可能にするため、
電極１４ａ，１５ａは、それぞれ、圧電セラミツ
ク層２０，２１の短い方の端縁にまで延びて形成
されている。このような構成は、その他の電極に
ついても採用されている。

第８図では、第７図に示したような電極が積層
された場合の配置関係が示されている。第８図か
ら明らかなように、互いに分離された３組の電極
群が厚み方向に積層されていることがわかる。し
たがつて、各電極群について、第８図に示したよ
うな電位を加えれば、それぞれ矢印で示す方向
に、各圧電セラミツク層２０〜２４が分極処理さ
れることになる。

第９図には、第８図に示す電極群をもつて分極
した後の焼結体３９の外観が斜視図で示されてい
る。そして、第１０図には、同じ焼結体３９が同
じ角度から斜視図で概略的に示されている。

焼結体３９の表面には、第１０図に示すよう
に、２個の接続電極４０ａ，４０ｂおよび前述し
た外部端子２５，２６が形成される。第９図と第
１０図とを同時に参照すれば明らかなように、接
続電極４０ａは引出し部３８baを接続し、接続
電極４０ｂは引出し部３８ｂを接続する。このよ
うにして、スリツト３７によつて分離された電極
１４ｂ〜１９ｂは、分極後において電気的接続さ
れた状態に戻される。そして、外部端子２５，２
６が形成されたとき、第２図に示すような電気的
接続状態が達成される。

この発明は、以上述べた共振子のほか、フイル
タやデイスクリミネータや遅延素子などにも適用
することができる。

第１１図および第１２図は、それぞれ、この発
明がフイルタに適用された例を示している。

第１１図において、第２図に示したような電極
をもつて構成した２個の電極群４１，４２が示さ
れており、それらは、横に並んで配置されてい
る。外部端子４３，４４が入力側となるとき、外
部端子４５，４６は出力側となる。このような構
成において、入力側の外部端子４３，４４に電界
が与えられると、電極群４１において摺動が現わ
れ、これが電極群４２に伝達され、外部端子４
５，４６に出力として取出される。

第１２図では、２個の電極群４７，４８が厚み
方向に重ね合わされて配置されたフイルタが示さ
れている。この実施例では、たとえば電極群４７
を入力側として、振動させたとき、そこで生じる
厚み振動が直接もう一方の電極群４８に伝達され
るので、効率の良いフイルタが得られる。

なお、上述したフイルタと同様の構成をとりな
がら、各電極群間の距離を調整することによつ
て、遅延素子としても利用することができる。

【図面の簡単な説明】

第１図はこの発明の先行技術として共振子の電
極構造を概略的に示す断面図である。第２図はこ
の発明の一実施例としての共振子の電極構造を概
略的に示す断面図である。第３図はこの発明によ
る共振子Ａと先行技術の共振子Ｂとの周波数−イ
ンピーダンス特性を比較するグラフである。第４
図および第５図は、この発明の他の実施例として
の共振子における直列接続される容量の数を異な
らせた例を示している。第６図は、この発明によ
る圧電素子の分極方法の第１の例を示す。第７図
ないし第１０図は、この発明による圧電素子の分
極方法の第２の例を示すとともに、実際に共振子
を得るための工程を順次示す。第１１図および第
１２図は、この発明のさらに他の実施例としての
フイルタの構成を示す。 図において、１４ａ〜１９ａ，１４ｂ〜１９
ｂ，２７ａ，２７ｂ，２８，３２ａ，３２ｂ，３
２ｃ，３３ａ，３３ｂは電極、２０〜２４，２
９，３４は圧電セラミツク層、２５，２６，３
０，３１，３５，３６，４３〜４６は外部端子、
４１，４２，４７，４８は電極群である。

Claims (1)

1. 【特許請求の範囲】 １ 厚み方向に重なり合う電極が３以上の層をな
   して形成され、当該電極の層の間にそれぞれ圧電
   セラミツク層が介在する状態で焼成されて得られ
   た焼結体と、前記電極のいずれかと電気的に接続
   されて電極間に形成される静電容量成分を導出す
   る外部端子とを備える、圧電素子であつて、 前記外部端子に接続される電極が延びる層に位
   置する電極は、複数部分に分割された分割電極と
   され、当該分割電極のうち互いに隣り合う第１お
   よび第２の電極は、これらと前記圧電セラミツク
   層を介して隣り合う第３の電極と、少なくとも各
   一部において対向し、それによつて、第１の電
   極、圧電セラミツク層、第３の電極、圧電セラミ
   ツク層、および第２の電極の順次接続によつて直
   列接続された静電容量形成部分が構成され、か
   つ、 前記圧電セラミツク層は、厚み方向に分極処理
   されており、しかも、前記第１の電極と前記第３
   の電極との間に位置する部分と、前記第２の電極
   と前記第３の電極との間に位置する部分とは、互
   いに逆方向に分極処理されている、圧電素子。