JPH0533066Y2 - - Google Patents
Info
- Publication number
- JPH0533066Y2 JPH0533066Y2 JP8842589U JP8842589U JPH0533066Y2 JP H0533066 Y2 JPH0533066 Y2 JP H0533066Y2 JP 8842589 U JP8842589 U JP 8842589U JP 8842589 U JP8842589 U JP 8842589U JP H0533066 Y2 JPH0533066 Y2 JP H0533066Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- signal line
- signal
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000002238 attenuated effect Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Attenuators (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔概要〕
トランジスタスイツチング式の減衰回路に関
し、信号歪みの発生を共通のバイアス源で防止す
ることを目的とし、
入力側の直流阻止コンデンサと出力側の直流阻
止コンデンサとで区分された信号線路に第1の抵
抗を挿入し、且つ該第1の抵抗の出力側とアース
間に第2の抵抗とスイツチングトランジスタを直
列に接続してなる減衰回路において、該トランジ
スタとアース間にツエナーダイオードを挿入し、
且つ該ダイオードに生ずるツエナー電圧を前記信
号線路に印加するよう構成する。[Detailed explanation of the invention] [Summary] Regarding a transistor switching type attenuation circuit, the purpose is to prevent signal distortion from occurring using a common bias source. In an attenuation circuit, a first resistor is inserted into a signal line divided by a signal line, and a second resistor and a switching transistor are connected in series between the output side of the first resistor and the ground. Insert a Zener diode between the ground,
Further, the Zener voltage generated in the diode is applied to the signal line.
本考案はトランジスタスイツチング式の減衰回
路に関する。
The present invention relates to a transistor switching type attenuation circuit.
トランジスタのオン/オフで減衰量を可変する
減衰回路(アツテネータ回路)はマイクロコンピ
ユータ等で制御できるので、デジタル化が進むオ
ーデイオ機器等で利用し易い。しかし、トランジ
スタを駆動する制御信号がL(ロー)レベルにな
ると信号歪みを生ずることがあるため、これを防
止する必要がある。 Attenuation circuits (attenuator circuits) that vary the amount of attenuation by turning on and off transistors can be controlled by a microcomputer, so they can be easily used in audio equipment that is increasingly becoming digital. However, since signal distortion may occur when the control signal that drives the transistor becomes L (low) level, it is necessary to prevent this.
第3図は従来のトランジスタスイツチング式減
衰回路の一例である。この減衰回路は直流阻止コ
ンデンサC1,C2で直流的に区分された信号線路
lに第1の抵抗R1を挿入し、該第1の抵抗R1の
出力側とアース間に第2の抵抗R2とスイツチン
グトランジスタQを直列接続したもので、該信号
線路lは第3の抵抗R3でアース電位にバイアス
されている。
FIG. 3 is an example of a conventional transistor switching type attenuation circuit. This attenuation circuit inserts a first resistor R 1 into a signal line l that is DC-separated by DC blocking capacitors C 1 and C 2 , and connects a second resistor R 1 between the output side of the first resistor R 1 and ground. A resistor R2 and a switching transistor Q are connected in series, and the signal line 1 is biased to ground potential by a third resistor R3 .
トランジスタQはnpn型で、そのコレクタは抵
抗R2側に、またエミツタはアース側にそれぞれ
接続されている。TはこのトランジスタQのベー
スに接続された制御端子で、制御部はこの端子T
をH(ハイ)レベルにして該トランジスタQをオ
ンにする。トランジスタQがオンすると抵抗R2
のトランジスタ側が接地されるため、トランジス
タのスイツチング作用により入力信号INは抵抗
R1,R2//R3の分割比で減衰する。これに対し
トランジスタQがオフしていれば抵抗R1,R3の
分割比で入力信号INは減衰する。但し、R3が大
きな値であれば殆んど減衰動作には寄与しない。 The transistor Q is of the npn type, and its collector is connected to the resistor R2 side, and its emitter is connected to the ground side. T is a control terminal connected to the base of this transistor Q, and the control section is connected to this terminal T.
is set to H (high) level to turn on the transistor Q. When transistor Q turns on, resistance R 2
Since the transistor side of the transistor is grounded, the input signal IN becomes a resistor due to the switching action of the transistor.
It is attenuated by the division ratio of R 1 , R 2 //R 3 . On the other hand, if the transistor Q is off, the input signal IN is attenuated by the division ratio of the resistors R 1 and R 3 . However, if R 3 is a large value, it hardly contributes to the damping operation.
トランジスタQをオフにするには端子Tをオー
プン状態にするか、Lレベルにすれば良い。しか
し、端子Tをオープン状態にしておくとノイズ等
によつて動作が不安定になるため、これを安定化
する制御部側の回路構成が複雑になる。そこで、
一般にはプルアツプされたトランジスタ(図示せ
ず)をオンにして端子Tを接地する等の方法を採
る。図示のR5はこのとき端子Tとアース間に介
在する何らかの抵抗を例示したものである。 To turn off the transistor Q, the terminal T may be opened or set to L level. However, if the terminal T is left open, the operation becomes unstable due to noise and the like, so the circuit configuration on the control section side for stabilizing this becomes complicated. Therefore,
Generally, a method is adopted in which a pull-up transistor (not shown) is turned on and the terminal T is grounded. R5 shown in the figure is an example of some kind of resistance interposed between the terminal T and the ground at this time.
上述したように端子TをLレベルにする方法
は、信号線路lが信号Nによつて約0.6V以上マ
イナス側になると、トランジスタQのベース・コ
レクタ間のpn接合(等価的にダイオード表示し
てある)が導通して信号線路lがアース電位より
ベース・コレクタ間電圧VBC(〜〜0.6V)だけ低い
負の値にクランプされ、出力OUTの負側が実線
の様に歪む欠点がある。 As mentioned above, the method of setting the terminal T to the L level is that when the signal line l becomes negative by approximately 0.6 V or more due to the signal N, the pn junction (equivalently represented as a diode) between the base and collector of the transistor Q is established. ) becomes conductive and the signal line l is clamped to a negative value lower than the ground potential by the base-collector voltage V BC (~0.6V), which has the drawback that the negative side of the output OUT is distorted as shown by the solid line.
このため従来はトランジスタQのベースと端子
Tの間にツエナー電圧VZのツエナーダイオード
ZDを挿入し、信号INが負側に(VZ+VBC)だけ
振れるまでは歪が生じないようにしている。破線
のOUT′はこのときの出力波形図である。 For this reason, conventionally a Zener diode with a Zener voltage V Z was connected between the base of the transistor Q and the terminal T.
ZD is inserted to prevent distortion from occurring until the signal IN swings to the negative side by (V Z + V BC ). The broken line OUT' is the output waveform diagram at this time.
しかしながら、第3図の減衰回路は1つの減衰
要素であつて、実際にはこれを多数用いて細かな
可変減衰特性を実現するため、各トランジスタの
ベース側に個々にツエナーダイオードを接続する
ことは素子数の増加およびコストアツプにつなが
る。
However, the attenuation circuit shown in Figure 3 is one attenuation element, and in reality many of them are used to achieve finely variable attenuation characteristics, so it is not possible to connect individual Zener diodes to the base side of each transistor. This leads to an increase in the number of elements and costs.
本考案は複数の減衰回路で1つの信号歪み防止
用のツエナーダイオードを共用できるようにする
ものである。 The present invention enables multiple attenuation circuits to share one Zener diode for preventing signal distortion.
第1図は本考案の原理図で、C1は入力側の直
流阻止コンデンサ、C2は出力側の直流阻止コン
デンサ、lはその間の信号線路、R1は信号線路
lに挿入された第1の抵抗、R2,Q,ZDは抵抗
R1の出力側とアース間にこの順で直列に接続さ
れた第2の抵抗、スイツチングトランジスタおよ
びツエナーダイオード、R3はツエナーダイオー
ドZDのツエナー電圧VZを信号線路lに印加する
第3の抵抗、R4はツエナーダイオードZDに常時
ツエナー電圧VZを発生させるための電流を流す
第4の抵抗、TはトランジスタQのベースに接続
された制御部側の制御端子である。
Figure 1 is a diagram of the principle of the present invention, where C 1 is a DC blocking capacitor on the input side, C 2 is a DC blocking capacitor on the output side, l is the signal line between them, and R 1 is the first capacitor inserted in the signal line l. resistance, R 2 , Q, ZD are resistances
A second resistor, a switching transistor and a Zener diode are connected in series in this order between the output side of R 1 and the ground, and R 3 is a third resistor that applies the Zener voltage V Z of the Zener diode ZD to the signal line l. The resistor R4 is a fourth resistor through which a current for constantly generating the Zener voltage VZ flows through the Zener diode ZD, and T is a control terminal connected to the base of the transistor Q on the control unit side.
本考案では信号線路lがツエナーダイオード
ZDによつてツエナー電圧VZにバイアスされる。
このため入力信号INがVZを基準に負側に(VZ+
VBC)だけ振れるまでは信号歪みが生じない。こ
れは第3図と同じである。しかし、本考案のツエ
ナーダイオードZDと抵抗R3,R4は減衰回路を構
成する複数の直列回路で共用できるので、少ない
素子数で細かな可変減衰特性を実現できる。
In this invention, the signal line l is a Zener diode.
It is biased to the Zener voltage V Z by ZD.
Therefore, the input signal IN is on the negative side with respect to V Z (V Z +
No signal distortion occurs until the signal swings by V BC ). This is the same as in Figure 3. However, since the Zener diode ZD and resistors R 3 and R 4 of the present invention can be shared by multiple series circuits forming an attenuation circuit, finely variable attenuation characteristics can be realized with a small number of elements.
第2図は本考案の一実施例を示す回路図であ
る。本例は、オペアンプからの同じ入力を2つの
出力1,2に分岐する信号線路l1,l2を有し、そ
れぞれに第1の抵抗R11,R12を挿入してある。
このような構成は同じオーデイオ信号をフロント
スピーカとリアスピーカに分けて与える場合等に
使用される。一方の信号線路l1は直流阻止コンデ
ンサC1,C2で外部から直流的に分離され、他方
の信号線路l2は直流阻止コンデンサC1,C3で外部
から直流的に分離されている。
FIG. 2 is a circuit diagram showing an embodiment of the present invention. This example has signal lines l 1 and l 2 that branch the same input from an operational amplifier into two outputs 1 and 2, and first resistors R 11 and R 12 are inserted respectively.
Such a configuration is used when the same audio signal is separately provided to front speakers and rear speakers. One signal line l 1 is DC isolated from the outside by DC blocking capacitors C 1 and C 2 , and the other signal line l 2 is DC isolated from the outside by DC blocking capacitors C 1 and C 3 .
信号線路l1,l2には第2の抵抗R2iとスイツチン
グトランジスタQiの組がそれぞれ3組ずつ接続さ
れている(i=1〜6)。トランジスタQiはベー
ス抵抗R5iを内蔵したもので、各ベース抵抗R5iの
非ベース側は制御部の制御端子Tiに接続されてい
る。 Three sets each of a second resistor R 2i and a switching transistor Q i are connected to the signal lines l 1 and l 2 (i=1 to 6). The transistor Qi has a built-in base resistor R 5i , and the non-base side of each base resistor R 5i is connected to the control terminal T i of the control section.
全てのトランジスタQ1〜Q6のエミツタとアー
ス間には1つのツエナーダイオードZDが共通に
接続されている。これと並列に接続されたコンデ
ンサC4は雑音、スイツチングトランジスタの
ON,OFF時に発生する異音、セパレーシヨン悪
化時の防止用である。 One Zener diode ZD is commonly connected between the emitters of all transistors Q 1 to Q 6 and ground. Capacitor C 4 connected in parallel with this is used for noise and switching transistor
This is to prevent abnormal noises that occur when turning on and off, and when separation deteriorates.
R31,R32は信号線路l1,l2にそれぞれツエナー
電圧VZを印加する第3の抵抗、R4はツエナーダ
イオードZDに電源VCCから安定したツエナー電圧
発生用の電流を流す第4の抵抗であるが、これら
は次の様なケースでは省略できる。つまり、トラ
ンジスタQ1〜Q3の組においてQ1をオンにすると
きはQ2,Q3をオフにし、Q1をオフにするときは
Q2,Q3をオンにし、この組合せ以外の駆動をし
ない場合、トランジスタQ2,Q3のベース抵抗
R52,R53の値をトランジスタQ1のベース抵抗R51
の2倍に設定しておくと、ツエナーダイオード
ZDには常に同じ大きさのベース電流が流れる。
トランジスタQ4〜Q6の組についても同様のこと
を行い、ツエナーダイオードZDがこれらのベー
ス電流によつて安定したツエナー電圧VZを発生
できる場合、第4の抵抗R4は省略しても構わな
い。 R 31 and R 32 are the third resistors that apply the Zener voltage V Z to the signal lines l 1 and l 2, respectively, and R 4 is the fourth resistor that flows the current for stable Zener voltage generation from the power supply V CC to the Zener diode ZD. These resistors can be omitted in the following cases. In other words, in the set of transistors Q 1 to Q 3 , when Q 1 is turned on, Q 2 and Q 3 are turned off, and when Q 1 is turned off,
When Q 2 and Q 3 are turned on and no drive is performed other than this combination, the base resistance of transistors Q 2 and Q 3
The values of R 52 and R 53 are the base resistance of transistor Q 1 R 51
If you set it to twice that, the Zener diode
The same amount of base current always flows through ZD.
Do the same thing for the set of transistors Q 4 to Q 6 , and if the Zener diode ZD can generate a stable Zener voltage V Z with these base currents, the fourth resistor R 4 can be omitted. do not have.
尚、オペアンプの出力抵抗は非常に小さいた
め、l1の電位はトランジスタQ4〜Q6のオン、オフ
に関係なくほぼ一定であり、またl2の電位はトラ
ンジスタQ1〜Q3のオン、オフに関係なくほぼ一
定となる。従つて、制御端子T1〜6の出力によ
り、出力1,2の減衰量を各々独立して任意の値
に制御できる。 Note that since the output resistance of the operational amplifier is very small, the potential of l 1 is almost constant regardless of whether transistors Q 4 to Q 6 are on or off, and the potential of l 2 is constant regardless of whether transistors Q 1 to Q 3 are on or off. It remains almost constant regardless of whether it is off or not. Therefore, the attenuation amounts of outputs 1 and 2 can be independently controlled to arbitrary values by the outputs of the control terminals T1 to T6.
また、この場合はトランジスタQ1〜Q3の1つ
とトランジスタQ4〜Q6の1つが必ずオンしてい
るので、第3の抵抗R31,R32を省略してもツエ
ナー電圧VZを信号線路l1,l2に印加できる。 In addition, in this case, one of the transistors Q 1 to Q 3 and one of the transistors Q 4 to Q 6 are always on, so even if the third resistors R 31 and R 32 are omitted, the Zener voltage V Z cannot be used as a signal. It can be applied to lines l 1 and l 2 .
抵抗R31,R32,R4を用いれば上述した制約は
なくなり、トランジスタQ1〜Q6は任意にオン/
オフさせることができ、細かな可変減衰特性を実
現できる。図示の例ではトランジスタQ3を駆動
する制御部側のドライバトランジスタQ0を代表
的に示している。このトランジスタQ0のコレク
タはプルアツプ抵抗R0で電源+Bに接続され、
同時に制御端子T3にも接続されている。この電
源+BはトランジスタQ3のベース・エミツタ間
電圧VBEとツエナーダイオードZDのツエナー電圧
VZの和より高い値に設定される。 If resistors R 31 , R 32 , and R 4 are used, the above-mentioned restrictions are eliminated, and transistors Q 1 to Q 6 can be turned on/off at will.
It can be turned off and finely variable damping characteristics can be achieved. In the illustrated example, a driver transistor Q 0 on the control unit side that drives the transistor Q 3 is representatively shown. The collector of this transistor Q0 is connected to the power supply +B with a pull-up resistor R0 ,
At the same time, it is also connected to the control terminal T3 . This power supply +B is the base-emitter voltage V BE of the transistor Q3 and the Zener voltage of the Zener diode ZD.
Set to a value higher than the sum of V and Z.
以上述べたように本考案によれば、トランジス
タスイツチング式の減衰回路において、信号歪み
防止用のツエナーダイオードを複数の直列回路で
共用できるので、少ない素子数で細かな可変減衰
特性を実現できる利点がある。
As described above, according to the present invention, in a transistor switching type attenuation circuit, the Zener diode for preventing signal distortion can be shared by multiple series circuits, so the advantage is that finely variable attenuation characteristics can be realized with a small number of elements. There is.
第1図は本考案の原理図、第2図は本考案の一
実施例を示す回路図、第3図は従来のトランジス
タスイツチング式減衰回路の説明図である。
図中、C1,C2は直流阻止コンデンサ、lは信
号線路、Qはトランジスタ、ZDはツエナーダイ
オード、R1〜R4は第1〜第4の抵抗である。
FIG. 1 is a diagram showing the principle of the present invention, FIG. 2 is a circuit diagram showing an embodiment of the present invention, and FIG. 3 is an explanatory diagram of a conventional transistor switching type attenuation circuit. In the figure, C 1 and C 2 are DC blocking capacitors, l is a signal line, Q is a transistor, ZD is a Zener diode, and R 1 to R 4 are first to fourth resistors.
Claims (1)
流阻止コンデンサC2とで区分された信号線路l
に第1の抵抗R1を挿入し、且つ該第1の抵抗の
出力側とアース側に、それぞれ第2の抵抗R2と
スイツチングトランジスタQとを有する複数の直
列回路を共通に接続してなる減衰回路において、 該トランジスタの共通の接続点とアース間にツ
エナダイオードZDを挿入し、且つ該ダイオード
に生じるツエナー電圧を前記信号線路に印加する
ようにしてなることを特徴とする減衰回路。[Claims for Utility Model Registration] A signal line divided into a DC blocking capacitor C1 on the input side and a DC blocking capacitor C2 on the output side.
A first resistor R1 is inserted into the circuit, and a plurality of series circuits each having a second resistor R2 and a switching transistor Q are commonly connected to the output side and the ground side of the first resistor. An attenuation circuit characterized in that a Zener diode ZD is inserted between a common connection point of the transistors and ground, and a Zener voltage generated in the diode is applied to the signal line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842589U JPH0533066Y2 (en) | 1989-07-27 | 1989-07-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8842589U JPH0533066Y2 (en) | 1989-07-27 | 1989-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0328826U JPH0328826U (en) | 1991-03-22 |
| JPH0533066Y2 true JPH0533066Y2 (en) | 1993-08-24 |
Family
ID=31638042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8842589U Expired - Lifetime JPH0533066Y2 (en) | 1989-07-27 | 1989-07-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0533066Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016178680A (en) * | 2016-05-23 | 2016-10-06 | ローム株式会社 | Signal transmission circuit and switch drive device using the same |
-
1989
- 1989-07-27 JP JP8842589U patent/JPH0533066Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0328826U (en) | 1991-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3340250B2 (en) | Buffer circuit | |
| US3886380A (en) | Gain control circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| EP0185411B1 (en) | Switching device for suppressing a signal | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| EP0273630A2 (en) | Improved line receiver | |
| US4178558A (en) | DC Level clamping circuit | |
| US4418321A (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| CA1149474A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| US4403200A (en) | Output stage for operational amplifier | |
| JPH0525201B2 (en) | ||
| US3899744A (en) | Transistor amplifier circuit | |
| GB2051521A (en) | Arrangement for applying signals to a telephone line | |
| US5157347A (en) | Switching bridge amplifier | |
| JPH01274220A (en) | Method for limiting output current of current feeder and circuit apparatus therefor | |
| JPS6252486B2 (en) | ||
| GB1261737A (en) | Variable resistance circuit | |
| JPS632487B2 (en) | ||
| US3504192A (en) | Emitter-coupled logic circuit | |
| JPH04229705A (en) | Current amplifying device | |
| JPH0444844B2 (en) | ||
| US4302636A (en) | Subscriber's electronic line equipment comprising a two-wire-four-wire conversion circuit for a telephone exchange | |
| USRE32479E (en) | Feedback amplifier or threshold value switch for a current feed differential stage | |
| US4584536A (en) | Balance control circuit |