JPH0533066Y2 - - Google Patents

Description

【考案の詳細な説明】 〔概要〕 トランジスタスイツチング式の減衰回路に関
し、信号歪みの発生を共通のバイアス源で防止す
ることを目的とし、 入力側の直流阻止コンデンサと出力側の直流阻
止コンデンサとで区分された信号線路に第１の抵
抗を挿入し、且つ該第１の抵抗の出力側とアース
間に第２の抵抗とスイツチングトランジスタを直
列に接続してなる減衰回路において、該トランジ
スタとアース間にツエナーダイオードを挿入し、
且つ該ダイオードに生ずるツエナー電圧を前記信
号線路に印加するよう構成する。

〔産業上の利用分野〕

本考案はトランジスタスイツチング式の減衰回
路に関する。

トランジスタのオン／オフで減衰量を可変する
減衰回路（アツテネータ回路）はマイクロコンピ
ユータ等で制御できるので、デジタル化が進むオ
ーデイオ機器等で利用し易い。しかし、トランジ
スタを駆動する制御信号がＬ（ロー）レベルにな
ると信号歪みを生ずることがあるため、これを防
止する必要がある。

〔従来の技術〕

第３図は従来のトランジスタスイツチング式減
衰回路の一例である。この減衰回路は直流阻止コ
ンデンサC₁，C₂で直流的に区分された信号線路
ｌに第１の抵抗R₁を挿入し、該第１の抵抗R₁の
出力側とアース間に第２の抵抗R₂とスイツチン
グトランジスタＱを直列接続したもので、該信号
線路ｌは第３の抵抗R₃でアース電位にバイアス
されている。

トランジスタＱはnpn型で、そのコレクタは抵
抗R₂側に、またエミツタはアース側にそれぞれ
接続されている。ＴはこのトランジスタＱのベー
スに接続された制御端子で、制御部はこの端子Ｔ
をＨ（ハイ）レベルにして該トランジスタＱをオ
ンにする。トランジスタＱがオンすると抵抗R₂
のトランジスタ側が接地されるため、トランジス
タのスイツチング作用により入力信号INは抵抗
R₁，R₂／／R₃の分割比で減衰する。これに対し
トランジスタＱがオフしていれば抵抗R₁，R₃の
分割比で入力信号INは減衰する。但し、R₃が大
きな値であれば殆んど減衰動作には寄与しない。

トランジスタＱをオフにするには端子Ｔをオー
プン状態にするか、Ｌレベルにすれば良い。しか
し、端子Ｔをオープン状態にしておくとノイズ等
によつて動作が不安定になるため、これを安定化
する制御部側の回路構成が複雑になる。そこで、
一般にはプルアツプされたトランジスタ（図示せ
ず）をオンにして端子Ｔを接地する等の方法を採
る。図示のR₅はこのとき端子Ｔとアース間に介
在する何らかの抵抗を例示したものである。

上述したように端子ＴをＬレベルにする方法
は、信号線路ｌが信号Ｎによつて約0.6V以上マ
イナス側になると、トランジスタＱのベース・コ
レクタ間のpn接合（等価的にダイオード表示し
てある）が導通して信号線路ｌがアース電位より
ベース・コレクタ間電圧V_BC（〜〜0.6V）だけ低い
負の値にクランプされ、出力OUTの負側が実線
の様に歪む欠点がある。

このため従来はトランジスタＱのベースと端子
Ｔの間にツエナー電圧V_Zのツエナーダイオード
ZDを挿入し、信号INが負側に（V_Z＋V_BC）だけ
振れるまでは歪が生じないようにしている。破線
のOUT′はこのときの出力波形図である。

〔考案が解決しようとする課題〕

しかしながら、第３図の減衰回路は１つの減衰
要素であつて、実際にはこれを多数用いて細かな
可変減衰特性を実現するため、各トランジスタの
ベース側に個々にツエナーダイオードを接続する
ことは素子数の増加およびコストアツプにつなが
る。

本考案は複数の減衰回路で１つの信号歪み防止
用のツエナーダイオードを共用できるようにする
ものである。

〔課題を解決するための手段〕

第１図は本考案の原理図で、C₁は入力側の直
流阻止コンデンサ、C₂は出力側の直流阻止コン
デンサ、ｌはその間の信号線路、R₁は信号線路
ｌに挿入された第１の抵抗、R₂，Ｑ，ZDは抵抗
R₁の出力側とアース間にこの順で直列に接続さ
れた第２の抵抗、スイツチングトランジスタおよ
びツエナーダイオード、R₃はツエナーダイオー
ドZDのツエナー電圧V_Zを信号線路ｌに印加する
第３の抵抗、R₄はツエナーダイオードZDに常時
ツエナー電圧V_Zを発生させるための電流を流す
第４の抵抗、ＴはトランジスタＱのベースに接続
された制御部側の制御端子である。

〔作用〕

本考案では信号線路ｌがツエナーダイオード
ZDによつてツエナー電圧V_Zにバイアスされる。
このため入力信号INがV_Zを基準に負側に（V_Z＋
V_BC）だけ振れるまでは信号歪みが生じない。こ
れは第３図と同じである。しかし、本考案のツエ
ナーダイオードZDと抵抗R₃，R₄は減衰回路を構
成する複数の直列回路で共用できるので、少ない
素子数で細かな可変減衰特性を実現できる。

〔実施例〕

第２図は本考案の一実施例を示す回路図であ
る。本例は、オペアンプからの同じ入力を２つの
出力１，２に分岐する信号線路l₁，l₂を有し、そ
れぞれに第１の抵抗R₁₁，R₁₂を挿入してある。
このような構成は同じオーデイオ信号をフロント
スピーカとリアスピーカに分けて与える場合等に
使用される。一方の信号線路l₁は直流阻止コンデ
ンサC₁，C₂で外部から直流的に分離され、他方
の信号線路l₂は直流阻止コンデンサC₁，C₃で外部
から直流的に分離されている。

信号線路l₁，l₂には第２の抵抗R_2iとスイツチン
グトランジスタQ_iの組がそれぞれ３組ずつ接続さ
れている（ｉ＝１〜６）。トランジスタQiはベー
ス抵抗R_5iを内蔵したもので、各ベース抵抗R_5iの
非ベース側は制御部の制御端子T_iに接続されてい
る。

全てのトランジスタQ₁〜Q₆のエミツタとアー
ス間には１つのツエナーダイオードZDが共通に
接続されている。これと並列に接続されたコンデ
ンサC₄は雑音、スイツチングトランジスタの
ON，OFF時に発生する異音、セパレーシヨン悪
化時の防止用である。

R₃₁，R₃₂は信号線路l₁，l₂にそれぞれツエナー
電圧V_Zを印加する第３の抵抗、R₄はツエナーダ
イオードZDに電源V_CCから安定したツエナー電圧
発生用の電流を流す第４の抵抗であるが、これら
は次の様なケースでは省略できる。つまり、トラ
ンジスタQ₁〜Q₃の組においてQ₁をオンにすると
きはQ₂，Q₃をオフにし、Q₁をオフにするときは
Q₂，Q₃をオンにし、この組合せ以外の駆動をし
ない場合、トランジスタQ₂，Q₃のベース抵抗
R₅₂，R₅₃の値をトランジスタQ₁のベース抵抗R₅₁
の２倍に設定しておくと、ツエナーダイオード
ZDには常に同じ大きさのベース電流が流れる。
トランジスタQ₄〜Q₆の組についても同様のこと
を行い、ツエナーダイオードZDがこれらのベー
ス電流によつて安定したツエナー電圧V_Zを発生
できる場合、第４の抵抗R₄は省略しても構わな
い。

尚、オペアンプの出力抵抗は非常に小さいた
め、l₁の電位はトランジスタQ₄〜Q₆のオン、オフ
に関係なくほぼ一定であり、またl₂の電位はトラ
ンジスタQ₁〜Q₃のオン、オフに関係なくほぼ一
定となる。従つて、制御端子Ｔ１〜６の出力によ
り、出力１，２の減衰量を各々独立して任意の値
に制御できる。

また、この場合はトランジスタQ₁〜Q₃の１つ
とトランジスタQ₄〜Q₆の１つが必ずオンしてい
るので、第３の抵抗R₃₁，R₃₂を省略してもツエ
ナー電圧V_Zを信号線路l₁，l₂に印加できる。

抵抗R₃₁，R₃₂，R₄を用いれば上述した制約は
なくなり、トランジスタQ₁〜Q₆は任意にオン／
オフさせることができ、細かな可変減衰特性を実
現できる。図示の例ではトランジスタQ₃を駆動
する制御部側のドライバトランジスタQ₀を代表
的に示している。このトランジスタQ₀のコレク
タはプルアツプ抵抗R₀で電源＋Ｂに接続され、
同時に制御端子T₃にも接続されている。この電
源＋ＢはトランジスタQ₃のベース・エミツタ間
電圧V_BEとツエナーダイオードZDのツエナー電圧
V_Zの和より高い値に設定される。

〔考案の効果〕

以上述べたように本考案によれば、トランジス
タスイツチング式の減衰回路において、信号歪み
防止用のツエナーダイオードを複数の直列回路で
共用できるので、少ない素子数で細かな可変減衰
特性を実現できる利点がある。

【図面の簡単な説明】

第１図は本考案の原理図、第２図は本考案の一
実施例を示す回路図、第３図は従来のトランジス
タスイツチング式減衰回路の説明図である。 図中、C₁，C₂は直流阻止コンデンサ、ｌは信
号線路、Ｑはトランジスタ、ZDはツエナーダイ
オード、R₁〜R₄は第１〜第４の抵抗である。

Claims (1)

1. 【実用新案登録請求の範囲】 入力側の直流阻止コンデンサC₁と出力側の直
   流阻止コンデンサC₂とで区分された信号線路ｌ
   に第１の抵抗R₁を挿入し、且つ該第１の抵抗の
   出力側とアース側に、それぞれ第２の抵抗R₂と
   スイツチングトランジスタＱとを有する複数の直
   列回路を共通に接続してなる減衰回路において、 該トランジスタの共通の接続点とアース間にツ
   エナダイオードZDを挿入し、且つ該ダイオード
   に生じるツエナー電圧を前記信号線路に印加する
   ようにしてなることを特徴とする減衰回路。