JPH0533084Y2

JPH0533084Y2 -

Info

Publication number: JPH0533084Y2
Application number: JP1987102531U
Authority: JP
Priority date: 1987-07-03
Filing date: 1987-07-03
Publication date: 1993-08-24
Anticipated expiration: 2002-07-03
Also published as: JPS647447U

Description

【考案の詳細な説明】〔考案の技術分野〕本考案は無線による呼出装置に係り、特に呼出
し時に呼出し情報をも受信し記憶するページング
受信機に関する。

〔従来の技術〕

一般にポケツトベルと呼ばれるページング受信
機は特定の時間ごとに受信機を動作させ、受信機
毎に固有の呼出番号（IDコード）が送信されて
るか否かを判断し、親機からの呼び出しがあるか
判別している。つまり、呼出者が呼出したい受信
機の呼出番号を電話することなより、呼出番号が
電話局の無線基地局より送信される。その信号を
受信機が受信するとブザー、ホーン等により所定
期間報知する。この様にしてポケツトベルはその
保持者に呼出しがあつたことを知らせるものであ
る。しかし上記のポケツトベル等は呼出しがあつ
たとき、単にブザー等で報知するだけであるの
で、保持者には呼出し相手がわからないという問
題があつた。

近年このようなものを解決するものとしては簡
単なメツセージを同時に受信し、それを表示する
ページング受信機が考えられた。これは呼出番号
に続く情報（例えば呼出者の電話番号など）を表
示するものであり、誰から呼び出されたのかがわ
かるようになつている。このようなページング受
信機は受信したメツセージを表示する他に受信し
たメツセージを複数本（例えば30本）記憶するメ
モリを有しており、受信した順序でメツセージを
そのメモリに記憶している。そして何回も受信を
行いメツセージの記憶領域すなわちメモリがいつ
ぱいになると古いメツセージから順に消去してい
く。また、受信機本体のスイツチを操作すること
により、保持者は以前に受信したメツセージを順
次表示させメツセージを確認することができる。

〔考案が解決しようとする問題点〕

上記従来のページング受信機は記憶できるメツ
セージの数は限られているが、異なつた時刻に受
信したメツセージは記憶領域がいつぱいになるま
ですべて記憶する。例えば呼出しを行つて応答が
ない場合、何度も呼び出しを行う場合がある。こ
の時には同一呼出し者のメツセージが何本も記憶
され、メツセージの記憶領域がいつぱいになる
と、それ以前に受信した重要なメツセージであつ
ても、古いものから消去してしまうという問題が
あつた。

本考案は上記事情に鑑みて成されたもので、重
要なメツセージを残し、そうでないメツセージは
自動的に消去することのできるページング受信機
を提供することを目的とする。

［問題点を解決するための手段］本考案は、上記目的を達成するため、受信した
呼出し番号と自己の呼出し番号を比較し一致した
とき該呼出し番号とともに送られてくる報知情報
を取り込むページング受信機において、前記取り
込んだ報知情報を受信時刻とともに複数記憶する
記憶手段と、この記憶手段に記憶されている各報
知情報の受信時刻と現在時刻を比較し時間差を求
める演算手段と、この演算手段により求められた
時間差が所定時間以上のとき、当該報知情報を消
去する消去手段と、前記取り込んだ報知情報に含
まれる情報によつて該消去手段を制御し、当該報
知情報を消去するか否かを決定する消去制御手段
とを具備したことを特徴とするものである。

［作用］このように構成することによつて、受信した報
知情報の受信時刻と現在時刻の時間差を演算し、
その時間差が所定時間以上となつた報知情報は消
去するとともに、その際に報知情報に含まれる情
報によつて消去のさせ方を制御することができ
る。

〔実施例〕

第１図は本考案によるページング受信機の外観
図でる。第１図ａは正面図、第１図ｂは上面図、
第１図ｃは側面図である。受信機本体１の正面に
は表示部２が設けられており、さらにその右隣に
表示選択スイツチ３、スクロールスイツチ４が設
けられている。表示部２は２段の表示よりなり、
表示部２の上段２Ｂは時刻、下段２Ａはメツセー
ジを表示する。本考案の実施例においては例えば
30回の呼出しに対するメツセージの記憶を行うこ
とができ、またそのときの時刻を記憶している。
表示部２においてはそのメツセージの内容を表示
部の下段２Ａに表示し、またその上段２Ｂには呼
出し要求が発生したときの時刻を表示する。表示
選択スイツチ３は30個のうちからどれを選択する
かを指示するものであり、例えば受信者によつて
このスイツチが押下されることによつて新しいも
のから古いものへ合計30の表示が行われる。表示
部２の表示巾は非常に小さいものであり、メツセ
ージの長さはそれ以上になる場合がある。その場
合、スクロールスイツチ４を押すことによつてメ
ツセージの先頭から順次スクロールし、長い場合
の１行分の呼出し情報を表示させることができ
る。本体１側部にはリセツトスイツチ５、と放音
孔６が設けられている。放音孔６の本体装置内部
には例えば呼出番号が一致したときにはこの放音
孔６を介して内部の音（ブザー音）が出力され
る。リセツトスイツチ５はブザー音を停止するも
のである。１回目のスイツチの押下によつて報音
が停止し、さらに２回目のスイツチの押下によつ
て表示部２での表示がクリアする。本体上部には
ライトスイツチ７と電源スイツチ８が設けられて
いる。電源スイツチ８をオンにすることによつて
本体装置の全体の動作を開始する。またライトス
イツチ７を押下することによつて表示部２の表示
ランプが点灯する。暗い所においてはこのライト
スイツチ７を押下することによつて表示部２が照
明され、メツセージの内容を読取ることができ
る。

第２図は本考案の第１の実施例のページング受
信機の全体の回路構成図である。

アンテナ９は電話局の無線基地より発生した電
波を受信するアンテナであり、例えば280MHzの
FM電波を受信する。このFM電波はFSK信号
（NRZ）方式によつて変調されており、512ビツ
ト／secのビツトレートの情報を含んでいる。こ
のアンテナ９より受信した信号は無線受信回路１
０に加わる。無線受信回路１０は前述のFSKの
FM信号を復調し、「０」，「１」の信号とする回
路である。この回路には当然280MHzを選択する
回路さらにはFSK信号を復調する復調回路等を
有しており、この復調した信号が通信制御回路１
１に加わる。本考案の実施例においてはポクサグ
方式（POCSAG）が使用されており、無線受信
回路１０から加わる信号を通信制御回路１１はこ
のポクサグ方式によりデータを解折して自己の呼
出し番号であるか或いは、更には自己の呼出し番
号であつた場合にはそのデータを受信する受信取
り込みをCPU１２に出力する回路である。CPU
１２は通信制御回路１１からデータを受けとる
と、その受信データをRAM（図示せず）に格納
すると共に、そのデータを表示回路１４に送つて
表示し、さらにブザー１５により呼出しのあつた
ことを報音する。一方、スイツチ群１３から例え
ばリセツトスイツチ５の信号が加わると報音を停
止するなどの処理を実行する。第３図（Ａ〜Ｆ）
はポクサグ方式のデータ構成図である。

第３図Ａは全体の送信信号フオーマツトを表わ
したものであり、ポクサグ方式においては、第１
番目に576ビツトの101010と順次続くプリアンブ
ル信号Ａとそれに続く複数のバツチ信号Ｂ，Ｃ…
よりなる。プリアンブル信号はページング受信機
にこれからデータが送られることを認識させ同期
をとるための信号であり、通信制御回路１１はこ
のプリアンブルを検出して以下にバツチデータが
順次加わることを認識する。

第３図Ｂは上記のバツチデータのバツチフオー
マツトである。各バツチは同期コードSCとCD１
〜CD８の８個のブロツクより構成され、１ブロ
ツクは２ワードからなつている。同期コード及び
１ワードは32ビツトで構成され各コードは呼出番
号を示すアドレスコードワードとメツセージを示
すメツセージコードワードに分けられる。

第３図Ｃ，Ｄは前述の２コードワードよりなる
各コードの構成を表わしている。第３図Ｃはアド
レスコードワードであり、先頭にはメツセージフ
ラグ、メツセージフラグの後にアドレスコード、
更にはフアンクシヨンビツト、BCHパリテイ、
イーブンパリテイの構成となつている。また第３
図Ｄはメツセージコードワードであり、メツセー
ジフラグの後にメツセージコード更にはBCHパ
リテイ、イーブンパリテイの構成となつている。

メツセージフラグは次のコードがアドレスコー
ドであるかメツセージコードであるかを識別する
フラグであり、０の時にアドレスコードワード、
１の時にメツセージコードワードを表わしてい
る。メツセージフラグの後のビツト２〜ビツト19
がアドレスコードであり、これが前述の呼出し番
号に対応する。更に、この後にフアンクシヨンビ
ツトが２ビツトある。これは表示形態、報音形態
などを示すためのビツトであり、たとえば、
「00」，「01」，「10」，「11」により４種類のフアン
クシヨンがある。ポクサグ方式においては、１コ
ード例えばアドレスコードの内部においてエラー
が発生することがある。特に受信状態が悪かつた
りした場合に、FSK信号の復調が完全でなくな
り、エラーが発生する。それを補正するために、
BCHパリテイをビツト22〜ビツト31に設けてい
る。この10ビツトのデータによつてエラーが発生
した場合の訂正を行つている。これをBCHパリ
テイとよんでいる。その後には、イーブンパリテ
イビツトがビツト32に設けられている。このイー
ブンパリテイには先頭から最終までのビツトが
「１」の数を表わすものの総数が奇数個であつた
か偶数個あつたかを表わしており、例えば１ビツ
ト「０」と「１」を間違えた場合には、このイー
ブンパリテイのチエツクによつてビツトが欠落し
たかあるいは付加されてしまつたかを判断するこ
とができる。

第３図Ｄに示すメツセージコードワードの場合
にはメツセージフラグの後のビツト２〜ビツト21
にメツセージビツトが加わつている。これは発信
者からのメツセージが加わるものであり、例えば
電話番号更には他の情報が加わる。更に同様に同
一コードワードの中にBCHパリテイ、イーブン
パリテイの各データが付加されメツセージコード
ワードとなつている。

ポクサグ方式においては、常に無線受信回路１
０の電源をONとするのではなく、必要な時にの
み電源をONとしている。各ページング受信機に
は１バツチ中のブロツクCD１〜CD８のうちの１
ブロツクが割当てられており、この割当てられた
１ブロツクの時に無線受信回路１０の電源をON
とする。この割当られた１ブロツクの位置を検出
するための信号が同期コードワードである。受信
機は同期コードワード、割当てられた１ブロツク
の期間電源をONとする。尚、プリアンブル信号
は全体の同期をとるための信号であり、同期がと
れていない時にはこれをも受信するため電源を
ONとする。第３図Ｅは同期コードワードのビツ
ト構成図であり、
01111100110100100001010111011000がそのビツト
構成である。無線受信回路１０はこのビツト構成
の信号を受信した時、その後につづく各ブロツク
のうちから各受信機に割当てられた時間で１ブロ
ツクを受信する。

受信機は例えば同期コードの時間帯常に受信状
態となるようにし、その中に同期コードワードが
存在していた場合には、自分の枠に当てはめれた
ブロツクのコードワード例えば第３図Ｂにおける
CD２の間再度無線受信回路１０の電源をONと
し、受信したコードワード例えば第３図Ｃのアド
レスデータが自分のデータであるかを判別する。
もし、違う場合には、その電源をOFFとしてし
まう。

一方、一致した場合には、次のメツセージコー
ドワードをも受信し、そのデータを取り込む。

以上のように受信機はこの同期コードを受信す
るときと自分自身に割当られたブロツクのコード
ワードのとき無線受信回路１０の電源をONにす
る。すなわち受信機は常に１バツチワード単位で
同期コードと自分の割当られたブロツクのときの
み電源をONとする。これにより電力消費の低減
を図つている。なお、受信機の電源ON時には全
体の同期がとれていないので無線受信回路１０の
電源を周期的にオンとしてプリアンブルを検出し
ている。前述のポクサグ方式をまとめると受信機
側においては、プリアンブルを検出すると、同期
コードの受信、更には自分自身に割り当てられた
コードワードの受信をする時に無線受信回路１０
の電源をONとする。これらの制御を行うのは通
信制御回路１１であり、この通信制御回路１１の
ON・OFF制御により、無線受信回路１０は受信
動作を行う。

ポクサグ方式においては、前述のコードワード
の他にアイドリングコードワードなるワードが設
けられている。第３図Ｆはアイドリングコードワ
ードのビツト構成図である。このアイドリングコ
ードワードはヌルコードであり、このコードワー
ドを受信した時にはページ受信機は何もデータを
受信しないと同様となる。例えばこのアイドリン
グコードワードが同期コードワードの位置にあ
り、それを受信した時には同期はずれとなり、ま
たアドレスコードワードやメツセージコードワー
ド中に存在した時には何も受信しない場合と同じ
となる。

第４図は、本実施例における通信制御回路１１
の詳細な回路構成図である。無線受信回路１０よ
り入つてきた受信信号は入力同期回路２１に加わ
つている。入力同期回路２１は無線受信回路１０
より加わる「１」，「０」の信号とタイミング制御
回路２３で作られる内部クロツクとの同期をとる
回路である。入力同期回路２１は内部クロツクと
の位相比較を行ない同期のとれた信号を、BCH
誤り訂正回路２５、プリアンブル検出回路２２、
同期コード検出回路２４に加える。プリアンブル
検出回路２２はプリアンブルを検出するものであ
り、この検出によつてタイミング制御回路２３に
検出結果が加わる。プリアンブル検出回路２２に
よつてプリアンブルが検出されると、次は同期コ
ード検出回路２４が動作し、同期コードが入つた
かどうかの検出を行う。その結果を同様にタイミ
ング制御回路２３に出力する。BCH誤り訂正回
路２５はバツチフオーマツトの中の自分に割り当
てられたブロツクのデータを全部取り込み、
BCH誤りがあるかないかを判断し、更に誤りが
ある場合には、訂正を行う回路である。この回路
によつてまず、アドレスコードを受信した時に
は、誤り訂正済みのコードが呼出番号検出回路２
６に加わる。呼出番号検出回路２６にはID番号
を記憶しているID−ROM２７，ID−ROM
２８が接続されており、訂正済みコードのデータ
と各IDROMから入つているデータを比較し、一
致しているか否かを検出する。本考案の実施例に
おいては各ページング受信機に割当てられた２つ
の呼出番号、すなわちフアーストアドレスとセカ
ンドアドレスを記憶するのがID−ROM２７，
ID−ROM２８である。タイミング制御回路２
３は常に同期コードに対するタイミングを検出す
るクロツクを持つており、送信側は、順次プリア
ンブル、バツチフオーマツト、複数のバツチデー
タを送るので、タイミング制御回路２３はプリア
ンブルを検出すると同期コードを検出するまで電
源制御回路２９をONとする。また更に、自分の
ブロツクのコードワードで電源制御回路２９を
ONとする。電源制御回路２９からON信号が加
わると同期コード検出回路２４は同期コードを検
出し、BCH誤り訂正回路２５は受信したデータ
の訂正を行つて呼出番号検出回路２６に加える。
そして、呼出番号検出回路２６は自分の呼出であ
るかどうかを識別するものである。例えば、自分
の呼出番号でなかつた時には、そのまま終了し、
再度コードワードの検出を行う。

一方、自分の呼出番号であつた場合には検出信
号をCPU制御回路３０に加える。CPU制御回路
３０は呼出番号が一致したことを表す信号が加わ
るとその呼出番号がIDかIDかによつて受信
インタラプト信号またはをCPU１２に加え
る。これによつてCPU１２が後述する処理を行
う。

さらに、現在受信しBCH誤り訂正回路２５に
格納されているデータは、呼出し番号検出回路２
６を介してSP変換回路３１に加わる。SP変換回
路３１はシリアルに入つてくる１ビツトのデータ
を８ビツト単位でCPU１２に引き渡すための回
路である。この回路はCPU１２のアドレス／コ
ントロールバスとデータバスに接続されており、
８ビツト単位でCPU制御回路３０から割込みが
かかつてCPU１２は８ビツトのデータを取り込
む。

また、CPU制御回路３０はこの他に全データ
の受信を終了すると終了インタラプタ信号を出力
する。受信したデータは８ビツト単位で加わる
が、その他にアドレスコード内に含まれているフ
アンクシヨンビツト２ビツトもCPU１２内のバ
ツフアに出力する。これはCPU制御回路３０の
制御によつてなされている。更に、メツセージコ
ードも順次８ビツト単位で、エラー訂正されたメ
ツセージデータとして８ビツト単位で振り分けら
れてSP変換回路３１よりCPU１２に取込まれる。

通信制御回路１１は常に動作するものであり、
タイミング制御回路２３によつて前述のように電
源制御回路２９を介して無線受信回路１０の電源
をON・OFFし、全体の電力の消耗を防止してい
る。

第６図は、第４図に示す通信制御回路１１の動
作フローチヤートである。受信機の電源がONに
なると、まず、プリアンブルサーチの処理Ｓ１を
行う。このサーチの要求はタイミング制御回路２
３から行われているものである。プリアンブルは
576ビツトよりなるが、プリアンブル検出回路２
２はその内の８ビツト「10101010」と連続して続
いた場合に、それがプリアンブル検出としてタイ
ミング制御回路２３に加える。この検出結果が加
わると、タイミング制御回路２３は、同期コード
検出回路２４に対し同期コードの検出動作を開始
させる。同期コードは、プリアンブルの直後に表
れるものであり、また、さらにバツチコードが連
続している場合には、各バツチデータの先頭にく
るものである。この時すなわちプリアンブル検出
後には，第１回目のプリアンブル検出になるの
で、このプリアンブル検出信号が加わつた直後に
同期コード検出回路２４をタイミング制御回路２
３は動作させる。同期コード検出回路２４によつ
て同期コードが検出された時にはすなわち、処理
Ｓ２において同期コードが検出された時には、次
には、自己のブロツクのデータをBCH誤り訂正
回路２５に取込ませる。なお、この時には前述の
ように無線受信回路１０の電源はONである。そ
して、取込んだ後には、呼出番号検出回路２６を
動作させ、IDROM２７，IDROM２８の内
容と受信したコードが一致するかどうかを検出す
る処理、即ち、ワードサーチ処理Ｓ３を行う。次
に二度とも同期コードが欠落したか否かを判断す
る（処理Ｓ４）。一般的に雑音等によつて１回の
同期コードの検出がなされない場合があるので、
本実施例においては２回とも同期欠落が発生した
場合に同期はずれと判断する。そして、もう一度
プリアンブルサーチからの処理Ｓ１から実行す
る。

同期コードが２回欠落しなかつた場合には判別
処理Ｓ５では次にはIDコードが一致したかどう
かを判別する。自己のIDコードがなかつた場合
には、再度ワードサーチ（IDコードサーチ）の
処理Ｓ３を実行する。

一方、IDコードが一致した場合には、次にメ
ツセージの取込を行う（処理Ｓ６）。この取込み
は（後に詳述する）CPU１２が行うものであり、
呼出番号検出回路２６からシリアルで出力される
データが８ビツト単位でCPU１２に加わりそれ
を取込む。この取込みを終了した時には、すなわ
ち処理Ｓ６が終了した時には次には、メツセージ
が終わりであるかどうかの判別を行う。すなわち
メツセージコードワードの１ビツト目のメツセー
ジフラグをチエツクし、メツセージフラグが
“１”のときは次にメツセージデータが続くもの
と判断し、メツセージフラグが“０”のときはメ
ツセージが終了したものと判断する（処理Ｓ７）。
処理Ｓ７がNOであつた時（メツセージフラグが
“１”）には再度メツセージ取込処理を行い、上記
の動作を順次繰り返す。処理Ｓ７においてメツセ
ージの終わりであるとした時には、次には再度ワ
ードサーチ処理Ｓ３より行う。例えば電源投入時
において、プリアンブルが検出されなかつたた
り、誤つて検出した場合、例えば、実際に
10101010の８ビツトのデータが繰り返されたとし
ても、場合によつては、データである場合があり
得る。この場合には、同期がとれないために同期
コードが当然２回欠落する。この時には、再度プ
リアンブルサーチ処理Ｓ１から行う。このプリア
ンブルサーチ処理においては、62.5msecの間無
線受信回路１０の電源をONとし、プリアンブル
であるかどうかを判別する。そして、プリアンブ
ルでなかつた場合には、再度1062.5msec後に無
線受信回路１０の電源をONとし再度プリアンブ
ルサーチから行う。これによりバツチデータの前
に送られるプリアンブルを何回かのプリアンブル
サーチ処理Ｓ１の処理によつて検出することがで
きる。

以上のように一定周期ごとに無線受信回路１０
の電源をONとし、その間でプリアンブルを検出
し、更に同期をとることによつて自分自身の割当
てられたブロツクの時のみ電源をONとして自分
自信のアドレスであるかそれとも違うかを判別し
ている。これにより受信機の電力消費の低減を行
つている。

前述したが、本考案の実施例においてはフアー
ストアドレスとセカンドアドレスをID−ROM
２７，ID−ROM２８に記憶している。この２
個のアドレスを設けることにより、Ａ点からの電
話要求である、またはＢ点からの電話要求である
等、さらには緊急呼出等各種の呼出に使用する事
ができる。

第５図はCPU１２の詳細な回路構成図である。

CPU１２はデータバスとアドレス／コントロ
ールバスを有し、それぞれマイクロプロセツサ４
１、バツフア４２、起動フラグレジスタ４３、発
振回路４４、ROM４５、RAM４６、表示制御
部４７、スイツチ制御部４８、報音制御部４９が
接続されている。マイクロプロセツサ４１は
ROM４５に格納されているプログラムを実行し
前述した通信制御回路１１から加わつたデータか
ら、どのような処理を行うかを制御するものであ
り、本考案の実施例においては、その取込処理は
その殆どが割込みによつて開始される。この割込
みには前述したように受信インタラプト／、
８ビツトインタラプト、終了インタラプトがあ
る。またバツフア４２にはCPU制御回路３０か
らエラービツト、フアンクシヨンビツト（２ビツ
ト）が加わつておりのバツフア４２を介して後述
する各処理はエラービツトやフアンクシヨンビツ
ト（２ビツト）取込む。発振回路４４はマイクロ
プロセツサ４１が動作する時にデータバス、アド
レス／コントロールバスを介して各回路をアクセ
スする時に必要とするクロツクを発生する回路で
あり、この出力はマイクロプロセツサ４４に加わ
る他にこのクロツクを必要とする各回路に加わつ
ている。

次に第７図はRAM４６の構成の一部を示す図
である。

RAM４６には受信したメツセージを一時記憶
するためのメツセージバツフアMB１，MB２
と、現在時刻及び日付を記憶する現在時刻レジス
タTM及び日付レジスタDTと、IDコードがの
ときフアンクシヨンビツトを一時記憶するための
フアンクシヨンバツフアFB、IDコードを示すフ
ラグ及び、リセツトフラグRS、ポインタＰ
と、受信したメツセージを記憶するメツセージレ
ジスタMR₁〜MR₃₀と受信時刻を記憶する受信時
刻レジスタTR₁〜TR₃₀とフアンクシヨンビツト
を記憶するフアンクシヨンレジスタFR₁〜FR₃₀
とワークエリアＷとから構成されている。

次に以上のような構成のページング受信機の動
作を説明する。

第８図はCPU１２の受信割込み処理のフロー
チヤートである。マイクロプロセツサ４１に受信
インタラプト信号またはが加わると、まずフ
アンクシヨンビツトの取込処理を行なう。この処
理は通信制御回路１１により検出されバツフア４
２に格納されている２ビツトのフアンクシヨンビ
ツトの情報をバツフア４２から読み出し、RAM
４６のフアンクシヨンバツフアFBに格納するも
のである（処理Ｔ１）。次に通信制御回路１１か
ら出力される８ビツトのメツセージデータを取り
込む為に、８ビツトインタラプト信号が加わつた
かどうかを判別する（処理Ｔ２）。８ビツトイン
タラプト信号が無いときは、この判別処理を繰り
返し、判別処理Ｔ２で待機となる。

一方、８ビツトインタラプト信号があつたとき
には、マイクロプロセツサ４１は通信制御回路１
１から出力されるメツセージデータを順次メツセ
ージバツフアに取り込む処理Ｔ３を行う。メツセ
ージの取込みはメツセージバツフアMB１，MB
２に交互に行なう。すなわち前回の受信において
メツセージバツフアMB２に取込んだなら、今回
の受信ではメツセージバツフアMB１にメツセー
ジを取り込む。そして終了インタラプト信号が加
わつたか否かを判別し（処理Ｔ４）、終了インタ
ラプト信号が無ければ上記の処理Ｔ２，Ｔ３を繰
り返し、すべてのメツセージをメツセージバツフ
アMB１に取込む。そしてメツセージの取込みが
終了すると、次にリセツトフラグの判別を行なう
（処理Ｔ５）。リセツトフラグが有る（RS＝１）
ときは、メツセージバツフアMB１に記憶したメ
ツセージが前回の受信においてメツセージバツフ
アMB２に記憶されたメツセージと同一かどうか
判別する（処理Ｔ６）。これは通常確実な受信を
行なうため同一のメツセージを例えば２回連続し
て送るので、前回の受信において報音及びメツセ
ージの表示を行ないリセツトフラグがセツト
（RS＝１）されている場合、今回の受信によりメ
ツセージバツフアMB１，MB２には同一のメツ
セージが格納されている可能性がある。そこでリ
セツトフラグが有るときはメツセージバツフアの
内容を比較し同一のメツセージであつた場合に
は、前回の受信においてすでにそのメツセージが
メツセージレジスタMRnに記憶されているので
今回受信したメツセージを無視してそのまま処理
を終了する。またメツセージバツフアMB１，
MB２の内容が異なつている場合には、新たなメ
ツセージを受信したのであるからメツセージバツ
フアMB１のデータをメツセージレジスタMRn
に格納する（処理Ｔ７）。メツセージレジスタへ
のメツセージの格納の際には、新しいメツセージ
が順次メツセージレジスタMRnの先頭MR₁に格
納され、古いメツセージがメツセージレジスタ
MRnの後へシフトされるようになつている。例
えば新しいメツセージを受信するとレジスタ
MR₂₉の内容がMR₃₀に格納され、レジスタMR₂₈
の内容がMR₂₉というように順に後のレジスタに
シフトされる。本実施例においてはメツセージレ
ジスタMRnには30本のメツセージ（電話番号）
記憶ができるので、すでに30本のメツセージを記
憶している場合には、古いメツセージから消去さ
れていく。

一方、処理Ｔ５においてリセツトフラグか無い
（RS＝０）ときは、新しいメツセージと判断し処
理Ｔ７を実行し、上述と同様にメツセージレジス
タの先頭MR₁にメツセージバツフアMB１の内容
を格納する。

次に、受信時刻（現在時刻レジスタTMのデー
タ）をメツセージの格納されたメツセージレジス
タMR₁に対応する受信時刻レジスタTR₁に格納
する。（処理Ｔ８）。そして格納したメツセージと
受信時刻を表示部２に表示し、さらにブザー１５
により呼出しのあつたことを報音する（処理Ｔ
９，Ｔ１０）。

第９図は前述した受信割込み処理を含むページ
ング受信機の全体の処理を示すフローチヤートで
ある。電源スイツチ８がオンされるとCPU１２
は時刻表示処理Ｔ１１を実行しRAM４６の現在
時刻レジスタTMの時刻を読み出し表示部２に表
示する。そして、他の割込み、受信割込み、時計
割込みなどが発生しなければ時刻表示処理Ｔ１１
を繰り返す。時刻表示の実行中に自己の電話番号
を受信すると、前述した受信割込み処理Ｔ１３
（第８図受信割込処理）を実行しメツセージをメ
ツセージレジスタMRに格納する。そして呼出し
のあつたことをブザー等で知らせる。一方、スイ
ツチ群１３からスイツチ信号が加わると、スイツ
チ割込み処理Ｔ１４を実行し、該当するスイツチ
処理を行う。時刻表示中に例えば表示選択スイツ
チが押下されると、CPU１２は、RAM４６のメ
ツセージの記憶領域の先頭アドレスのデータを読
み出し表示部２に表示する。

また、一定時間経過し時計割込みが加わると、
CPU１２は時計割込み処理Ｔ１２を実行する。

第１０図は本考案の第１の実施例の時計割込み
処理の詳細はフローチヤートである。一定時間ご
とに時計割込みが加わると、CPU１２は時刻の
計時を行ない、月、日、時、分、秒のキヤリ信号
が発生したときには、日付および時刻を更新し、
その日付及び時刻をRAM４６の日付レジスタ
DT、現在時刻レジスタTMに格納する（処理Ｔ
１５）。次に現在時刻とRAM４６の各メツセー
ジの受信時刻レジスタTR₁〜TR₃₀の時刻を比較
し、例えば受信時刻が120分以上前のものである
か否かを判断する（処理１６）。受信時刻から120
分以上経過しているメツセージはメツセージレジ
スタMRおよび受信時刻レジスタTRから消去す
る（処理Ｔ１７）。

以上のように本考案の第１の実施例は時刻の更
新時に各メツセージの受信時刻と現在時刻を比較
し、受信時刻から所定時間経過したメツセージは
RAM４６の記憶領域から消去するものである。
これによりRAM４６に記憶されるメツセージを
整理することができ、メツセージの検索が容易に
なる。

本考案の第２の実施例は、呼出し側であらかじ
めメツセージに重要度を示す重み情報を付加して
送信し、受信側でその情報に基づいてメツセージ
の消去を行うものである。第２実施例の回路構成
等は前述した第１の実施例と同一である。第１１
図は上述の重み情報例えばフアンクシヨンデータ
（フアンクシヨンビツト）を有するメツセージ情
報を記憶し、その重み情報に基づいてメツセージ
の消去を行う本考案の第２の実施例の時計割込み
処理のフローチヤートである。

CPU１２は一定時間ごとに加わる時計割込み
を受けると、時刻の計時を行ない、月、日、時、
分、秒のキヤリ信号が発生したときには、日付及
び時刻の更新を行なう。そして新しい日付と時刻
をRAM４６の日付レジスタDT、現在時刻レジ
スタTMに格納する（処理Ｔ１８）。本実施例に
おいては受信したメツセージとともにメツセージ
の重みを示すフアンクシヨンビツトの内容も各メ
ツセージに対応したフアンクシヨンレジスタFR_o
に記憶している。そこで、各メツセージのフアン
クシヨンレジスタFR_oの内容を判別し、さらに受
信時刻と現在時刻を比較する。

例えば、フアンクシヨンレジスタFR_oの内容が
「00」のメツセージは受信時刻から60分経過した
ならRAM４６の各レジスタMR_o，TR_o，FR_oか
ら消去する。フアンクシヨンレジスタFR_oの内容
が「01」のメツセージは受信時刻から２時間経過
したならRAM４６の各レジスタMR_o，TR_o，
FR_oから消去し、フアンクシヨンレジスタFR_oの
内容が「10」のメツセージは受信時刻から24時間
経過したなら同様にRAM４６の各レジスタ
MR_o，TR_o，FR_oから消去する。一方、フアンク
シヨンレジスタFR_oの内容が「11」のメツセージ
は消去せず、そのままレジスタに記憶しておく。

このようにしてフアンクシヨンレジスタFRの
内容に基づき受信時刻と現在時刻の比較を行い、
各メツセージの重み情報に対応する時間を越えた
メツセージが存在した場合には、そのメツセージ
の消去を行う。その結果メツセージレジスタMR
に空き領域が生じるので、消去したメツセージよ
り後のメツセージを順次前のアドレスのレジスタ
にシフトする。本実施例においてメツセージレジ
スタMRの先頭アドレスに一番新しいメツセージ
が格納され、順次古いメツセージがメツセージレ
ジスタMRの後のアドレスに格納されている。従
つて、メツセージレジスタMRに空き領域が生じ
たときには、後のアドレスのメツセージを順次前
のアドレスのレジスタにシフトすることにより、
各メツセージは先頭のレジスタMR1から連続し
たアドレスのレジスタに記憶することができる。
これによりメツセージ検索時にはアドレスの順に
メツセージを読み出すことにより、フアンクシヨ
ンデータにより整理されたレジスタの内容を表示
することができる。

以上のように本実施例は受信したメツセージ情
報の有する重み情報を示す例えばフアンクシヨン
ビツトの内容を各メツセージに対応するフアンク
シヨンレジスタFRに記憶し、その重み情報に対
応する所定時間を経過したメツセージの消去を行
なうものである。これにより重要度の低いメツセ
ージから順に消去することができる。メツセージ
レジスタMRに常に記憶可能なメツセージがすべ
て記憶されているということが防止できメツセー
ジレジスタMRの内容を整理することができる。
従つて、受信したメツセージを検索する場合に重
要度の高いメツセージのみを確認すればよいので
検索が容易なる。さらに重要度の高いメツセージ
は消去せず保存しておくこともできる。

尚、メツセージの重み付けはフアンクシヨンビ
ツトに限らない、例えばメツセージデータの中に
重み情報を加えてもよい。

また、メツセージの消去を時計割込み処理にお
いて行つているがもちろん受信時、あるいは他の
処理の実行時に行なつてもよい。

〔考案の効果〕

以上説明したように、本考案によれば、受信し
た報知情報の受信時刻と現在時刻の時間差を演算
し、その時間差が所定時間以上となつた報知情報
は消去するとともに、その際に報知情報に含まれ
る情報によつて消去のさせ方を制御することがで
きるから、受信機の保持者は格別の操作をするこ
となく、重要なメツセージは長時間保存し、そう
でもないメツセージは早目に消去することができ
る。

【図面の簡単な説明】

第１図は本考案の第１の実施例の外観図、第１
図ａは正面図、同図ｂは上面図、同図ｃは側面
図、第２図は第１の実施例の全体の回路構成図、
第３図Ａ〜ＦはPOCSAG方式のデータ構成図、
第４図は通信制御回路の詳細な回路構成図、第５
図はCPUの詳細な回路構成図、第６図は通信制
御回路の動作フローチヤート及びタイミングチヤ
ート、第７図はRAMの構成の一部を示す図、第
８図はCPUの受信割込み処理のフローチヤート、
第９図は全体の処理を示すフローチヤート、第１
０図は本考案の第１の実施例の時計割込み処理の
フローチヤート、第１１図は本考案の第２の実施
例の時計割込み処理のフローチヤートである。１０……無線受信回路、１１……通信制御回
路、１２……CPU、４６……RAM。

Claims

【実用新案登録請求の範囲】受信した呼出し番号と自己の呼出し番号を比較
し一致したとき該呼出し番号とともに送られてく
る報知情報を取り込むページング受信機におい
て、前記取り込んだ報知情報を受信時刻とともに複
数記憶する記憶手段と、この記憶手段に記憶されている各報知情報の受
信時刻と現在時刻を比較し時間差を求める演算手
段と、この演算手段により求められた時間差が所定時
間以上のとき、当該報知情報を消去する消去手段
と、前記取り込んだ報知情報に含まれる情報によつ
て該消去手段を制御し、当該報知情報を消去する
か否かを決定する消去制御手段と、を具備したことを特徴とするページング受信機。