JPH05333526A - レチクル及びそれを使用した半導体装置の製造方法 - Google Patents
レチクル及びそれを使用した半導体装置の製造方法Info
- Publication number
- JPH05333526A JPH05333526A JP13547992A JP13547992A JPH05333526A JP H05333526 A JPH05333526 A JP H05333526A JP 13547992 A JP13547992 A JP 13547992A JP 13547992 A JP13547992 A JP 13547992A JP H05333526 A JPH05333526 A JP H05333526A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- pattern
- test patterns
- corners
- scribe line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【目的】 レチクル及びそれを使用した半導体装置の製
造方法に関し，パターン形状検査の信頼性の向上と検査
時間の短縮を目的とする。 【構成】 ショット領域１の四隅のスクライブライン領
域３に同一形状のテストパターン2a〜2dの形成されてな
るレチクルにより構成する。また，ショット領域１の四
隅のスクライブライン領域３に同一形状のテストパター
ン2a〜2dの形成されたレチクルを使用し，ステップアン
ドリピートにより四つのテストパターン2a〜2dを近接し
て配置し，四つのテストパターン2a〜2dを同時に観察系
視野に入れて観察し，パターン形状検査を行うように構
成する。
造方法に関し，パターン形状検査の信頼性の向上と検査
時間の短縮を目的とする。 【構成】 ショット領域１の四隅のスクライブライン領
域３に同一形状のテストパターン2a〜2dの形成されてな
るレチクルにより構成する。また，ショット領域１の四
隅のスクライブライン領域３に同一形状のテストパター
ン2a〜2dの形成されたレチクルを使用し，ステップアン
ドリピートにより四つのテストパターン2a〜2dを近接し
て配置し，四つのテストパターン2a〜2dを同時に観察系
視野に入れて観察し，パターン形状検査を行うように構
成する。
Description
【０００１】
【産業上の利用分野】本発明はレチクル及びそれを使用
した半導体装置の製造方法に関する。半導体装置の製造
においては，半導体基板上に各種のパターンを形成する
ためにレチクルを使用する。レチクルに形成されたパタ
ーンは，ステッパによる繰り返し露光（ステップアンド
リピート）によりガラスマスクやレジストマスクに焼き
付けられ，焼き付けられたパターンの形状検査が行われ
る。
した半導体装置の製造方法に関する。半導体装置の製造
においては，半導体基板上に各種のパターンを形成する
ためにレチクルを使用する。レチクルに形成されたパタ
ーンは，ステッパによる繰り返し露光（ステップアンド
リピート）によりガラスマスクやレジストマスクに焼き
付けられ，焼き付けられたパターンの形状検査が行われ
る。
【０００２】
【従来の技術】図３は従来のパターン形状検査方法を示
す図で，３はスクライブライン領域，5a〜5dは素子パタ
ーン領域を表す。
す図で，３はスクライブライン領域，5a〜5dは素子パタ
ーン領域を表す。
【０００３】素子パターン領域5a〜5dは，それぞれ，レ
チクルの１ショットの領域のコーナー部であり，図３は
ステップアンドリピートにより４回の露光を行い，焼き
付けた４ショットの領域のコーナー部を模式的に示した
図である。
チクルの１ショットの領域のコーナー部であり，図３は
ステップアンドリピートにより４回の露光を行い，焼き
付けた４ショットの領域のコーナー部を模式的に示した
図である。
【０００４】素子パターン領域5a〜5dは，レチクル上の
素子パターンのコーナー部に対応しており，これら四隅
のパターン形状を比較検査して，合否判定を行う。その
やり方は次の如くである。例えば素子パターン領域5dの
パターン形状を検査する時，まず，素子パターン領域5a
の右上コーナー部を顕微鏡視野に入れてパターンを観察
し，パターンの形状（歪み，角の丸まり等）を観察者が
記憶する。
素子パターンのコーナー部に対応しており，これら四隅
のパターン形状を比較検査して，合否判定を行う。その
やり方は次の如くである。例えば素子パターン領域5dの
パターン形状を検査する時，まず，素子パターン領域5a
の右上コーナー部を顕微鏡視野に入れてパターンを観察
し，パターンの形状（歪み，角の丸まり等）を観察者が
記憶する。
【０００５】次に，顕微鏡のステージを移動して素子パ
ターン領域5bの右下コーナー部を顕微鏡視野に入れてパ
ターンを観察し，パターンの形状（歪み，角の丸まり
等）を観察者が記憶する。同様にして素子パターン領域
5cの左下コーナー部の観察を行い，パターンの形状（歪
み，角の丸まり等）を観察者が記憶する。
ターン領域5bの右下コーナー部を顕微鏡視野に入れてパ
ターンを観察し，パターンの形状（歪み，角の丸まり
等）を観察者が記憶する。同様にして素子パターン領域
5cの左下コーナー部の観察を行い，パターンの形状（歪
み，角の丸まり等）を観察者が記憶する。
【０００６】次に，いま観察している素子パターン領域
5dの左上コーナー部のパターン形状を，記憶している素
子パターン領域5a〜5cのコーナー部のパターン形状と観
察者が頭の中で比較し，合否判定を行う。
5dの左上コーナー部のパターン形状を，記憶している素
子パターン領域5a〜5cのコーナー部のパターン形状と観
察者が頭の中で比較し，合否判定を行う。
【０００７】しかしながら，この方法は観察者の負担が
大きく，正確な合否判定が困難で，かつ時間がかかる。
それを避けようとして，素子パターン領域5a〜5dのコー
ナー部のパターンを同時に顕微鏡視野に入れて同時に観
察しようとすると，今度はスクライブライン領域の幅は
例えば 150μｍあるので必然的に顕微鏡の倍率が下が
り，一方，微細パターンの幅は例えば２μｍと小さいの
で，その形状を精度よく観察することはできなくなる。
大きく，正確な合否判定が困難で，かつ時間がかかる。
それを避けようとして，素子パターン領域5a〜5dのコー
ナー部のパターンを同時に顕微鏡視野に入れて同時に観
察しようとすると，今度はスクライブライン領域の幅は
例えば 150μｍあるので必然的に顕微鏡の倍率が下が
り，一方，微細パターンの幅は例えば２μｍと小さいの
で，その形状を精度よく観察することはできなくなる。
【０００８】
【発明が解決しようとする課題】本発明は上記の問題に
鑑み，パターン形状を精度よくかつ短時間に観察し，合
否判定を容易にできるレチクル及びそれを使用した半導
体装置の製造方法を提供するものである。
鑑み，パターン形状を精度よくかつ短時間に観察し，合
否判定を容易にできるレチクル及びそれを使用した半導
体装置の製造方法を提供するものである。
【０００９】
【課題を解決するための手段】図１(a), (b)は本発明の
テストパターンの形成されたレチクルとそれを用いたス
テップアンドリピート後のテストパターンを示す平面図
である。
テストパターンの形成されたレチクルとそれを用いたス
テップアンドリピート後のテストパターンを示す平面図
である。
【００１０】上記課題は，ショット領域１の四隅のスク
ライブライン領域３に同一形状のテストパターン2a〜2d
の形成されてなるレチクルによって解決される。また，
ショット領域１の四隅のスクライブライン領域３に同一
形状のテストパターン2a〜2dの形成されたレチクルを使
用し，ステップアンドリピートにより四つのテストパタ
ーン2a〜2dを近接して配置し，該四つのテストパターン
2a〜2dを同時に観察系視野に入れて観察し，パターン形
状検査を行う半導体装置の製造方法によって解決され
る。
ライブライン領域３に同一形状のテストパターン2a〜2d
の形成されてなるレチクルによって解決される。また，
ショット領域１の四隅のスクライブライン領域３に同一
形状のテストパターン2a〜2dの形成されたレチクルを使
用し，ステップアンドリピートにより四つのテストパタ
ーン2a〜2dを近接して配置し，該四つのテストパターン
2a〜2dを同時に観察系視野に入れて観察し，パターン形
状検査を行う半導体装置の製造方法によって解決され
る。
【００１１】
【作用】本発明では，ショット領域１の四隅のスクライ
ブライン領域３に同一形状のテストパターン2a〜2dの形
成されたレチクルを使用し，ステップアンドリピートに
より四つのテストパターン2a〜2dを近接して配置し，四
つのテストパターン2a〜2dを同時に観察系視野に入れて
観察するのであるから，ステップアンドリピート後のテ
ストパターン2a〜2dを比較し合否判定を下すことは容易
であり，かつ精度が高い。
ブライン領域３に同一形状のテストパターン2a〜2dの形
成されたレチクルを使用し，ステップアンドリピートに
より四つのテストパターン2a〜2dを近接して配置し，四
つのテストパターン2a〜2dを同時に観察系視野に入れて
観察するのであるから，ステップアンドリピート後のテ
ストパターン2a〜2dを比較し合否判定を下すことは容易
であり，かつ精度が高い。
【００１２】また，観察系として顕微鏡を用いる時，従
来法のような顕微鏡のステージの移動を必要としなくな
る。その結果，検査時間が短縮される。
来法のような顕微鏡のステージの移動を必要としなくな
る。その結果，検査時間が短縮される。
【００１３】
【実施例】図１(a), (b)は本発明のテストパターンの形
成されたレチクルとそれを用いたステップアンドリピー
ト後のテストパターンを示す平面図であり，１はショッ
ト領域，2a〜2dはテストパターン，３はスクライブライ
ン領域，４，4a〜4dは素子パターン領域を示す。ショッ
ト領域１は１チップ或いは数チップを含む領域であり，
スクライブライン領域３は将来チップに分割するスクラ
イブラインが引かれる領域である。
成されたレチクルとそれを用いたステップアンドリピー
ト後のテストパターンを示す平面図であり，１はショッ
ト領域，2a〜2dはテストパターン，３はスクライブライ
ン領域，４，4a〜4dは素子パターン領域を示す。ショッ
ト領域１は１チップ或いは数チップを含む領域であり，
スクライブライン領域３は将来チップに分割するスクラ
イブラインが引かれる領域である。
【００１４】図１(a) において，ショット領域１は周縁
部がスクライブライン領域であり，その幅は，例えば，
150 μｍである。四隅のスクライブライン領域にテスト
パターン2a〜2dを形成する。テストパターン2a〜2dは，
例えば一辺１０μｍの正方形である。
部がスクライブライン領域であり，その幅は，例えば，
150 μｍである。四隅のスクライブライン領域にテスト
パターン2a〜2dを形成する。テストパターン2a〜2dは，
例えば一辺１０μｍの正方形である。
【００１５】図１(b) はステップアンドリピート後のパ
ターンを示す模式図であり，2a〜2dはテストパターン，
３はスクライブライン領域，4a〜4dは素子パターン領域
である。このパターンはガラスマスクやレジストマスク
に形成されるものである。
ターンを示す模式図であり，2a〜2dはテストパターン，
３はスクライブライン領域，4a〜4dは素子パターン領域
である。このパターンはガラスマスクやレジストマスク
に形成されるものである。
【００１６】図１(a) に示したレチクルを使用し，ステ
ップアンドリピートにより繰り返しパターンを５対１縮
小投影露光で形成する。素子パターン領域4aとテストパ
ターン2aが１ショットであり，素子パターン領域4bとテ
ストパターン2b，素子パターン領域4cとテストパターン
2c，素子パターン領域4dとテストパターン2dが，それぞ
れ１ショットである。
ップアンドリピートにより繰り返しパターンを５対１縮
小投影露光で形成する。素子パターン領域4aとテストパ
ターン2aが１ショットであり，素子パターン領域4bとテ
ストパターン2b，素子パターン領域4cとテストパターン
2c，素子パターン領域4dとテストパターン2dが，それぞ
れ１ショットである。
【００１７】縮小投影露光されたテストパターン2a〜2d
は一辺２μｍの正方形となるべきものであり，テストパ
ターン2a〜2dは例えば倍率1000倍の顕微鏡視野に同時に
入るように接近して形成されている。
は一辺２μｍの正方形となるべきものであり，テストパ
ターン2a〜2dは例えば倍率1000倍の顕微鏡視野に同時に
入るように接近して形成されている。
【００１８】テストパターン2a〜2dを同一視野で観察
し，各々の形状の歪みや角の丸まり等を調べ，互いに比
較する。正規には各テストパターン2a〜2dは一辺２μｍ
の正方形となるべきものであり，その形状からのずれを
評価して合否を判定する。
し，各々の形状の歪みや角の丸まり等を調べ，互いに比
較する。正規には各テストパターン2a〜2dは一辺２μｍ
の正方形となるべきものであり，その形状からのずれを
評価して合否を判定する。
【００１９】図２(a) 〜(c) はテストパターンの例を示
す図で，ステップアンドリピートにより縮小投影露光さ
れたテストパターン2a〜2dを示す。図２(a) は図１(b)
に示した正方形のテストパターン2a〜2dであり，正規に
はそれぞれ一辺２μｍの正方形であるが，それが矩形や
菱形に変形したり，角が丸まったりするのをチェックで
きる。また，場所による差を知ることができる。
す図で，ステップアンドリピートにより縮小投影露光さ
れたテストパターン2a〜2dを示す。図２(a) は図１(b)
に示した正方形のテストパターン2a〜2dであり，正規に
はそれぞれ一辺２μｍの正方形であるが，それが矩形や
菱形に変形したり，角が丸まったりするのをチェックで
きる。また，場所による差を知ることができる。
【００２０】図２(b) のテストパターン2a〜2dは，正規
にはそれぞれ直径２μｍの円形であるが，それが楕円に
変形したり，その伸びる方向の場所による差をチェック
することができる。
にはそれぞれ直径２μｍの円形であるが，それが楕円に
変形したり，その伸びる方向の場所による差をチェック
することができる。
【００２１】図２(c) のテストパターン2a〜2dは，正規
にはそれぞれ幅１μｍ，長さ５μｍの矩形をＬ字形に組
み合わせたものであるが，その幅の変化や角の丸まり等
の場所による変化をチェックすることができる。
にはそれぞれ幅１μｍ，長さ５μｍの矩形をＬ字形に組
み合わせたものであるが，その幅の変化や角の丸まり等
の場所による変化をチェックすることができる。
【００２２】
【発明の効果】以上説明したように，本発明によれば，
素子領域パターンのコーナー部のパターン形状を観察者
が記憶しておく必要がなく，四隅のスクライプライン領
域に形成されたテストパターンを顕微鏡の同一視野に集
めて比較観察することができるから，パターン形状の合
否判定が容易になる。しかも，判定の精度が高い。
素子領域パターンのコーナー部のパターン形状を観察者
が記憶しておく必要がなく，四隅のスクライプライン領
域に形成されたテストパターンを顕微鏡の同一視野に集
めて比較観察することができるから，パターン形状の合
否判定が容易になる。しかも，判定の精度が高い。
【００２３】合否判定にあたり，顕微鏡のステージの移
動の必要がないから，検査時間が短縮できる。
動の必要がないから，検査時間が短縮できる。
【図１】(a), (b)は本発明のテストパターンの形成され
たレチクルとそれを用いたステップアンドリピート後の
テストパターンを示す平面図である。
たレチクルとそれを用いたステップアンドリピート後の
テストパターンを示す平面図である。
【図２】(a) 〜(c) はテストパターンの例を示す図であ
る。
る。
【図３】従来のパターン形状検査方法を示す図である。
１はショット領域 2a〜2dはテストパターン ３はスクライブライン領域 ４, 4a〜4d, 5a〜5dは素子パターン領域
Claims (2)
- 【請求項１】 ショット領域(1) の四隅のスクライブラ
イン領域(3) に同一形状のテストパターン(2a 〜2d) の
形成されてなることを特徴とするレチクル。 - 【請求項２】 ショット領域(1) の四隅のスクライブラ
イン領域(3) に同一形状のテストパターン(2a 〜2d) の
形成されたレチクルを使用し，ステップアンドリピート
により四つのテストパターン(2a 〜2d) を近接して配置
し，該四つのテストパターン(2a 〜2d) を同時に観察系
視野に入れて観察し，パターン形状検査を行うことを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13547992A JPH05333526A (ja) | 1992-05-28 | 1992-05-28 | レチクル及びそれを使用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13547992A JPH05333526A (ja) | 1992-05-28 | 1992-05-28 | レチクル及びそれを使用した半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333526A true JPH05333526A (ja) | 1993-12-17 |
Family
ID=15152682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13547992A Withdrawn JPH05333526A (ja) | 1992-05-28 | 1992-05-28 | レチクル及びそれを使用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6279147B1 (en) * | 2000-03-31 | 2001-08-21 | Advanced Micro Devices, Inc. | Use of an existing product map as a background for making test masks |
| JP2003502717A (ja) * | 1999-06-24 | 2003-01-21 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 半導体製造方法 |
| CN102087468B (zh) | 2009-12-04 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 采用光刻版在衬底光刻胶上形成检测图形的方法 |
-
1992
- 1992-05-28 JP JP13547992A patent/JPH05333526A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003502717A (ja) * | 1999-06-24 | 2003-01-21 | インフィニオン テクノロジーズ ノース アメリカ コーポレイション | 半導体製造方法 |
| US6279147B1 (en) * | 2000-03-31 | 2001-08-21 | Advanced Micro Devices, Inc. | Use of an existing product map as a background for making test masks |
| CN102087468B (zh) | 2009-12-04 | 2012-12-05 | 中芯国际集成电路制造(上海)有限公司 | 采用光刻版在衬底光刻胶上形成检测图形的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0466335A2 (en) | Process of manufacturing semiconductor devices | |
| JPH03127066A (ja) | フォトリソグラフィ・プロセスの最適化方法 | |
| KR0180266B1 (ko) | 반도체 장치의 제조방법 | |
| US6410927B1 (en) | Semiconductor wafer alignment method using an identification scribe | |
| US7034930B1 (en) | System and method for defect identification and location using an optical indicia device | |
| JPH05333526A (ja) | レチクル及びそれを使用した半導体装置の製造方法 | |
| US7171035B2 (en) | Alignment mark for e-beam inspection of a semiconductor wafer | |
| JP2003279321A (ja) | 微小寸法校正用標準試料 | |
| JPH10177245A (ja) | レチクル、半導体基板及び半導体チップ | |
| US4639142A (en) | Dimension monitoring technique for semiconductor fabrication | |
| JPS5911619A (ja) | 半導体装置の非接触試験方法 | |
| US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
| US6813376B1 (en) | System and method for detecting defects on a structure-bearing surface using optical inspection | |
| US4475037A (en) | Method of inspecting a mask using an electron beam vector scan system | |
| JP3333603B2 (ja) | ウエハ内位置表示を付したチップ及びその製造方法 | |
| JPH03269433A (ja) | 投影露光マスク | |
| CN115309007B (zh) | 基于光学显微镜光刻线宽测试结构及检验方法 | |
| JPS6232783B2 (ja) | ||
| NL1026584C2 (nl) | Apparaat en werkwijze voor het testen van een belichtingsinrichting. | |
| US20070019859A1 (en) | Method for measuring registration | |
| JPH02106745A (ja) | フォトマスクおよびフオトマスク測定方法 | |
| Baird | EYESEE: a machine vision system for inspection of integrated circuit chips | |
| JPH03154329A (ja) | 半導体装置の製造方法 | |
| KR20080001734A (ko) | 마스크 결함 위치 검사 방법 | |
| JPS61148312A (ja) | 検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |