JPH10177245A - レチクル、半導体基板及び半導体チップ - Google Patents

レチクル、半導体基板及び半導体チップ

Info

Publication number
JPH10177245A
JPH10177245A JP33870296A JP33870296A JPH10177245A JP H10177245 A JPH10177245 A JP H10177245A JP 33870296 A JP33870296 A JP 33870296A JP 33870296 A JP33870296 A JP 33870296A JP H10177245 A JPH10177245 A JP H10177245A
Authority
JP
Japan
Prior art keywords
pattern
reticle
area
region
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP33870296A
Other languages
English (en)
Inventor
Atsushi Takizawa
厚嗣 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33870296A priority Critical patent/JPH10177245A/ja
Priority to US08/874,713 priority patent/US5929529A/en
Priority to KR1019970030591A priority patent/KR100287058B1/ko
Publication of JPH10177245A publication Critical patent/JPH10177245A/ja
Priority to US09/315,842 priority patent/US6097102A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control
    • G03F7/706837—Data analysis, e.g. filtering, weighting, flyer removal, fingerprints or root cause analysis
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【課題】 レチクル、半導体ウエハ及び半導体チップ上
の斜めパターンの線幅の測定誤差を低減することが可能
なレチクル、半導体ウエハ及び半導体チップを提供す
る。 【解決手段】 レチクルに、転写すべきパターンが形成
された転写領域、及び転写領域の周囲を取り囲むように
周辺領域が画定されている。レチクルの面内に１本の仮
想的な基準線を画定する基準マークが形成されている。
転写領域内に、基準線に対して斜め方向に長い直線状部
分を含む転写パターンが配置されている。周辺領域内で
あって、転写パターンの直線状部分に平行もしくは垂直
なある仮想直線に沿って一組の方向特定用マークが配置
されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、レチクル、半導体
ウエハ及び半導体チップに関し、特に回路パターンの線
幅の測定を行うのに適したレチクル、半導体ウエハ及び
半導体チップに関する。
【０００２】
【従来の技術】近年の集積回路装置の集積度の向上に伴
い、パターンルールがサブミクロンオーダになってきて
いる。サブミクロンオーダのパターンを有する集積回路
装置を信頼性良く作製するためには、パターン幅の精密
な測定が欠かせない。例えば、レチクル製造後に各パタ
ーン幅を測定する。また、集積回路装置の製造工程にお
いては、フォトリソグラフィ、エッチング等が終了する
と、後工程に進む前に、レジストパターン、回路パター
ンの線幅の検査を行う。
【０００３】図７は、レチクルの線幅測定装置の概略図
を示す。照明光５０がコンデンサレンズ５１を通してレ
チクル載置台５２に載置されたレチクルを照明する。レ
チクルに形成されたパターンは、対物レンズ５３、リレ
ーレンズ５４、ミラー５５、イメージローテータ５６、
リレーレンズ５７、ミラー５８、５９、及びリレーレン
ズ６０からなる光学系により拡大され、スリットミラー
６１上に結像する。例えば、約８０倍に拡大される。
【０００４】レチクル載置台５２は、レチクルをその面
に平行な平面（ｘｙ平面）に沿って移動させることがで
きる。レチクルをｘｙ面内で移動させることにより、レ
チクルに形成されている所望のパターンをスリットミラ
ー６１上に結像させることができる。スリットミラー６
１上に写し出された像は、光学系６３により観察するこ
とができる。
【０００５】スリットミラー６１には、垂直方向に延在
する１本のスリットが形成されている。スリットを透過
した光がフォトマル６２により電気信号に変換される。
スリットミラー６１を結像面に沿って水平方向に走査す
ると、拡大像の明暗に応じた電気信号が得られる。
【０００６】測定したい直線パターンの拡大像がスリッ
トと平行である場合には、得られた電気信号の変化から
パターン幅を求めることができる。パターンの拡大像と
スリットが平行でない場合には、イメージローテータ５
６を光軸の回りに回転させる。イメージローテータ５６
を回転させることにより、拡大像も回転し、パターンの
像とスリットとを平行に配置することができる。
【０００７】
【発明が解決しようとする課題】一般に、レチクルのス
テッパ位置合わせ用の基準線に平行もしくは垂直なパタ
ーンについては、図７においてスリットミラー６１のス
リットに平行な像が得られる。基準線に対して斜めのパ
ターンの線幅を測定する場合には、イメージローテータ
５６を回転させて、パターンの拡大像とスリットとを平
行にする必要がある。
【０００８】イメージローテータ５６の回転は、パター
ンの拡大像を見ながら測定者が行う。パターンの拡大像
とスリットとの関係が平行からずれていると、正確な線
幅の測定を行うことができない。従って、斜めパターン
の線幅の測定においては、測定者の熟練度等の個人差が
生じてしまう。また、同一の測定者が行っても、測定の
都度、測定値にばらつきが生ずる。
【０００９】本発明の目的は、レチクル、半導体ウエハ
及び半導体チップ上の斜めパターンの線幅の測定誤差を
低減することが可能なレチクル、半導体ウエハ及び半導
体チップを提供することである。
【００１０】
【課題を解決するための手段】本発明の一観点による
と、転写すべきパターンが形成された転写領域、及び該
転写領域の周囲を取り囲むように配置された周辺領域が
画定されたレチクルであって、レチクルの面内に１本の
仮想的な基準線を画定する基準マークと、前記転写領域
内に形成され、前記基準線に対して斜め方向に長い直線
状部分を含む転写パターンと、前記周辺領域内であっ
て、前記転写パターンの直線状部分に平行もしくは垂直
なある仮想直線に沿って配置された一組の方向特定用マ
ークとを有するレチクルが提供される。
【００１１】仮想直線に沿って配置された方向特定用マ
ークを観察することにより、転写パターンの長さ方向の
向きを高精度に検出することができる。転写パターンの
向きが高精度に検出できるため、その線幅の測定精度を
向上させることが可能になる。
【００１２】本発明の他の観点によると、電子回路パタ
ーンを形成された単位チップ領域が行列状に配列し、相
互に隣接する単位チップ領域の間にスクライブ領域が確
保された半導体基板であって、前記単位チップ領域内に
形成され、前記単位チップが配列する行方向及び列方向
に対して斜めの方向に長い直線状部分を含む回路パター
ンと、前記スクライブ領域内であって、前記回路パター
ンの直線状部分に平行もしくは垂直なある仮想直線に沿
って配置された一組の方向特定用マークと有する半導体
基板が提供される。
【００１３】本発明の他の観点によると、ある回路パタ
ーンが行列状に繰り返し配列し、各繰り返し単位内に行
方向及び列方向に対して斜めの方向に長い直線状パター
ンを含む集積回路パターンと、前記繰り返し単位が行列
状に配列した領域の外側であって、前記直線状パターン
に平行もしくは垂直なある仮想直線に沿って配置された
一組の方向特定用マークとを有する半導体チップが提供
される。
【００１４】仮想直線に沿って配置された方向特定用マ
ークを観察することにより、回路パターンの長さ方向の
向きを高精度に検出することができる。回路パターンの
向きが高精度に検出できるため、その線幅の測定精度を
向上させることが可能になる。
【００１５】
【発明の実施の形態】図１は、本発明の第１の実施例に
よるレチクルの平面図を模式的に示す。ほぼ正方形のレ
チクル１の中央部にデバイス領域２が画定され、その周
囲をスクライブ領域３及び遮光領域４が順番に取り囲ん
でいる。デバイス領域２には、半導体ウエハに転写すべ
き回路パターンが形成されている。スクライブ領域３
は、半導体ウエハをスクライブしてチップに分割すると
きのスクライブされる領域に対応する。スクライブ領域
３には、バーニアパターン等の転写パターンが形成され
ている場合がある。
【００１６】遮光領域４は、露光光を遮光する。遮光領
域４に囲まれたデバイス領域２とスクライブ領域３に形
成されたパターンが半導体ウエハに転写される。遮光領
域４の外側には透明な透光領域５が画定されている。
【００１７】レチクル１をステッパへ固定するときに位
置決めを行うための一組のステッパアライメントマーク
６が透光領域５内に形成されている。一組のステッパア
ライメントマーク６を結ぶ仮想的な直線によりレチクル
面内に基準線７が画定される。基準線７は、通常レチク
ルの外周を画定するいずれかの直線と平行である。
【００１８】レチクル１のデバイス領域２内に、直線状
の回路パターン１０及び２０が形成されている。図１で
は、説明の都合上、実際の回路パターンよりも大きく表
されている。なお、回路パターン１０及び２０は、孤立
したパターンであってもよく、複雑なパターンの一部で
あってもよい。
【００１９】回路パターン１０を、その長さ方向に延長
した仮想的な直線１１を考える。透光領域５内に、仮想
直線１１に沿い、かつデバイス領域２を挟むように、一
組の方向特定用マーク１２が配置されている。回路パタ
ーン２０の長さ方向に平行な仮想的な直線２１を考え
る。透光領域５内に、仮想直線２１に沿い、かつデバイ
ス領域２を挟むように、一組の方向特定用マーク２２が
配置されている。
【００２０】次に、図７の線幅測定装置を用いて図１に
示すレチクル１の回路パターン１０の線幅を測定する方
法を説明する。図７の線幅測定装置の測定原理は既に説
明したので、ここでは説明を省略する。
【００２１】図７に示すレチクル載置台５２に図１のレ
チクル１を載置する。このとき、レチクル１の基準線７
がｘ軸と平行になるようにする。レチクル１をｘｙ面内
で移動させ、回路パターン１０をスリットミラー６１上
に結像させる。このとき、回路パターン１０の拡大像
は、スリットに対して斜めに写し出される。このままで
は線幅を測定することはできない。
【００２２】回路パターン１０の線幅を測定するために
は、回路パターン１０とスリットミラー６１のスリット
とを平行にする必要がある。以下、スリットと回路パタ
ーン１０とを平行にする方法を説明する。
【００２３】図７に示す線幅測定装置は、レチクル載置
台５２に載置されたレチクルに形成された種々のパター
ンの（ｘ，ｙ）座標を測定することができる。レチクル
１の方向特定用マーク１２の各々の（ｘ，ｙ）座標を求
める。この２つの（ｘ，ｙ）座標から仮想直線１１の傾
きを計算し、この傾きに相当する角度だけ、イメージロ
ーテータ５６を回転させる。このようにして、回路パタ
ーン１０とスリットミラー６１のスリットとを平行にす
ることができる。
【００２４】仮想直線１１とスリットとが平行な状態を
維持したまま、回路パターン１０の拡大像をスリットミ
ラー６１のスリットに対応する位置に写し出す。スリッ
トミラー６１を走査して回路パターン１０の拡大像に対
応する電気信号を得る。この電気信号から回路パターン
１０の線幅を知ることができる。
【００２５】一般に、回路パターン１０の長さは、方向
特定用マーク１２を結ぶ仮想直線１１の長さに比べて極
めて短い。回路パターン１０の拡大像のみを観察しなが
らスリットミラー１０のスリットと拡大像との平行位置
合わせを行うことは容易ではなく、誤差も大きくなる。
これに対し、回路パターン１０よりも長い仮想直線１１
を基準に位置合わせを行うことにより、スリットミラー
６１のスリットと回路パターン１０の拡大像とを、より
精度良く平行に位置合わせすることが可能になる。
【００２６】以上、方向特定用マーク１２が回路パター
ン１０の延長線上に配置されている場合を説明したが、
必ずしも延長線上に配置されている必要はない。回路パ
ターン２０と方向特定用マーク２２との関係のように、
一組の方向特定用マーク２２を結ぶ仮想直線２１が、そ
れに対応する回路パターン２０と平行になるような関係
としてもよい。この場合にも、仮想直線２１を観察しな
がらスリットミラー６１のスリットと回路パターン２０
の拡大像との平行位置合わせを高精度に行うことができ
る。
【００２７】次に、上記実施例の効果について説明す
る。図１に示す基準線７に平行な直線パターンの線幅を
測定する場合には、基準線７とスリットミラー６１のス
リットとが平行になるように位置合わせを行う。この方
法で幅２μｍのパターンの線幅を２人の測定者が複数回
測定したところ、約１３ｎｍのばらつきがあった。ま
た、方向特定用マークを用いることなく、幅２μｍの斜
めパターンについて同様の測定を行ったところ、測定値
のばらつきは約３０ｎｍであった。
【００２８】上記実施例による方法を用いてスリットミ
ラー６１のスリットと拡大像との平行位置合わせを行う
ことにより、基準線７に平行な回路パターンの場合と同
程度の精度が期待できるであろう。
【００２９】図１では、方向特定用マークの形状をほぼ
長方形とした場合を示したが、その他の形状としてもよ
い。複数の回路パターンにそれぞれ対応するように複数
組の方向特定用マークが形成される場合、方向特定用マ
ークがどの組に属するか識別可能なように、組ごとにマ
ークの形状を異ならせてもよい。例えば、組ごとに異な
る数字、アルファベット等の形状としてもよい。このよ
うに、マークの形状を異ならせることにより、ある組に
属するマークを他の組のマークと区別して容易に見つけ
出すことができる。
【００３０】図１では、方向特定用マークを結ぶ仮想直
線と回路パターンとを一致もしくは平行にする場合を説
明したが、両者が直交するようにしてもよい。図２は、
方向特定用マークを結ぶ仮想直線と、それに対応する回
路パターンとを直交させた場合のレチクルの平面図を模
式的に示す。図１の場合と同様に、レチクル１に、デバ
イス領域２、スクライブ領域３、遮光領域４、及び透光
領域５が画定されている。
【００３１】デバイス領域２内に直線状の斜め回路パタ
ーン１０ａ及び２０ａが形成されている。回路パターン
１０ａに直交する仮想直線１１ａに沿い、かつデバイス
領域２を挟むように、透光領域５内に一組の方向特定用
マーク１２ａが形成されている。同様に、回路パターン
２０ａに直交する仮想直線２１ａに沿うように、透光領
域５内に一組の方向特定用マーク２２ａが形成されてい
る。
【００３２】図２に示すレチクルの回路パターン１０ａ
または２０ａの線幅を測定する場合には、図７のスリッ
トミラー６１上において、仮想直線１１ａまたは２１ａ
とスリットとを直交させればよい。スリットミラー６１
上に、スリットに直交する直線を設けておくことによ
り、仮想直線１１ａまたは２１ａとスリットとが直交す
るように容易に位置合わせすることができる。
【００３３】この場合にも、仮想直線１１ａ及び２１ａ
の長さが、回路パターン１０ａ及び２０ａの長さよりも
長いため、図１の場合と同様に、高精度に線幅を測定す
ることが可能になる。
【００３４】図１及び図２では、回路パターンの方向特
定用マークを透光領域５内に配置した場合を説明した
が、スクライブ領域３内に配置してもよいし、デバイス
領域２内の周辺近傍に配置してもよい。
【００３５】図３は、回路パターン１０ｂ及び２０ｂに
それぞれ対応する方向特定用マーク１２ｂ及び２２ｂを
スクライブ領域３内に配置した場合を示す。図４は、回
路パターン１０ｃ及び２０ｃにそれぞれ対応する方向特
定用マーク１２ｃ及び２２ｃを、デバイス領域２内の周
辺近傍に配置した場合を示す。共に、デバイス領域２、
スクライブ領域３、遮光領域４、及び透光領域５の構成
は、図１の場合と同様である。
【００３６】図３では、方向特定用マークを結ぶ仮想直
線と回路パターンとが一致するか平行な場合を示した
が、両者が直交するようにしてもよい。また、図４で
は、方向特定用マークを結ぶ仮想直線と回路パターンと
が直交する場合を示したが、両者が平行になるようにし
てもよい。
【００３７】図１〜図４では、レチクルに形成された回
路パターンの線幅を測定する場合を説明した。以下、半
導体ウエハに形成された回路パターンの線幅を測定する
場合について説明する。
【００３８】図５（Ａ）は、半導体ウエハの概略平面図
を示す。半導体ウエハ３０の表面にチップ領域４０が行
列状に配置されている。相互に隣接するチップ領域４０
の間に、スクライブ領域４４が確保されている。
【００３９】図５（Ｂ）は、図５（Ａ）の１つのチップ
領域４０を拡大した平面図を模式的に示す。チップ領域
４０内に直線状の回路パターン４１が形成されている。
回路パターン４１は、チップ領域４０が配列する行方向
及び列方向に対して斜めに配置されている。回路パター
ン４１に平行な仮想直線４２を考える。仮想直線４２に
沿い、かつチップ領域４０を挟むように、スクライブ領
域４４内に一組の方向特定用マーク４３が形成されてい
る。
【００４０】回路パターン４１の線幅を、走査型電子顕
微鏡を用いて測定する場合、電子ビームの走査方向と回
路パターンとを直交させることが好ましい。仮想直線４
２を観察しながら電子ビームの走査方向と回路パターン
との角度を容易に微調整することができる。回路パター
ン４１と電子ビームの走査方向とを高精度に直交させる
ことができるため、線幅の測定精度を向上させることが
可能になる。
【００４１】図６は、方向特定用マークがチップ領域内
に配置されている場合を示す。チップ領域４０内に、あ
る回路パターンを有する単位領域４５が、行列状に繰り
返し配列している。各単位領域４５内には、同一の回路
パターンが形成されている。
【００４２】各単位領域４５内に、直線状の回路パター
ン４１ａが形成されている。回路パターン４１ａは、単
位領域４５の配列する行方向及び列方向に対して斜めに
配置されている。回路パターン４１ａに平行な仮想直線
４２ａを考える。仮想直線４２ａに沿うように、チップ
領域４０の外周近傍に方向特定用マーク４３ａが配置さ
れている。方向特定用マーク４３ａを目印として、電子
ビームの走査方向と回路パターン４１ａとの角度を微調
整することにより、高精度に回路パターン４１ａの線幅
を測定することができる。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
直線状の斜めパターンの向きを、それに平行な、または
直交する仮想直線上のマークを観察して検出する。この
ため、高精度に斜めパターンの向きを検出することがで
き、その線幅の測定精度を向上させることが可能にな
る。
【図面の簡単な説明】
【図１】本発明の実施例によるレチクルの模式的な平面
図である。
【図２】本発明の他の実施例によるレチクルの模式的な
平面図である。
【図３】本発明の他の実施例によるレチクルの模式的な
平面図である。
【図４】本発明の他の実施例によるレチクルの模式的な
平面図である。
【図５】本発明の他の実施例による半導体ウエハの模式
的な平面図である。
【図６】本発明の他の実施例による半導体チップの模式
的な平面図である。
【図７】本発明の実施例で使用する線幅測定装置の概略
図である。
【符号の説明】
１ レチクル ２ デバイス領域 ３ スクライブ領域 ４ 遮光領域 ５ 透光領域 ６ ステッパアライメントマーク ７ 基準線 １０、２０ 回路パターン １１、２１ 仮想直線 １２、２２ 方向特定用マーク ４０ チップ領域 ４１ 回路パターン ４２ 仮想直線 ４３ 方向特定用マーク ４４ スクライブ領域 ４５ 単位領域 ５０ 照明光 ５１ コンデンサレンズ ５２ レチクル載置台 ５３ 対物レンズ ５４、５７、６０ リレーレンズ ５５、５８、５９ ミラー ５６ イメージローテータ ６１ スリットミラー ６２ フォトマル ６３ 光学系

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 転写すべきパターンが形成された転写領
    域、及び該転写領域の周囲を取り囲むように配置された
    周辺領域が画定されたレチクルであって、 レチクルの面内に１本の仮想的な基準線を画定する基準
    マークと、 前記転写領域内に形成され、前記基準線に対して斜め方
    向に長い直線状部分を含む転写パターンと、 前記周辺領域内であって、前記転写パターンの直線状部
    分に平行もしくは垂直なある仮想直線に沿って配置され
    た一組の方向特定用マークとを有するレチクル。
  2. 【請求項２】 前記周辺領域が、内周側に配置され光を
    遮る遮光領域と、該遮光領域を取り囲むように配置され
    た透光領域とを含み、 前記方向特定用マークが前記透光領域内に配置されてい
    る請求項１に記載のレチクル。
  3. 【請求項３】 前記転写領域が、集積回路パターンを形
    成されたデバイス領域と、該デバイス領域を取り囲むス
    クライブ領域とを含み、 前記転写パターンが前記デバイス領域内に配置され、 前記方向特定用パターンが前記スクライブ領域内に配置
    されている請求項１に記載のレチクル。
  4. 【請求項４】 前記転写領域が、集積回路パターンを形
    成されたデバイス領域と、該デバイス領域を取り囲むス
    クライブ領域とを含み、 前記転写パターンが、前記デバイス領域に行列状に繰り
    返し配列し、 前記方向特定用マークが、前記デバイス領域内であって
    前記転写パターンが繰り返し配列している領域の外側に
    配置されている請求項１に記載のレチクル。
  5. 【請求項５】 前記転写パターンが複数個形成され、各
    転写パターンに一組の方向特定用マークが対応するよう
    に複数組の方向特定用マークが配置され、各マークがど
    の組に属するか識別可能なように各マークの形状が定め
    られている請求項１〜４のいずれかに記載のレチクル。
  6. 【請求項６】 電子回路パターンを形成された単位チッ
    プ領域が行列状に配列し、相互に隣接する単位チップ領
    域の間にスクライブ領域が確保された半導体基板であっ
    て、 前記単位チップ領域内に形成され、前記単位チップが配
    列する行方向及び列方向に対して斜めの方向に長い直線
    状部分を含む回路パターンと、 前記スクライブ領域内であって、前記回路パターンの直
    線状部分に平行もしくは垂直なある仮想直線に沿って配
    置された一組の方向特定用マークと有する半導体基板。
  7. 【請求項７】 前記回路パターンが複数個形成され、各
    回路パターンに一組の方向特定用マークが対応するよう
    に複数組の方向特定用マークが配置され、各マークがど
    の組に属するか識別可能なように各マークの形状が定め
    られている請求項６に記載の半導体基板。
  8. 【請求項８】 ある回路パターンが行列状に繰り返し配
    列し、各繰り返し単位内に行方向及び列方向に対して斜
    めの方向に長い直線状パターンを含む集積回路パターン
    と、 前記繰り返し単位が行列状に配列した領域の外側であっ
    て、前記直線状パターンに平行もしくは垂直なある仮想
    直線に沿って配置された一組の方向特定用マークとを有
    する半導体チップ。
  9. 【請求項９】 前記回路パターンが各繰り返し単位内に
    複数個形成され、１つの繰り返し単位内の各回路パター
    ンに一組の方向特定用マークが対応するように複数組の
    方向特定用マークが配置され、各マークがどの組に属す
    るか識別可能なように各マークの形状が定められている
    請求項８に記載の半導体チップ。
JP33870296A 1996-12-18 1996-12-18 レチクル、半導体基板及び半導体チップ Withdrawn JPH10177245A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33870296A JPH10177245A (ja) 1996-12-18 1996-12-18 レチクル、半導体基板及び半導体チップ
US08/874,713 US5929529A (en) 1996-12-18 1997-06-13 Reticle semiconductor wafer, and semiconductor chip
KR1019970030591A KR100287058B1 (ko) 1996-12-18 1997-07-02 레티클, 반도체 기판 및 반도체 칩
US09/315,842 US6097102A (en) 1996-12-18 1999-05-21 Reticle, semiconductor wafer, and semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33870296A JPH10177245A (ja) 1996-12-18 1996-12-18 レチクル、半導体基板及び半導体チップ

Publications (1)

Publication Number Publication Date
JPH10177245A true JPH10177245A (ja) 1998-06-30

Family

ID=18320669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33870296A Withdrawn JPH10177245A (ja) 1996-12-18 1996-12-18 レチクル、半導体基板及び半導体チップ

Country Status (3)

Country Link
US (2) US5929529A (ja)
JP (1) JPH10177245A (ja)
KR (1) KR100287058B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206169A (ja) * 2015-04-17 2016-12-08 株式会社ニューフレアテクノロジー 検査方法およびテンプレート

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342735B1 (en) * 1999-09-01 2002-01-29 International Business Machines Corporation Dual use alignment aid
US7914755B2 (en) * 2001-04-12 2011-03-29 Eestor, Inc. Method of preparing ceramic powders using chelate precursors
US7089677B2 (en) * 2004-05-05 2006-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for calibrating alignment mark positions on substrates
US7648687B1 (en) 2006-06-15 2010-01-19 Eestor, Inc. Method of purifying barium nitrate aqueous solution
US7993611B2 (en) * 2006-08-02 2011-08-09 Eestor, Inc. Method of preparing ceramic powders using ammonium oxalate
US20120049186A1 (en) * 2010-08-31 2012-03-01 Li Calvin K Semiconductor structures
KR102403730B1 (ko) * 2018-01-22 2022-05-30 삼성전자주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
US12607444B2 (en) * 2023-10-02 2026-04-21 Applied Materials Inc. Apparatus and methods for verifying alignment between a shadow ring and a substrate

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134066A (en) * 1977-03-24 1979-01-09 International Business Machines Corporation Wafer indexing system using a grid pattern and coding and orientation marks in each grid cell
JPS57138134A (en) * 1981-02-20 1982-08-26 Nippon Kogaku Kk <Nikon> Positioning device
US4794648A (en) * 1982-10-25 1988-12-27 Canon Kabushiki Kaisha Mask aligner with a wafer position detecting device
JP2530587B2 (ja) * 1983-11-26 1996-09-04 株式会社ニコン 位置決め装置
JPH0616478B2 (ja) * 1983-12-19 1994-03-02 株式会社ニコン 投影露光装置の位置合せ装置
JP2652015B2 (ja) * 1987-04-07 1997-09-10 セイコーエプソン株式会社 半導体装置
JP2710935B2 (ja) * 1987-08-08 1998-02-10 三菱電機株式会社 半導体装置
US5003374A (en) * 1988-05-23 1991-03-26 North American Philips Corporation Semiconductor wafer
DE4038723A1 (de) * 1990-12-05 1992-06-11 Bosch Gmbh Robert Auf einer platte gemeinsam hergestellte und danach vereinzelte, gleichartige halbleiter-chips mit indizierung
JP3115107B2 (ja) * 1992-07-02 2000-12-04 株式会社東芝 レチクルとそのレチクルを用いた半導体装置およびその製造方法
JP3290233B2 (ja) * 1993-03-12 2002-06-10 株式会社東芝 位置合わせ方法
JP2790416B2 (ja) * 1993-08-26 1998-08-27 沖電気工業株式会社 アライメントマーク配置方法
US5777392A (en) * 1995-03-28 1998-07-07 Nec Corporation Semiconductor device having improved alignment marks
US5702567A (en) * 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
JP2870461B2 (ja) * 1995-12-18 1999-03-17 日本電気株式会社 フォトマスクの目合わせマーク及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206169A (ja) * 2015-04-17 2016-12-08 株式会社ニューフレアテクノロジー 検査方法およびテンプレート

Also Published As

Publication number Publication date
KR19980063360A (ko) 1998-10-07
US5929529A (en) 1999-07-27
US6097102A (en) 2000-08-01
KR100287058B1 (ko) 2001-04-16

Similar Documents

Publication Publication Date Title
US6949755B2 (en) Position detection apparatus, position detection method, exposure apparatus, device manufacturing method, and substrate
CN109828440B (zh) 基于衍射的套刻标识以及套刻误差测量方法
JP3315540B2 (ja) 位置計測装置、位置合わせ装置、露光装置およびデバイスの製造方法
JPH10177245A (ja) レチクル、半導体基板及び半導体チップ
JPH10223528A (ja) 投影露光装置及び位置合わせ方法
US5770337A (en) Method of inspection to determine reticle pitch
CN101164140A (zh) 用于在激光标刻系统中对准晶片加工系统的系统和方法
JP2002512384A (ja) マスク表面上のパターン構造の位置測定方法
JPH10144598A (ja) 走査型露光装置及びそれを用いたデバイスの製造方法
US7852458B2 (en) Exposure apparatus
JPS5918950A (ja) 加工片上へのマスクの投影転写装置およびその調整方法
JP3823477B2 (ja) 画像計測装置
JP2007206085A (ja) 位置検出装置及び位置検出方法、露光装置並びにデバイス製造方法
JPH0574684A (ja) 位置合わせ装置
JP3040845B2 (ja) アライメントマーク
US6330355B1 (en) Frame layout to monitor overlay performance of chip composed of multi-exposure images
JP3576722B2 (ja) 走査型露光装置及びそれを用いたデバイス製造方法
US20020008860A1 (en) Reticle system for measurement of effective coherence factors
JPH1152545A (ja) レチクルおよびそれによって転写されたパターンならびにレチクルと半導体ウエハとの位置合わせ方法
TWI258061B (en) Device and method for testing an exposure apparatus
JPH10335239A (ja) 露光方法及び露光装置
US20010031406A1 (en) Photomask and exposure method
KR960002287B1 (ko) 정렬/노광장치의 스텝핑 정밀도 측정방법
JPH1027738A (ja) 走査型露光方法および該方法を用いたデバイス製造方法
JPH11251232A (ja) 基板および露光装置および素子製造方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20041006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021