JPH05334122A - イベント検出回路 - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータのエミュレータにおい
て、メモリ上にダイナミックに割り付けられた変数への
アクセスをイベント検出条件とする。 【構成】 ＰＣ範囲データ値３０と命令フェッチアドレ
スデータ３５とをＰＣ範囲コンパレータ１１で比較して
ＰＣ範囲コンパレート信号４４を出力し、アドレスラッ
チデータ３３とベースアドレス３６を入力として差分器
１２により差分データ３７を出力し、差分データとオフ
セット値３１を入力としてオフセットコンパレータ１４
で比較し、オフセットコンパレート信号４５を出力し、
データラッチデータ３４とデータ値２９を入力としてデ
ータコンパレータ１３で比較し、データコンパレート信
号４６を出力とする。これにより、メモリ上にダイナミ
ックに割り付けられている局所変数へのリード又はライ
トアクセスを検出する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロコンピュータ
のエミュレータのイベントを検出する回路に関し、特に
Ｃ言語の局所変数のメモリ割り付けに着目し、局所変数
へのアクセスをイベント検出する回路に関する。

【０００２】

【従来の技術】近年、マイクロコンピュータは、ニーズ
の多様化・高機能化にともなって、アプリケーションプ
ログラム開発の効率化が大きな課題となっている。とり
わけ最近の傾向として、プログラムの開発期間の短縮が
はかれること、更にプログラムの移植性が良い等の理由
から、Ｃ言語を使用したプログラム開発の比率が高まっ
ている。それにより、これまでマイコンプログラミング
言語として使われてきたアセンブリ言語では必要とされ
なかったデバッグ機能が求められるようになっている。

【０００３】従来のエミュレータのイベント検出回路で
は、メモリ上のある決められたアドレスに対するアクセ
スしか検出することができない。一方、Ｃ言語は、サブ
プログラムを再帰的に呼び出せる性質を持つため、サブ
プログラムが呼び出されるたびに、それらの局所変数に
対し、メモリ空間（スタック領域）がダイナミック（動
的）に確保される。局所変数とは、ある閉じられた範囲
内（例えば一つのサブプログラム内）においてのみ有効
とされる変数である。

【０００４】局所変数は通常サブプログラムが終了する
と、用をなさなくなるため、それらが占めていた空間
は、再利用できるように開放される。局所変数のメモリ
上への割り付け方法としては、各サブプログラムごとに
ある一定の大きさを持ったスタック領域を確保し、実行
時のサブプログラム呼び出しに対応して、そのスタック
を管理するという方法が採られている。

【０００５】各変数に対しては、オフセットがコンパイ
ル時に一意的に割り当てられる。オフセットは、スタッ
ク領域のベースアドレスからの各変数の格納されている
アドレスまでの相対位置を表すもので、実行時にアクセ
ス可能なスタック領域のベースアドレスが得られれば、
オフセットを用いることで、サブプログラム内の局所変
数へのアクセスが可能となる。

【０００６】図４は、Ｃ言語の局所変数のメモリ割り付
けの説明図である。以下この図を使って、Ｃ言語のメモ
リ割り付けについて説明する。図４（ａ）のようにスタ
ック領域があるとする。ここで以下のプログラムを実行
した場合について考える。このプログラムで関数Ｆｕｎ
ｃｔｉｏｎ１が呼び出されると、スタック領域内に関数
Ｆｕｎｃｔｉｏｎ１のスタック領域が図４（ｂ）のよう
に確保される。

【０００７】またコンパイル時に決められたオフセット
に従って、この領域内に変数が割り付けられる。更に関
数Ｆｕｎｃｔｉｏｎ２が呼び出されると、Ｆｕｎｃｔｉ
ｏｎ１の領域の上に関数Ｆｕｎｃｔｉｏｎ２のスタック
領域が図４（ｃ）のように確保される。このときベース
アドレスはＦｕｎｃｔｉｏｎ２のスタック領域の始まり
を示し、Ｆｕｎｃｔｉｏｎ１のベースアドレスはＦｕｎ
ｃｔｉｏｎ１の領域内で記憶されている。Ｆｕｎｃｔｉ
ｏｎ２が終了するとＦｕｎｃｔｉｏｎ２のスタック領域
が開放され、図４（ｂ）のメモリ状態に戻り、Ｆｕｎｃ
ｔｉｏｎ１の呼び出しが終わるとＦｕｎｃｔｉｏｎ１の
占めていた領域は開放され、再び図４（ａ）のメモリ状
態に戻る。

【０００８】

【０００９】図３は、従来例のブロック図である。以下
このブロック図の構成について説明する。エバリュエー
ションチップ（以下、エバチップという）２からはアド
レスバス２４、データバス２５、ライト信号２８、命令
フェッチ／データアクセス（反転）ステータス信号２７
が出力されており、アドレスバスはアドレスラッチ７
に、データバスはデータラッチ８に入力される。

【００１０】命令フェッチ／データアクセス（反転）ス
テータス信号は、命令フェッチ時にはアクティブ、デー
タアクセス時にはインアクティブである。ラッチのタイ
ミングは、メモリ上のある決められたアドレスにデータ
を書き込んだ時に発生するデータアクセスライトタイミ
ング信号３８によって決められる。

【００１１】コンパレータ１７は、アドレスラッチでラ
ッチされたアドレスと予め設定されているアドレス１６
を入力とし、コンパレートした結果をアドレスコンパレ
ート信号４７として出力する。データについても同様
で、コンパレータ１３は、データラッチでラッチされた
データと予め設定されているデータ４を入力とし、コン
パレートした結果をデータコンパレート信号４６として
出力する。

【００１２】イベント統合器１５は、アドレスコンパレ
ート信号とデータコンパレート信号を入力とし、ブレー
クタイミング信号４８を出力とする。このブレークタイ
ミング信号によりデータアクセスブレークが発生する。

【００１３】

【発明が解決しようとする課題】したがって、このよう
な従来のエミュレータのイベント検出回路では、ある決
められたアドレスへのアクセスしか検出できず、Ｃ言語
の局所変数のようにサブプログラムが呼び出されるたび
に変数領域がダイナミックにメモリ上に割り付けられる
ものに対しては、アクセスイベントを検出することがで
きない。

【００１４】本発明の目的は、メモリ上にダイナミック
に割り付けられた変数へのアクセスをイベント検出条件
としたイベント検出回路を提供することにある。

【００１５】

【課題を解決するための手段】前記目的を達成するた
め、本発明に係るイベント検出回路は、実行アドレス検
出回路と、ベースアドレス検出回路と、変数検出回路と
を有し、マイクロコンピュータのエミュレータのイベン
ト検出を行うイベント検出回路であって、実行アドレス
検出回路は、メモリ上にダイナミックに割り付けられた
変数へのアクセスをイベント検出条件とするために、そ
の変数が定義されているサブプログラムを特定するため
の実行アドレスを検出するものであり、ベースアドレス
検出回路は、メモリ上にダイナミックに割り付けられて
いるスタック領域のベースアドレスを検出するものであ
り、変数検出回路は、割り付けられているスタック領域
内に存在する指定された変数を検出するものである。

【００１６】

【作用】アクセスをイベント検出したい変数（以下、目
的変数という）が定義されているサブプログラムを特定
するための実行アドレスを検出し、メモリ上にダイナミ
ックに割り付けられているスタック領域のベースアドレ
スを検出し、そのスタック領域内に存在する指定された
変数を検出する。

【００１７】

【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の実施例のブロック図である。以下
このブロック図の構成について説明する。

【００１８】図において、本発明は、従来例に更に以下
の３つの回路要素、すなわち、 目的変数が定義されているサブプログラムを特定する
ための実行アドレスを検出するための実行アドレス検出
回路 メモリ上にダイナミックに割り付けられているスタッ
ク領域のベースアドレスを検出するベースアドレス検出
回路 スタック領域内に存在する指定された変数を検出する
ための変数検出回路 を追加することにより構成されている。

【００１９】まず、実行アドレス検出回路では、いくつ
もあるサブプログラムの中から目的変数が定義されてい
るものを特定し、ベースアドレス検出回路では、目的変
数が含まれているスタック領域のメモリ上の割り付け位
置を検出し、変数検出回路では、検出したスタック領域
の中で目的変数の位置を特定する。

【００２０】実行アドレス検出回路は、ＰＣ範囲コンパ
レータ１１、命令フェッチアドレスラッチ５と、論理積
ゲート２０とから構成される。リード信号２６と命令フ
ェッチ／データアクセス（反転）ステータス信号２７を
入力とする論理積ゲートの出力は、命令フェッチリード
タイミング信号３９である。

【００２１】この信号は命令フェッチアドレスラッチ５
に入力され、命令フェッチ時のアドレス値をラッチする
タイミングをとる。ＰＣ範囲コンパレータ１１は、命令
フェッチアドレスが目的変数を含むサブプログラムのＰ
Ｃの範囲内にあるかどうかを判定するもので、命令フェ
ッチアドレスラッチにラッチされたアドレス値と目的変
数指定時に決定されているサブプログラムのＰＣ範囲１
を入力とし、その結果をＰＣ範囲コンパレート信号４４
として出力する。これにより、目的変数の定義されてい
るサブプログラムを特定することができる。

【００２２】ベースアドレス検出回路は、検出器６、ア
ドレスラッチ７、Ｈレジスタラッチ９、Ｌレジスタラッ
チ１０、１つのインバータ２１、１つの論理和ゲート４
９と３つの論理積ゲート１８，１９，２２から構成され
る。

【００２３】インバータ２１はデータアクセス時にアク
ティブ信号を出すようにするためのものである。論理和
ゲート４９はリード／ライト両方のアクセスをイベント
検出するための信号を作るものである。論理積ゲート１
８，１９は論理和ゲート４９より出力される信号と命令
フェッチ／データアクセス（反転）ステータス信号を入
力とし、その出力はデータアクセスタイミング信号３８
となる。

【００２４】この信号はアドレスラッチ７と２つの論理
積ゲート１８，１９に入力され、アドレスラッチ７にお
いてはデータアクセス時のアドレスをラッチするタイミ
ングをとり、２つの論理積ゲート１８，１９において
は、ベースアドレスの検出タイミングをとる。

【００２５】スタック領域のベースアドレスは、チップ
に依存するある決められたレジスタに保持される。その
レジスタがメモリ上の決められたアドレスに割り付けら
れているならば、そのアドレスにデータがライトされる
タイミングを検出器で常に監視しておいて、その時のア
ドレス値をＨレジスタラッチとＬレジスタラッチに保持
しておけば、ベースアドレスを知ることができる（デー
タが８ビット、アドレスが１６ビットである場合）。こ
れにより、目的変数が含まれているスタック領域の位置
を特定することができる。

【００２６】変数検出回路は、差分器１２とコンパレー
タ１４から構成される。差分器１２は現在実行している
アドレスとスタック領域のベースアドレスの差分をとる
もので、アドレスラッチデータ３３とベースアドレス３
６を入力とし、その差分を差分データ３７として出力す
る。

【００２７】コンパレータ１４は差分器１２より出力さ
れた差分データとコンパイル時に変数ごとに決められて
いるオフセット３を入力とし、その結果をオフセットコ
ンパレート信号４５として出力する。これによりスタッ
ク領域内に存在する目的変数へのアクセスを検出するこ
とができる。

【００２８】次に図２のタイミングチャートを用いて、
図１の回路動作を説明する。図２のタイミングチャート
では、プログラムの流れの中で関数１、関数２、関数３
の順でコールされる。関数２と関数３には同じオフセッ
トを持つ変数ｂが定義されている。目的変数を関数３の
変数ｂとする。関数２が呼ばれた時点ではＰＣ範囲コン
パレート信号がインアクティブであるため、同じオフセ
ットを持つ変数ｂにアクセスしても目的変数のアクセス
検出はされない。異なる関数間で同じオフセットを持つ
変数が存在することもあるため、オフセットコンパレー
ト信号４５は関数３がコールされるまでは不定である。

【００２９】目的変数へのアクセスを検出するために
は、ベースアドレス値３６が関数３のベースアドレスに
なっていることを確認しなければならない。ベースアド
レス値が関数３のベースアドレスになった後に、変数ｂ
にアクセスして初めてイベント検出されるようになる。

【００３０】

【発明の効果】以上説明したように本発明は、目的変数
が定義されているサブプログラムを特定するための実行
アドレスを検出する回路と、メモリ上にダイナミックに
割り付けられているスタック領域のベースアドレスを検
出する回路と、スタック領域内に存在する目的変数を検
出するための回路を有することにより、メモリ上にダイ
ナミックに割り付けられている局所変数へのリードまた
はライトアクセスを検出することができる。

【００３１】デバッグ時に必要不可欠なデバッグ機能で
あるイベント検出機能について、これらの３つの回路を
追加することにより、従来の機能を容易に拡張すること
ができ、より高いレベルのデバッグ環境を提供すること
ができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】本発明のタイミングチャートである。

【図３】従来例のブロック図である。

【図４】Ｃ言語における局所変数のメモリ割り付けの説
明図である。

【符号の説明】

１ サブプログラムのプログラムカウンタ（ＰＣ）範囲 ２ エバチップ ３ オフセット ４ データ ５ 命令フェッチアドレスラッチ ６ アドレス検出器 ７ アドレスラッチ ８ データラッチ ９ Ｈレジスタラッチ １０ Ｌレジスタラッチ １１ ＰＣ範囲コンパレータ １２ 差分器 １３ データコンパレータ １４ オフセットコンパレータ １５ イベント統合器 １６ アドレス １７ アドレスコンパレータ １８ 論理積ゲート １９ 論理積ゲート ２０ 論理積ゲート ２１ インバータ ２２ 論理積ゲート ２３ 論理積ゲート ２４ アドレスバス ２５ データバス ２６ リード信号 ２７ 命令フェッチ／データアクセス（反転）ステータ
ス信号 ２８ ライト信号 ２９ データ値 ３０ ＰＣ範囲データ値 ３１ オフセット値 ３２ アドレス値 ３３ アドレスラッチデータ ３４ データラッチデータ ３５ 命令フェッチアドレスラッチデータ ３６ ベースアドレス値 ３７ 差分データ ３８ データアクセスタイミング信号 ３９ 命令フェッチリードタイミング信号 ４０ Ｈレジスタ検出信号 ４１ Ｌレジスタ検出信号 ４２ Ｈレジスタラッチタイミング信号 ４３ Ｌレジスタラッチタイミング信号 ４４ ＰＣ範囲コンパレート信号 ４５ オフセットコンパレート信号 ４６ データコンパレート信号 ４７ アドレスコンパレート信号 ４８ ブレークタイミング信号 ４９ 論理和ゲート

Claims (1)

【特許請求の範囲】
1. 【請求項１】 実行アドレス検出回路と、ベースアドレ
   ス検出回路と、変数検出回路とを有し、マイクロコンピ
   ュータのエミュレータのイベント検出を行うイベント検
   出回路であって、 実行アドレス検出回路は、メモリ上にダイナミックに割
   り付けられた変数へのアクセスをイベント検出条件とす
   るために、その変数が定義されているサブプログラムを
   特定するための実行アドレスを検出するものであり、 ベースアドレス検出回路は、メモリ上にダイナミックに
   割り付けられているスタック領域のベースアドレスを検
   出するものであり、 変数検出回路は、割り付けられているスタック領域内に
   存在する指定された変数を検出するものであることを特
   徴とするイベント検出回路。