JPH05334192A - Ｃｐｕアドレス変換方式 - Google Patents

Abstract

(57)【要約】 【目的】 複数のメモリ管理方式に対応して作成された
プログラム資産の有効活用を図る。 【構成】 異なるメモリ管理方式へ移行したときその方
式内で他の方式における論理アドレスが正しく変換され
るように一部の値を予め変換して、異なるメモリ管理方
式のプログラムが実メモリ上のデータを論理アドレスを
用いて受渡しする際にアドレス指定を変更するのみでプ
ログラムによる処理を実行することなく参照する。これ
によって、自プログラムでないメモリ管理方式への依存
度が低くなり、処理のオーバヘッドをプログラム側で消
去できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータなどに利
用し、複数の方式を切り替えてメモリ管理を実行する際
のＣＰＵアドレス変換方式に関する。

【０００２】

【従来の技術】従来のＣＰＵアドレス変換方式では、セ
グメンテーションやページング中の一方式のみを実現し
ている。又はいくつかの方式の切り替えを出来るように
している。このような従来のＣＰＵアドレス変換方式
は、ページング機構とセグメンテーション機構とを有し
ており、さらにセグメント指示値がアドレス空間に線形
対応するメモリ管理方式を実現する実アドレス仮想化機
構を備える場合がある。これらの機構を有することによ
り、動的なメモリ管理方式の切り替えが出来る。

【０００３】セグメンテーション・ページング方式を動
作させる場合、セグメンテーション機構とページング機
構とを同時に選択する。そして、ＣＰＵ内のセグメント
指示レジスタを有効にしてメモリ上のセグメント情報ブ
ロックへのポインタが格納され、ブロック内情報に応じ
て管理アドレスをリニアアドレスに変換し、さらにペー
ジテーブルにより物理アドレスに変換する。

【０００４】また、ページング方式のみの動作をさせる
場合、セグメンテーション機構及びセグメントレジスタ
を無効にする。又はセグメンテーション機構を選択し、
全セグメントがリニアアドレス空間全体を指すようにし
て論理アドレスとリニアアドレスを一致させ、ページン
グ機構によりページテーブを参照してリニアアドレスを
物理アドレスに変換している。

【０００５】また、実アドレス仮想化機構では、セグメ
ント指示レジスタの内容はそのままリニアアドレス又は
物理アドレスに線形変換している。

【０００６】

【発明が解決しようとする課題】このように従来例のＣ
ＰＵアドレス変換方式では、動的なメモリ管理方式の切
り替えに際して論理アドレスの意味が変化し、特にセグ
メント指示レジスタに格納される値の変換方式が変化す
る。したがって、異なるメモリ管理方式のプログラム間
で実メモリ上のデータを論理アドレスを用いて受渡しす
る場合、同一のリニアアドレス空間を共有していても、
プログラム側での論理アドレス変換処理が必要となる。
さらに、場合によってはセグメント情報ブロックの生成
処理まで必要となり、自プログラムでないメモリ管理方
式への依存度が大きく、また、処理自体がオーバヘッド
になるという問題があった。

【０００７】本発明は、このような従来の技術における
問題を解決するものであり、複数のメモリ管理方式に対
応して作成されたプログラム資産の有効活用が出来るＣ
ＰＵアドレス変換方式の提供を目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明のＣＰＵアドレス変換方式は、セグメンテー
ション機構が選択されている場合にセグメント情報ブロ
ックへのポインタを表わし、選択されない状態へ遷移し
た場合には対応するブロック内のベースアドレスを表わ
してベースド修飾に利用するセグメントレジスタと、セ
グメンテーション機構が選択されている場合にプログラ
ムがリニアアドレスをオフセットとして利用するリニア
アドレス全空間対応の専用セグメント指示子と、実アド
レス仮想化機構が選択されている場合にそのモードでの
セグメント指示レジスタとして利用され、リニアアドレ
スと線形対応する値を含み、選択されない状態へ遷移し
た場合には線形変換した後の値を表わしてベースド修飾
に利用する仮想モード・セグメントレジスタとを備えて
いる。

【０００９】

【作用】このような上記本発明のＣＰＵアドレス変換方
式にあって、従来からのセグメント指示はセグメントレ
ジスタの指定により、セグメンテーション機構を通じて
セグメント情報ブロックの中のベースアドレスが利用さ
れる。

【００１０】また、ページング方式のリニアアドレスを
利用する場合は、専用セグメント指示子を指定すること
により、リニアアドレスをオフセットに仮想化すること
ができる。実アドレス仮想化状態の論理アドレスは、セ
グメント値としての仮想セグメントレジスタをオフセッ
トのベースド修飾にし、セグメントは、リニアアドレス
用専用セグメント指示子を指定することにより仮想化す
る。

【００１１】ページング方式では、他の方式でのセグメ
ント値のセグメントレジスタ又は仮想セグメントレジス
タをベースド修飾レジスタとして指定することにより、
オフセットとともにリニアアドレスに仮想化する。

【００１２】実アドレス仮想化状態にあって、セグメン
テーション・ページング方式でのセグメントレジスタ指
定はベースド修飾用レジスタにし、セグメント指定はリ
ニアアドレス専用セグメント指示子を利用して仮想化さ
れ、ページング方式のリニアアドレスは、セグメント指
定にリニアアドレス専用セグメント指示子を用いた上で
オフセットとして仮想化する。

【００１３】

【実施例】次に、本発明のＣＰＵアドレス変換方式の実
施例を図面に基づいて説明する。図１、図２、図３は実
施例における各処理内容を示している。図１、図２、図
３において、この例は、ＣＰＵ１と、セグメント情報ブ
ロック２と、ページテーブル３とを有している。ＣＰＵ
１は、セグメントレジスタ１１とリニアアドレス専用セ
グメント指示子が論理アドレスとして指定されたときに
参照されるリニアアドレス対応セグメント情報１２と、
仮想セグメントレジスタ１３を備えている。

【００１４】次に、この実施例の構成における処理につ
いて説明する。図１に示すセグメンテーション・ページ
ング方式の実行時において、プログラムは通常セグメン
ト指定にセグメントレジスタ１１を利用している。ＣＰ
Ｕ１はセグメントとオフセットが指定されるとセグメン
トレジスタ１１が指すセグメント情報ブロック２を参照
してベースアドレスを読み出し、有効オフセットを加え
てリニアアドレスとし、ページテーブル３を参照して物
理アドレスへと変換する。そして、セグメンテーション
・ページング方式から他の方式へ移行する場合、ＣＰＵ
１はセグメントレジスタ１１内の情報を退避し、セグメ
ント情報ブロック２内部のベースアドレス値に書き換え
を行う。他の方式では、グメントレジスタ１１はオフセ
ットをベースド修飾レジスタとして利用できるようにな
り、正常にアドレスが変換される。

【００１５】次に、図２に示すページング方式の実行時
において、論理アドレスはリニアアドレスと等しく、Ｃ
ＰＵ１は有効リニアアドレスをそのままページテーブル
３に対応させて物理アドレスに変換する。他の方式へ移
行した場合、リニアアドレスはリニアアドレス空間全体
を表わすセグメント内オフセットと見ることが出来るた
めセグメントのベースアドレスがリニアアドレス空間の
先頭を示すようなリニアアドレス対応セグメント情報１
２をリニアアドレス専用セグメント指示子を利用してセ
グメントとして指定する。この指定によりリニアアドレ
スをオフセットとして利用して正常にアドレスが変換さ
れる。

【００１６】図３に示す実アドレス仮想化状態では、通
常の論理アドレスのセグメント値を線形変換してセグメ
ントベースアドレスにし、オフセットを加えてリニアア
ドレスとしてページテーブル３で物理アドレスに変換す
る。このセグメント値を格納する仮想セグメントレジス
タ１３は、他のメモリ管理方式へ移行した場合にＣＰＵ
１により内容が退避されて線形変換後の値に置き換えら
れる。他の方式では仮想セグメントレジスタ１３がリニ
アアドレスと同意の値を持ち、上記アドレス指定方式に
より正しくアドレスが変換される。

【００１７】

【発明の効果】以上のように、本発明のＣＰＵアドレス
変換方式は、異なるメモリ管理方式へ移行した場合、そ
の方式内で他の方式における論理アドレスが正しく変換
されるように一部の値を予め変換するようにしているた
め、複数のメモリ管理方式に対応して作成されたプログ
ラム資産の有効活用が出来るという効果を有する。すな
わち、異なるメモリ管理方式のプログラムが実メモリ上
のデータを論理アドレスを用いて受渡しする際にアドレ
ス指定を変えるだけでプログラムによる処理を実行する
ことなく参照できるようになる。したがって、自プログ
ラムでないメモリ管理方式への依存度が低く、処理のオ
ーバヘッドをプログラム側で消去できる。

【図面の簡単な説明】

【図１】本発明のＣＰＵアドレス変換方式の実施例にお
けるセグメンテーション・ページング方式実行時におけ
る処理内容を示すブロック図である。

【図２】実施例におけるページング方式実行時の処理内
容を示すブロック図である。

【図３】実施例における実アドレス仮想化状態の処理内
容を示すブロック図である。

【符号の説明】

１ ＣＰＵ ２ セグメント情報ブロック ３ ページテーブル １１ セグメントレジスタ １２ リニアアドレス対応セグメント情報 １３ 仮想セグメントレジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 セグメンテーション機構が選択されてい
   る場合にセグメント情報ブロックへのポインタを表わ
   し、選択されない状態へ遷移した場合には対応するブロ
   ック内のベースアドレスを表わしてベースド修飾に利用
   するセグメントレジスタと、 セグメンテーション機構が選択されている場合にプログ
   ラムがリニアアドレスをオフセットとして利用するリニ
   アアドレス全空間対応の専用セグメント指示子と、 実アドレス仮想化機構が選択されている場合にそのモー
   ドでのセグメント指示レジスタとして利用され、リニア
   アドレスと線形対応する値を含み、選択されない状態へ
   遷移した場合には線形変換した後の値を表わしてベース
   ド修飾に利用する仮想モード・セグメントレジスタと、 を備えることを特徴とするＣＰＵアドレス変換方式。