JPH05334607A

JPH05334607A - 磁気記録再生装置

Info

Publication number: JPH05334607A
Application number: JP13919692A
Authority: JP
Inventors: Nobumasa Nishiyama; 延昌西山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-05-29
Filing date: 1992-05-29
Publication date: 1993-12-17

Abstract

(57)【要約】（修正有）【構成】ＭＲヘッド２２の再生波形の非線形歪をジッタ
幅の大きさとして検出し２９、ＭＲヘッドの端子間に加
える電圧を制御することにより、センス電流、すなわち
バイアス磁界を制御する２６。また、ＭＲヘッドと記録
媒体間の電位差を検出し３０、その結果をＭＲヘッドの
電位に帰還することにより、ヘッドと媒体間の電位差を
無くす。さらに、ＭＲヘッド２２の端子間に加える電圧
の極性を反転させることにより、センス電流方向を反転
しエレクトロマイグレ−ションを防止する。【効果】ジッタ分布を同程度にすることにより、デ−タ
転送速度および記録密度を高めることができる。また、
ＭＲヘッドと記録媒体間の電位差を無くすることによ
り、放電または過大電流によるＭＲヘッドの損傷が防止
でき、さらに、エレクトロマイグレ−ションが防止でき
るのでＭＲヘッドの寿命が延びる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は磁気記録媒体に記録され
た情報を、磁気抵抗効果素子（ＭＲ素子）からなる再生
用磁気ヘッド（ＭＲヘッド）を用いて再生を行う磁気記
録再生装置に係り、特にＭＲ素子特有の非線形歪を補償
して高密度記録化と高速データ転送化をはかり、さらに
ＭＲ素子と磁気記録媒体の間歇接触、あるいは極めて狭
い間隔でＭＲ素子の浮上時に生じる過大電流による損傷
の防止およびエレクトロマイグレーションを抑制するの
に好適な再生信号処理回路を備えた磁気記録再生装置に
関する。

【０００２】

【従来の技術】従来技術において、記録媒体に記録され
た磁気情報を再生するために用いられるＭＲ素子および
それを用いた再生回路系については多くの開示がある。
ＭＲ素子とは、素子の電気抵抗が入力する磁界のベクト
ル量に対応した値になる素子である。このＭＲ素子を用
いて、記録媒体の磁気情報を再生する場合には、ＭＲ素
子にバイアス磁界を与え、さらに磁気記録媒体からの磁
束をＭＲ素子に流入させることによりＭＲ素子の抵抗値
を変化させ、この抵抗値の変化を、センス電流によりＭ
Ｒ素子両端の電圧に変化させ、以後の再生回路において
ＭＲ素子両端の端子電圧を増幅することにより記録され
た磁気情報を再生するものである。上記従来のＭＲ素子
を用いた記録情報の再生における第１の問題点は、流入
磁界の大きさに対するＭＲ素子の抵抗値の関係が、ＭＲ
素子特有の非線形の関係にあるため、ＭＲ素子による再
生波形には非線形歪が生じることである。このために、
従来は２個のＭＲ素子を用いて差動結合し、差動信号の
みを取り出していた。この差動信号のみの場合は、非線
形歪があっても互いに打ち消し合うので非線形歪の問題
は解消される。次に、第２の問題点としては、ＭＲ素子
は一種の抵抗体であることから、センス電流により電圧
降下が生じ、そのためＭＲ素子が基準電位に対し電位差
を持つことになる。一方、記録媒体は一般に基準電位に
設定されるので、ＭＲ素子と記録媒体間に電位差が生
じ、ＭＲ素子と記録媒体が接触、または極めて狭い間隔
になった場合に、ＭＲ素子と記録媒体間に過大電流が流
れＭＲ素子が損傷されるという問題が生じる。この第２
の問題点を解消する従来技術の一例として、特開平２−
９４１０３号公報が挙げられる。この手法は、ＭＲ素子
と並列にＭＲ素子の電位を検出するセンサを設け、その
センサの出力をもとにＭＲ素子の電位設定用のバイアス
電流を負帰還制御するもので、帰還後はバイアス電流と
ＭＲ素子用のセンス電流は同じ電流値となるように制御
する方法である。しかし、センス電流値の大きさを制御
することができないため、上記第１の問題点に対しては
対応することができない。

【０００３】

【発明が解決しようとする課題】上記第１の問題点を解
決するために、従来は２個のＭＲ素子を用いて差動結合
し、その差動出力を取るために２個のＭＲ素子を用いた
が、磁気記録装置の高密度化に伴いトラック幅が狭くな
り、１個のＭＲ素子のみでの再生が必要となってきた。
そこで、ＭＲ素子特有の流入磁界の大きさに対するＭＲ
素子の抵抗値の関係が非線形の関係にあるために、再生
波形のピ−クには非線形歪が生じる。このような再生波
形の状態で再生信号処理（微分検出方式）を行うと、歪
が大きいピ−ク側で再生エラ−が発生するという問題が
あった。

【０００４】本発明の第１の目的は、上記第１の問題点
を解消し、再生波形の非線形歪を等価的に除去するのに
好適な回路を有するＭＲ素子を用いた磁気記録再生装置
を提供することにある。

【０００５】上記第２の問題点、すなわちＭＲ素子は一
種の抵抗体であることから、センス電流により電圧降下
が生じ、そのためにＭＲ素子は基準電位に対し電位差を
持つことになる。一方、磁気記録媒体は一般に基準電位
に設定される。以上のことからＭＲ素子と記録媒体との
間に電位差が生じ、ＭＲ素子と記録媒体が接触、または
極めて狭い間隔となった時には、ＭＲ素子と記録媒体間
に過大電流が流れ、ＭＲ素子が損傷されるという問題が
あった。

【０００６】本発明の第２の目的は、上記第２の問題点
を解消し、ＭＲ素子と記録媒体間に過大電流が流れない
構造のセンス電流バイアス制御回路を有するＭＲ素子を
用いた磁気記録再生装置を提供することにある。

【０００７】本発明の第３の目的は、ＭＲヘッドのエレ
クトロマイグレ−ションによる寿命の劣化を抑制するの
に好適なセンス電流切換え制御回路を有するＭＲ素子を
用いた磁気記録再生装置を提供することにある。

【０００８】本発明の第４の目的は、上記第１の目的
と、第２の目的と、第３の目的のうちの少なくとも１つ
以上の再生信号処理回路を兼ね備えたＭＲ素子を用いた
磁気記録再生装置を提供することにある。

【０００９】

【課題を解決するための手段】上記本発明の第１の目的
を達成するために、ＭＲ素子特有の非線形歪は、ＭＲ素
子の流入磁界に対する抵抗変化率の関係（ρ−Ｈ特性と
言う）によるものであり、これは組成物質の磁気抵抗作
用に起因している。この時の非線形歪の生じ方は、例え
ば図２に示すように、記録媒体の磁化反転部分、すなわ
ち磁束密度の最も高い部分でＭＲ素子流入磁界の最大ま
たは最小が得られる。ここで、図２に示すρ−Ｈ特性よ
り、バイアス磁界が不適切であれば、流入磁界の最大点
と最小点ではことなる傾斜を持つρ−Ｈ特性を介して再
生電圧波形が得られる。この時、ピ−ク形状および大き
さが上下非対称となる。一方、図３に示すような磁気記
録再生装置の再生信号処理方式として、従来から用いら
れている微分検出方式を用いた場合、ＭＲ再生波形の非
線形歪の大きいピ−ク側では微分傾斜が緩くなり、その
ためにジッタ幅が増え、読み出しエラ−が発生する。そ
こで、再生信号処理回路側で、正ピ−ク側と負ピ−ク側
のジッタを直接評価し、両ピ−クのジッタ幅が同程度に
なるようにセンス電流とバイアス磁界を制御するもので
ある。

【００１０】上記本発明の第２の目的を達成するため
に、ＭＲ素子のセンス電流を変化させた場合、ＭＲ素子
が抵抗体であることからＭＲ素子は電位を持つことにな
り、そのため一般的に基準電位に設定されている磁気記
録媒体との間に電位差が生じる。そこで、センス電流を
変化させてもＭＲ素子の電位が記録媒体の電位とほぼ同
程度になるように電位制御を行うものである。

【００１１】上記本発明の第３の目的を達成するため
に、エレクトロマイグレ−ションは電流を流すことによ
って物質内の原子レベルでの移動により生じるものであ
ることから、ＭＲ素子のセンス電流の流れる方向を設定
の任意の時間間隔ごとに入れ替えることにより原子レベ
ルでの移動を抑制する回路を設けるものである。

【００１２】

【作用】本発明のＭＲ素子を用いた磁気記録再生装置に
おける信号再生処理方式を用いると、ＭＲ素子に流すセ
ンス電流の制御により、非線形歪の影響を等価的に除去
することができるので高密度記録化および高速デ−タ転
送化を行うことができる。さらに、センス電流を制御す
ることによりＭＲ素子と記録媒体との間の電位差を無く
することができ、ＭＲ素子と記録媒体間の短絡電流によ
る素子損傷を保護することが可能となる。また、ＭＲ素
子の抵抗変化分による信号成分を取り出すためにオフセ
ット電圧の除去を行うが、容量素子の使用を少なくした
オフセット電圧除去回路方式を採用しているためＩＣ化
が容易に行える。一方、エレクトロマイグレ−ションの
対策を行っているので、ＭＲ素子からなる再生用磁気ヘ
ッドの寿命を著しく延長することができる。

【００１３】

【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。〈実施例１〉図１および図３を用いて本実施例を説明す
る。磁気ディスク装置１０は、１枚あるいは複数の磁気
記録媒体１１、磁気記録媒体１１の各面には少なくとも
１個の磁気抵抗効果素子からなる記録情報を再生する再
生用磁気ヘッド（ＭＲヘッド）２２と、磁気記録媒体１
１に情報を記録する記録用磁気ヘッド（インダクティブ
ヘッド）２１を組み合わせて構成した複合ヘッド（ＭＲ
複合ヘッド）１２、ＭＲ複合ヘッド１２により記録再生
を行う記録再生回路１３、上位機１９との間でデ−タの
入出力を行うインタ−フェ−ス回路１８、一方、ＭＲ複
合ヘッド１２を機械的に支え、さらに磁気記録媒体１１
である磁気ディスクの所定の半径位置に送るためのアク
チュエ−タ１４、およびそれを駆動するためのボイスコ
イルモ−タ（ＶＣＭ）１５、さらにＭＲ複合ヘッド１２
によりサ−ボ情報を取り込み、磁気ディスクの所定の半
径位置へ送る制御を行う位置決め制御１６、および記録
再生回路１３と、インタ−フェ−ス１８と、位置決め制
御１６と、磁気記録媒体１１を回転させるためのモ−タ
２０を制御する制御部１７などにより構成されている。
ＭＲ複合ヘッド１２は、情報を磁化反転の形で記録する
ために用いるインダクティブヘッド２１、また記録した
情報を再生するための磁気抵抗効果素子を用いた再生用
磁気ヘッド（ＭＲヘッド）２２よりなる。本実施例で
は、シャントバイアス型ＭＲヘッドについて説明する
が、電流バイアス型ＭＲヘッドについてはバイアス電流
を独立に制御できるので、本実施例または機能分割をし
た実施例において用いることができる。記録再生回路１
３は、インダクティブヘッド２１で記録するための記録
回路と、ＭＲヘッド２２で再生するための再生回路とか
らなる。インダクティブヘッド２１の記録回路系は、イ
ンタフェ−ス１８より入力したデ−タを効率良く記録で
きる符号に変換する変復調回路２３、さらに記録符号に
おいて、記録タイミングを補正するための記録補正回路
２４、そして記録補正後の記録符号に従い極性反転電流
の形に変換し、インダクティブヘッド２１へ記録電流を
流すための記録増幅回路２５より構成する。またＭＲヘ
ッド２２の再生回路系は、磁気抵抗効果素子からなる再
生用磁気ヘッド（ＭＲヘッド）２２、ＭＲヘッド２２の
抵抗変化を電圧の変化に置き換えるためのセンス電流を
流すセンス電流スイッチ回路２６とセンス電流源２７、
ＭＲヘッド２２両端の電圧変化を増幅する再生増幅回路
２８、再生増幅回路信号から再生信号の非線形歪量を検
出するジッタ幅検出回路２９と、一方、ＭＲヘッド２２
の電位を検出する電位センサ３０、電位センサ３０とジ
ッタ幅検出回路２９の出力を用いて、ＭＲヘッド２２の
電位制御と、センス電流の有効効率を制御するためのＭ
Ｒ電位制御回路３１、またＭＲヘッド２２のエレクトロ
マイグレ−ションを防止するためにセンス電流をスイッ
チするためのスイッチ制御回路３２と、さらに最適な状
態での再生信号をジッタ幅検出回路２９より入力し
「１」、「０」を判定する弁別回路３３と、弁別回路出
力を復調する変復調回路２３により再生回路系が構成さ
れている。

【００１４】本実施例における動作を、図４、図５およ
び図６を用いて説明する。ＭＲヘッド２２の抵抗変化分
を電圧に変換するために、センス電流源２７を介して、
ＭＲヘッド２２に流す。その時、エレクトロマイグレ−
ションを防止するために、センス電流スイッチ回路３６
と３７によりＭＲヘッド２２のセンス電流の流れる方向
をあるタイミング毎に入れ替える。そのセンス電流スイ
ッチ回路３６、３７はスイッチ制御回路３４、３５によ
り制御する。さらに、ＭＲヘッド２２で生じるセンス電
流の変化をセンス電流スイッチ回路３７を介して、再生
増幅回路２８へ入力する。再生増幅回路２８では、オフ
セット電圧の除去と差動信号への変換および増幅を行
う。その後、増幅された再生信号出力を、ジッタ幅検出
回路２９へ入力する。ジッタ幅検出回路２９では、再生
信号のピ−ク部における非線形歪の大きさをジッタの大
きさから検出し、Ｐ極ピ−クおよびＮ極ピ−クの各ジッ
タの大きさが、等しくなるようにＭＲヘッドに流すセン
ス電流の大きさ、すなわちバイアス磁界の大きさを調整
する。図５は図４の構成を具体化したものであり、その
動作を説明する。スイッチ制御回路３４の２つの信号入
力１、２により、トランジスタＱ１、Ｑ２で電流スイ
ッチ回路を構成するセンス電流スイッチ回路３６を制御
する。ここで、信号入力１、２はロジック入力の方が、
トランジスタＱ１、Ｑ２を完全にスイッチするためによ
い。一例として、信号入力１が信号入力２より高いレベ
ルの場合について示す。この場合は、Ｑ１はオン状態に
なり、Ｑ２はオフ状態になる。したって、センス電流源
２７で発生させたＭＲヘッド２２に流すためのセンス電
流（ＩＳ）は、Ｑ１側を流れることになる。一方、信号
入力１、２は、スイッチ制御回路３４のトランジスタＱ
５、Ｑ６にも接続しており、Ｑ１、Ｑ２と同様に、Ｑ５
がオン、Ｑ６がオフとなる。すなわち、電流源３８の電
流（ＩＢ）は、Ｑ５を通ることになる。そして、Ｑ５の
コレクタに接続した抵抗Ｒ２では、Ｒ２×ＩＢの電圧降
下が生じ、電圧Ｖ３になる。また、Ｑ６のコレクタに接
続した抵抗Ｒ３では電圧降下が生じず、その時の電圧を
Ｖ４とする。そこで、ベ−ス接地トランジスタＱ３、Ｑ
４で構成するセンス電流スイッチ回路３７のＱ３、Ｑ４
の制御は次のように行う。抵抗Ｒ２での電圧降下がある
ことから、Ｑ３のベ−ス電圧Ｖ３がＱ４のベ−ス電圧Ｖ
４より低くなっている。また、ＭＲヘッド２２はＱ３，
Ｑ４のエミッタ間に接続しているので、この動作例では
Ｑ４側のＭＲヘッド端子８の方が高い電圧となる。その
ために、センス電流はＭＲヘッド端子８からＭＲヘッド
端子９へ流れる。ここで、Ｑ３のエミッタとＱ４のエミ
ッタ間の電位差、すなわち（Ｖ４−Ｖ３）となり、ＭＲ
ヘッド２２の電気抵抗をＲＨとすると、ＭＲヘッドに流
れるセンス電流ＩＳ′はＩＳ′＝（Ｖ４−Ｖ３）／ＲＨとなる。今、センス電流源２７の発生電流ＩＳと、ＭＲ
ヘッド２２に流れるセンス電流ＩＳ′の差、すなわちＩＳＢ＝ＩＳ−ＩＳ′ が、トランジスタＱ３側に流れ、Ｑ３のコレクタに接続
した抵抗Ｒ４で電圧子が生じる。また、Ｑ４側にはＭＲ
ヘッド２２に流れるセンス電流ＩＳ′が流れ、Ｑ４のコ
レクタに接続した抵抗Ｒ５で電圧降下が生じる。一方、
ＭＲヘッド２２は磁界の大きさに応じて抵抗値が変化
し、またＱ３、Ｑ４のエミッタ間の電圧は一定であるこ
とから、磁界の変化分はセンス電流の変化分として現わ
れる。すなわち、ＭＲヘッド２２での抵抗の変化分をΔ
Ｒｈとし、その時のセンス電流の変化分をΔＩｓ′とす
ると、ＩＳ′＋ΔＩｓ′＝（Ｖ４−Ｖ３）／（ＲＨ＋ΔＲｈ）となる。一方、センス電流源のセンス電流ＩＳは一定で
あることから、Ｑ３にもセンス電流の変化分ΔＩｓ′が
流れる。また、ＭＲヘッド２２を流れるセンス電流Ｉ
Ｓ′と、Ｑ３側を流れるＩＳＢとの電流値がずれている
と、抵抗Ｒ４、Ｒ５での電圧降下の大きさが異なり、再
生信号と同時にオフセット電圧が生じる。そのオフセッ
ト電圧も含めた再生信号を、再生増幅回路２８へ出力す
る。一方、ＭＲヘッド２２による再生時の状態に着目す
ると、ＭＲヘッド２２の電位は、トランジスタＱ４のエ
ミッタ電位から、ＲＨ×ＩＳ′（Ｖ）下がることにな
る。また、磁気記録媒体は、一般に基準電位に設定され
ているので、ＭＲヘッドと記録媒体との間に電位差が生
じる。その電位差のために、ＭＲヘッドと記録媒体が簡
欠接触、または極狭浮上状態では、ＭＲヘッドと記録媒
体間に過大電流が流れ、ＭＲヘッドを損傷させる。そこ
で、ＭＲヘッド保護のために、次の制御方式を用いる。
まず、ＭＲヘッド２２と磁気記録媒体１１の電位差を検
出するために、本実施例ではＭＲヘッド２２と並列に、
抵抗２個、ＲＢ１、ＲＢ２で構成される電位センサ３０
を設け、ＲＢ１の片側をトランジスタＱ１のコレクタ
へ、またＲＢ２の片側をトランジスタＱ２のコレクタへ
それぞれ接続し、ＲＢ１とＲＢ２を接続した点３からＭ
Ｒヘッド２２の電位をモニタする。次に、モニタ電位と
基準電位４を比較するために、レベル比較回路ＯＰ１で
比較する。比較した結果により電流源３９を制御する。
その制御方法は、ＭＲヘッドの電位が基準電位より高け
れば、ＯＰ１では電流源３９の電流を増加させる方向に
出力する。電流源３９の電流量が増せば、抵抗Ｒ１の電
圧降下が大きくなり、トランジスタＱ７のベ−ス電圧
は、Ｒ１の電圧降下が増加しただけ低くなる。そのため
に、Ｑ７のエミッタ電圧が低くなり、さらに電流源３８
の電流量ＩＢは変化しないので、トランジスタＱ３、Ｑ
４のベ−ス電位およびエミッタ電位が低下する。その結
果、ＭＲヘッド２２の電位も低下する。このようにし
て、常にＭＲヘッドの電位を基準電位に保持するように
することができる。上述のＭＲヘッド保護回路方式を用
いることにより、磁気ディスク装置起動時のコンタクト
スタ−トストップ（ＣＳＳ）におけるＭＲヘッド２２と
磁気記録媒体１１の接触時でも過大電流は流れず、ＭＲ
ヘッド２２を保護することができる。次に、エレクトロ
マイグレ−ションを防止するために、ＭＲヘッド２２に
流れるセンス電流の向きを入れ替えることが必要であ
る。そのために、スイッチ制御回路３４の２つの信号入
力１と２のハイ／ロ−レベル関係を、あるタイミングで
入れ替えればよい。また、非線形歪の大きさをジッタ幅
検出回路２９で検出し、その出力を電流源３８へ帰還す
る。その動作を図５と図２を用いて説明する。まず図２
のバイアス１に相当するセンス電流でバイアスしている
場合は、出力波形の正ピ−ク側が非線形歪を受ける。そ
の非線形歪を後述する方法で検出し、その結果より電流
源３８の電流値ＩＢを増加させる方向へ制御する。前述
のスイッチ制御回路状態によると、電流値ＩＢが増加し
ただけ抵抗Ｒ２の電圧降下が大きくなる。すなわち、ト
ランジスタＱ３、Ｑ４のエミッタ電位差が大きくなり、
エミッタ間電位差が増加しただけＭＲヘッド２２のセン
ス電流が増加することになる。センス電流ＩＳ′が増加
すると、バイアス磁界も大きくなり、結果として図２に
示すバイアス２までバイアス補正が自動的に行われ、出
力波形には非線形歪がないか、またはあっても正負ピ−
クともに同程度の歪を持つ波形となる。

【００１５】次に、再生増幅回路２８について、図６を
用いて説明する。再生増幅回路２８の目的は、オフセッ
ト電圧の除去と信号成分の増幅にある。その動作は、ま
ずセンス電流スイッチ回路３７の出力をトランジスタＱ
８、Ｑ９のベ−スに入力する。今、動作説明の便宜上、
オフセット電圧５側が、オフセット電圧６側より高いも
のとする。このレベルからＱ８側よりＱ９側の方が電流
が多く流れ、Ｑ９のコレクタに接続した抵抗Ｒ１３の電
圧降下は、Ｑ８のコレクタに接続した抵抗Ｒ１２の電圧
降下に比べて大きくなる。一方、Ｑ８、Ｑ９のコレクタ
は、トランジスタＱ１０、Ｑ１２により同電位に固定さ
れているので、電流量の違いがＱ１４、Ｑ１５のコレク
タ電位の違いとなる。次に、Ｑ１４、Ｑ１５のコレクタ
電位の違いを、電位比較回路ＯＰ２、ＯＰ３で比較す
る。今、ＯＰ３側は、ＯＰ２側と極性は反対だが同じ動
作をするので、ＯＰ２側の動作のみについて説明する。
ＯＰ２で比較した結果を、電流に変換して出力する。上
記説明上の動作状態では、Ｒ１２側の電圧降下が少ない
ので、ＯＰ２の反転入力９５の方が、正転入力９６より
も電圧が高くなっている。その結果、電流値を増加させ
る方向に動作する。電流値を増加させると、抵抗Ｒ９で
の電圧降下が大きくなり、トランジスタＱ１１のベ−ス
電位が下がる。同時に抵抗Ｒ８に印加される電圧が高く
なり、Ｑ１１を流れる電流が増加する。Ｑ１１のコレク
タ電流はＱ１０を通してＱ８のコレクタに供給する。
このようにして、Ｒ１２を流れる電流が増え電圧降下が
大きくなり、結局Ｑ１４とＱ１５のコレクタ電圧は等し
くなる。加えて、電位比較回路ＯＰ２とＯＰ３の出力に
はコンデンサＣ１、Ｃ２を接続し信号成分は除去してい
る。したがって、Ｑ１４、Ｑ１５のコレクタ電位間に
は、オフセット電圧は除去し信号成分のみ残るようにし
ている。そこで、Ｑ１４、Ｑ１５のコレクタ間電位差
を、増幅回路ＯＰ４で増幅し、ジッタ幅検出回路２９へ
出力する。この時、電流源３９では一定電流を供給して
いるので、信号電流はＱ１４、Ｑ１５に差動状態で流れ
ることになる。以上説明した一部または全部の再生回路
系は、容量素子およびインダクタンス素子をほとんど用
いていないので集積回路（ＩＣ）化することが容易であ
る。

【００１６】次に、ジッタ幅検出回路２９について、図
７を用いて説明する。本ジッタ幅検出回路２９は、ＭＲ
ヘッドの磁界に対する抵抗の変化率が、Ｐ極性波形のピ
−クとＮ極性波形のピ−クとで同程度になるように制御
する場合の実施例である。まず、ＭＲヘッド２２を用い
た場合の従来の微分方式デ−タ弁別回路系とは異なる部
分に関し、その概略構成と機能について動作原理と比較
しながら説明する。まず、第１の相違点は、ゼロクロス
パルスを作るパルサを、ＭＲヘッド出力波形のＰ極ピ−
クからゼロクロスパルスを作るＰ極側パルス化回路４２
と、Ｎ極ピ−クからゼロクロスパルスを作るＮ極側パル
ス化回路４３に分けることである。これは、Ｐ極のパル
スとＮ極のパルスを別々に管理するためである。別々に
作ったゼロクロスパルスは、論理和（ＯＲ）回路４４を
経て合成し、従来と同様に可変周波数発信器（ＶＦＯ）
４０および弁別回路４１に入力する。一方、Ｐ極側パル
ス化回路４２またはＮ極側パルス化回路４３の出力は、
ゼロクロスパルスのジッタ分布を検出する検出回路４
５、４６に入力する。この検出回路については、後で詳
述する。次に、弁別窓内の各タイミング位置に対応する
カウンタ４７、４８を配置し、ゼロクロスパルスのタイ
ミング位置に相当するカウンタへ、上記検出回路４５、
４６からの出力を入力させる。この過程を、複数のパル
スについて行い、カウント値が最大となる時間的位置を
中心として、その時間的広がりがゼロクロスパルスのジ
ッタ分布を示すものである。次に、Ｐ極側カウンタとＮ
極側カウンタに対応するカウンタを、比較回路４９によ
り各々比較し、その結果を数種類のパタ−ンに分類し
て、センス電流のＭＲヘッドへの分流比を制御する。こ
の比較結果に基づいてセンス電流を制御する操作を、セ
ンス電流制御回路５０で行う。一方、ＭＲヘッドが新た
に選択されたとき、センス電流制御回路では、選択され
たＭＲヘッドのセンス電流ＩＳ′の初期値を、まず与え
る必要がある。そのために、各ＭＲヘッドに対応する初
期値を記憶した不揮発性メモリ５１から対応する数値を
読み出す。読み出す時には、不揮発性メモリ５１に接続
したヘッドセレクト信号（ＨＤ＃）５２の情報にしたが
って不揮発性メモリ５１の内容を読み出す。

【００１７】次に、ゼロクロスパルスのジッタ分布検出
部の作動原理を、図８、図９および図１０を用いて説明
する。ここで、上記作動原理を述べるに際して、便宜
上、図８に示すように弁別窓内を４区画に分割した場合
の一例を述べる。図８において、まず、弁別窓Ｗは従来
から用いている情報の「１」、「０」を弁別するための
弁別窓信号である。ジッタ分布検出部では、弁別窓Ｗの
内部を４区画に分割し、各区画でのゼロクロスパルスの
存在を検出しカウントする。４区画の作り方の一つの方
法として、弁別窓Ｗの位相を、フェ−ズシフタ９４（図
７）で４５度づつ遅らせ、４相の弁別窓Ａ、Ｂ、Ｃ、Ｄ
を作る。４相の弁別窓と、４区画との関係を、次のよう
に定義する。弁別窓Ａが論理ハイレベル（Ｈ）で、弁別
窓Ｂ、ＣおよびＤが論理ロ−レベル（Ｌ）の時を区画ａ
とする。弁別窓ＡおよびＢがＨであり、かつ弁別窓Ｃお
よびＤがＬの時を区画ｂとする。弁別窓Ａ、ＢおよびＣ
がＨであり、かつ弁別窓ＤがＬの時を区画ｃとする。弁
別窓Ａ、Ｂ、ＣおよびＤがすべてＨの時を区画ｄとす
る。一方、１ビット単位は、弁別窓の半周気分、すなわ
ち論理レベルがハイの時、またはロ−のときとなる。図
８に示す実施例においては、弁別窓ＷがＨの場合を示し
ているので、弁別窓ＡからＤまでの各区画の割付けを上
記のように定義したが、弁別窓ＷがＬの場合は、弁別窓
ＡからＤまでの各区画の割付けにおいて、ＨをＬに、Ｌ
をＨに読み換えれば良い。区画ａ〜ｄと、弁別窓Ａ〜Ｄ
の関係を真理値表として示したものが図９である。ここ
で、「１」は弁別窓Ｗと同じ論理レベルの場合を示し、
「０」は反対の論理レベルの場合を示している。以上述
べた区画区分に従って検出を行い、各区画ごとに設けた
カウンタでカウントを行った結果が図１０である。図１
０から、Ｐ極ピ−クとＮ極ピ−クの各々のゼロクロスパ
ルスのジッタ分布が測定できる。また、本来ジッタ分布
を測定したい領域は、弁別窓の両端に近い部分である。
この場合は、最低３相の弁別窓Ａ、Ｂ、Ｃがあれば実現
できる。すなわち、弁別窓Ｗの両端に、１区画ずつａお
よびｄを設け、区画ａは弁別窓ＡとＢで決め、弁別窓Ａ
がＨであり、かつ弁別窓ＢがＬの時とする。また、区画
ｄは弁別窓ＡとＣで決め、弁別窓ＡおよびＣがＨの時と
する。さらに、区画の時間幅は、弁別窓Ａに対するＢと
Ｃの位相差を操作すればよく、任意に設定できる特徴が
ある。また、区画を細かくする場合は、区画数に応じて
位相の異なる弁別窓信号を複数作ればよい。一例とし
て、区画数と弁別窓信号の数を同じとすることにより、
本実施例と同様の方式が実現できる。また、弁別窓信号
の組合せを考慮すると、少ない数の弁別窓信号でも実現
できる。また、図８で示した区画分割方法の他の実施例
を図１１に示す。まず、弁別窓信号Ｗの区画数で分割し
た論理レベル単位時間をもつ狭時間の弁別窓を作る。そ
の論理レベル単位時間を単位として位相をずらせた弁別
窓信号群１０１を用いて、上記と同様の論理構成により
分割検出をする。本実施例では、弁別窓の両端に近い部
分の１区画づつを対象とする場合には、最低２種類の弁
別窓を作ればよい。

【００１８】次に、ゼロクロスパルスのジッタ分布検出
回路部を、図１２およびタイミングチャ−ト図１３を用
いて説明する。弁別窓ＡからＤまでを各々入力する。各
弁別窓での検出回路は同じであるので、代表して弁別窓
Ａに関する検出回路について説明する。まず、入力され
た弁別窓Ａは、ゼロクロスパルスが入力される場合、Ｈ
の時もあればＬの時もある。そこで、入力して直ぐに正
論理と負論理の２系統に分ける。以下、正論理の方につ
いて述べる。正論理の弁別窓Ａは、２入力アンド回路５
４の一方に入力する。２入力アンド回路５４の他方の入
力は、デ−タタイプのフリップフロップ（Ｄ−ＦＦ）５
５のＱの反転出力（ｉｎｖＱ）に接続している。Ｄ−Ｆ
Ｆ５５の初期状態は、リセット状態になっているのでｉ
ｎｖＱはＨになっており、２入力アンド回路５４は弁別
窓Ａの論理レベルを通過させる。２入力アンド回路５
４の出力は、Ｄ−ＦＦ５５のデ−タ入力（Ｄ）に接続し
ており、弁別窓Ａの論理レベルをＤ−ＦＦ５５に入力す
る。この状態で、ゼロクロスパルス（ＲＤＰＬＳ）の入
力を待つ。ＲＤＰＬＳが入力すると、Ｄ−ＦＦ５５は、
Ｄの論理レベルをＱに出力し、ｉｎｖＱにはＱの反転論
理レベルが出力される。その出力で、２入力アンド回路
５４は阻止状態となり、常にＬレベルに保持される。
今、弁別窓ＡがＨの時には正論理のＤ−ＦＦ５５が動作
するが、Ｌのときには負論理のＤ−ＦＦ５６の方が動作
する仕組みになっている。そこで、正論理のＤ−ＦＦ５
５の出力Ｑと、負論理のＤ−ＦＦ５６の出力Ｑを選択す
るための選択回路に接続している。選択回路は、２個の
アンド回路５７、５８と、１個のオア回路５９で構成し
ている。選択は、弁別窓Ａの論理レベルによって選ぶよ
うにしてある。次に、各弁別窓ＡからＤの選択出力を、
ラッチ回路６０に入力する。各選択出力をラッチするた
めのトリガパルスは、図１３に示すように、弁別窓Ｂよ
り立ち上りと立ち下がりのエッジから作る。図１２に示
すように、弁別窓Ｂをパルス化回路（ＰＬＳ）６１でパ
ルス化し、オア回路６２で合成して、ラッチ用トリガパ
ルス６３を作る。このラッチ用トリガパルス６３によ
り、各選択出力をラッチ回路６０内に取り込む。一方、
ラッチした後のＤ−ＦＦ５５、５６は、次の検出のため
にリセットする。この場合、Ｄ−ＦＦ５５、５６は交互
に動作しているので、非検出側のＤ−ＦＦ５５または５
６を、非検出時にリセットする。リセットパルスは、弁
別窓Ｂより立ち上りエッジ側と、立ち下がりエッジ側か
ら各々別々に作る。立ち上りエッジから作ったリセット
パルス６４は負論理側のＤ−ＦＦ５６を、立ち下がりエ
ッジから作ったリセットパルス６５は正論理側のＤ−Ｆ
Ｆ５５をリセットする。このリセットパルスも上述と同
様に、ＰＬＳ６１において作る。ＰＬＳ６１の出力で
は、立ち上りエッジから作ったパルスと、立ち下がりエ
ッジから作ったパルスを別々に出力しているので、各々
対応するＤ−ＦＦ５５、５６のリセット端子（Ｒ）に入
力する。ただし、ラッチ動作が完結した後にリセットを
する必要があるので、ＰＬＳからＲまでの間に遅延回路
（ＤＬＹ）６６、６７を挿入し、遅延したリセットパル
スによりＤ−ＦＦ５５、５６をリセットする。次に、ラ
ッチ出力をデコ−ダ６８に入力し、上述した論理組合せ
に応じて対応する部分に出力する。さらに、デコ−ダ６
８の出力は２入力アンド回路６９の一方に入力する。選
ばれた出力線にはＨレベルが出力され、それに接続して
いる２入力アンド回路６９のみが能動状態となる。また
選択されていない２入力アンド回路６９は阻止状態にな
っている。そこで、ＤＬＹ後の２種類のリセットパルス
をオア回路７０で合成し、さらに、後述する加算端子
（ＩＮＣ）パルス生成用のゲ−ト回路を通し、上述の２
入力アンド回路６９の他方に入力する。この時、能動状
態にある２入力アンド回路６９のみ通過して、さらに先
に接続しているカウンタ７２のＩＮＣに入力する。

【００１９】一方、ゼロクロスパルスは、すべてについ
て検出する訳ではなく、改善状態も測定するために、新
しいデ−タの一定の数、例えば１０００パルス分を検出
するという具合である。そのために、規定の数を超えれ
ば、それ以前の検出情報を捨てなければならない。そこ
で、過去の検出情報を記憶する手段として、メモリを用
いている。その記録方法の一例を以下に説明する。ま
ず、ＲＤＰＬＳにより、メモリ７３へのライトトリガの
イネ−ブルを行う。そのために、ＲＤＰＬＳにより、セ
ットリセットフリップフロップ（ＳＲ−ＦＦ）７４のセ
ット端子（Ｓ）をセットし、Ｑ出力をＨにする。そうす
ると、Ｑ出力に接続したＤ−ＦＦ７５のデ−タ端子
（Ｄ）にＨが入力する。一方、ＰＬＳ７６では弁別窓Ａ
の各立ち上りおよび立ち下がりエッジからトリガパルス
７７を作る。このトリガパルスをＤ−ＦＦ７５のトリガ
端子（Ｃ）に入力することにより、Ｄ入力を取り込みＱ
出力にＨを出力する。その結果、Ｑ出力に接続した２入
力アンド回路６９が能動状態に移り、オア回路７０の出
力を待つ。一方、カウンタ７２の加算／減算モ−ドは、
加算／減算制御端子（ＤＩＲ）の論理レベルで決まるも
のを用いて、Ｈならば加算、Ｌならば減算モ−ドとす
る。そこで、ＳＲ−ＦＦ７４のｉｎｖＱ出力は、遅延
回路７９を経て、カウンタ７２の加算／減算制御端子
（ＤＩＲ）に入力する。今、ＳＲ−ＦＦ７４のｉｎｖＱ
出力はＬになっており、カウンタ７２は減算モ−ドであ
る。一方、メモリ７３のアドレスは以下のようにして作
成する。まず、ＲＤＰＬＳをクロックとして、リングカ
ウンタ８０へ入力する。リングカウンタ８０では、規定
のパルス数になるまでカウントアップし、規定の数に達
すれば、再び１からカウントを始める。このリングカウ
ンタ８０の出力を、メモリ７３のアドレスとして用いる
ことにより、常に規定数のパルスの状態のみ保持できる
ようになる。上記の方法で求めたメモリアドレスの情報
について、規定のパルス数を超えて２周目以降の場合に
は、前回の検出情報を捨てなければならない。そこで、
メモリ７３の読み出し専用デ−タライン８１を、アンド
回路８２を介して各カウンタ７２の減算端子（ＤＥＣ）
に接続する。そして、メモリ７３からデ−タを読み出
し、デ−タがＨのアンド回路８２のみ能動状態とする。
一方、Ｄ−ＦＦ７５のＱ出力によりゲ−トし、カウンタ
７２の減算のときのみ能動状態となるアンド回路８３
に、ラッチ用トリガパルス６３を入力して、カウンタの
減算用ＤＥＣトリガ８４を作る。この減算用ＤＥＣトリ
ガ８４を、各アンド回路８２に入力し、能動状態のアン
ド回路８２のみカウンタの減算用ＤＥＣトリガ８４を通
し、カウンタ７２に入力する。これにより、旧い検出デ
−タを消去することができる。さらに、カウンタ７２の
減算と同時に、ＩＮＣパルス生成用ゲ−ト回路のＳＲ−
ＦＦ８５のＳに入力し、Ｑ出力をＨにする。これによ
り、Ｑ出力に接続したアンド回路７１が能動状態にな
る。その後、ＤＬＹ６６、６７の時間分遅れたトリガパ
ルスがオア回路７０から出力され、能動状態の２入力ア
ンド回路６９を通過し、カウンタのＩＮＣパルス８６に
なる。一方、アンド回路７１を通過しＩＮＣパルスにな
ると共に、アンド回路７１の出力がＳＲ−ＦＦ８５のリ
セット端子（Ｒ）にも供給されるようにしているので、
ＳＲ−ＦＦ８５はリセットされＱ出力はＬとなる。この
状態遷移と共にアンド回路７１は阻止状態に戻り、次の
ＲＤＰＬＳが入力するまで阻止状態を保持する。一方、
オア回路７０からのトリガパルスは、アンド回路７８へ
も入力する。アンド回路７８は、上述のモ−ドにより能
動状態になっているので、トリガパルスは、そのままメ
モリ７３のライトトリガとして、メモリ７３に入力す
る。また、メモリのデ−タライン８７にはデコ−ダ６８
の出力を接続しており、先程ラッチしたデ−タのデコ−
ド情報を、ライトトリガのタイミングで記録する。一
方、アンド回路７８の出力は、上述のメモリ７３のライ
トトリガ入力端子とＳＲ−ＦＦ７４のＲとＤ−ＦＦ７５
のＲに接続しており、ライトトリガが入力されると同時
に、ＳＲ−ＦＦ７４およびＤ−ＦＦ７５のＲにも入力さ
れ、ＳＲ−ＦＦ７４のＱ出力およびＤ−ＦＦ７５のＱ出
力はＬとなる。この状態遷移により、Ｄ−ＦＦ７５のＤ
はＬとなり、Ｃに、トリガが入力されてもＱ出力はＬに
保持されるので、アンド回路７８は阻止状態となる。ま
た、ＳＲ−ＦＦ７４のｉｎｖＱ出力はＨになるので、カ
ウンタ７２は加算モ−ドとなる。ただし、モ−ドの時間
ずれをなくするために、ＰＬＳ６１出力のＤＬＹ６６、
６７よりＳＲ−ＦＦ７４のｉｎｖＱ出力のＤＬＹ７９の
方を、大きな遅延時間に設定する必要がある。以上のよ
うにして弁別窓内の各区画でのゼロクロスパルスの存在
数、すなわちジッタ分布を検出することができる。上記
の回路をＰ極ピ−クのジッタ分布検出と、Ｎ極ピ−クの
ジッタ分布検出の２個所に設ける。

【００２０】次に、ＭＲヘッドのセンス電流制御部を図
１４を用いて説明する。上述した検出回路のＰ極Ｎ極の
対応する各カウンタ出力を比較回路８８に入力する。比
較回路８８では、Ｐ極側とＮ極側のカウンタ値を比較
し、論理組合せ回路８９へ出力する。なお、論理組合せ
回路については後述する。論理組合せ回路でＰ極とＮ極
のカウンタ値の大小関係を評価して、センス電流を制御
するための制御信号（ＩＮＣおよびＤＥＣ）９０、９１
を出力する。一方、センス電流制御回路５０は、レジス
タカウンタ（Ｒｅｇ）９２とディジタルアナログ変換回
路（ＤＡＣ）９３により構成する。その動作は、まず選
択されたＭＲヘッドのヘッド番号に対応したバイアス電
流の初期値を、不揮発性メモリ５１から読み出し、Ｒｅ
ｇ９２に設定する。次に、Ｒｅｇ９２の内容をＤＡＣ９
３に出力し、ＤＡＣ９３ではディジタルデ−タに対応し
たレベルに変換する。このレベルにしたがって、センス
電流の分流比を制御する。今、このバイアス磁界が不適
当であるならば、上述した制御系によりセンス電流制御
信号９０、９１が発生する。この制御信号は、Ｒｅｇ９
２の加算パルス（ＩＮＣ）９０か、または減算パルス
（ＤＥＣ）９１であり、これをＲｅｇ９２に入力するこ
とにより、Ｒｅｇ内容を更正して最適のセンス電流、す
なわちバイアス磁界を求める。

【００２１】次に、ゼロクロスパルスのジッタ分布と、
バイアス磁界の制御方向との関係を図１５および図１６
を用いて説明する。これは、上述の論理組合せ回路の内
容と同様である。ジッタ分布を検出した場合、その中に
はゼロクロスパルスのノイズによるジッタとパタ−ンの
干渉によるパタ−ンピ−クシフトが含まれている。そこ
で、ノイズによるジッタ分とパタ−ンピ−クシフトを区
別するように論理を組む必要がある。図１５には、各比
較回路の出力結果の組合せとバイアス電流制御出力信号
の状態を真理値表の形で示した。図中の「１」は、Ｐ極
側のカウンタがＮ極側のカウンタよりも大きい場合を示
し、「０」はその反対である。さらに、各カウンタが同
値となる場合はバイアス電流制御信号は出力しない。ま
たバイアス電流制御出力信号において、ＤＥＣはＰ極側
のジッタ分布が広がっていると考えられる場合に出力す
る信号であり、ＤＥＣ信号を出力することによってジッ
タ分布を狭くする。すなわち、Ｐ極側の微分波形傾斜を
大きくする方向にバイアス磁界を変化させる。またＤＥ
Ｃは、ＩＮＣの反対の状態にするための制御信号であ
る。

【００２２】次に、図１５の論理組合せについて述べ
る。まず、ジッタ分布を図１６に示すごとく、大きく６
種類のパタ−ンに分類する。ここで、ＰとＮが反対にも
なり得るが、その場合は、同じパタ−ンと解釈する。ま
た、ａとｄ、ｂとｃが反対になった場合も同じパタ−ン
と考える。このように分類すると、パタ−ン、、
は、どれもＰ極側（Ｎ極側）のジッタが広くなっている
と考えることができ、ＤＥＣ（ＩＮＣ）信号を出力すれ
ばよい。また、パタ−ンはＮ極側（Ｐ極側）のジッタ
がやや広くなっていると考えることができ、ＩＮＣ（Ｄ
ＥＣ）信号を出力すればよい。また、パタ−ン、は
パタ−ンピ−クシフトによるものと考えることができ、
この場合は制御信号は出力しない。この分類パタ−ンに
したがって論理組合せを作ったものが、図１５に示すも
のである。ここで、分類パタ−ン、、は明らかに
Ｐ極側のジッタが広がっていることが分かるので、バイ
アス電流制御信号を大きくすることができる。一方、パ
タ−ンは類推によりＮ極側のジッタが広がっていると
考えられるためセンス電流信号を小さくすればよい。さ
らに、弁別窓内の分割数を増せば、より細かい分類が可
能となり、制御信号（ＩＮＣ、ＤＥＣ）の大きさも細か
く制御することが可能となる。

【００２３】次に、図１５に示す論理組合せを、回路図
の形で示すと種々の方式が考えられるので本実施例では
論理式の形で示す。論理式があれば、回路化は簡単にで
きる。図１６に示すパタ−ン、、に対する論理式
を、式（１）、式（２）に示す。ａ・ｄ＝１、（Ｐ＞Ｎ）＝＞ＤＥＣ（大）………………………………式（１） inv（ａ）・inv（ｄ）＝１、（Ｐ＜Ｎ）＝＞ＩＮＣ（大）……………式（２）パタ−ンに対する論理式を、式（３）、式（４）に示
す。ｂ・ｃ・｛ａ・inv（ｄ）＋inv（ａ）・ｄ｝＝１、（Ｐ＞Ｎ）＝＞ＤＥＣ（小）………………………………………………式（３） inv（ｂ）・inv（ｃ）・｛ａ・inv（ｄ）＋inv（ａ）・ｄ｝＝１、（Ｐ＜Ｎ）＝＞ＩＮＣ（小）………………………………………………式（４）パタ−ン、に対する論理式を、式（５）に示す。｛ｂ・inv（ｃ）＋inv（ｂ）・ｃ｝・｛ａ・inv（ｄ）＋inv（ａ）・ｄ｝＝１、制御出力無し………………………………………………………………式（５）また、全カウンタが同値の場合は、論理と無関係に制御
出力無しとする。また、ｂ、ｃの一方または両方が同値
の場合は、ａ、ｄの比較出力にしたがう。また、ａ、ｄ
のどちらか一方が同値の場合は、同値で無い方の比較出
力にしたがう。さらに、ａ、ｄの両方が同値の場合は、
制御出力無しとする。以上の論理組合せ方式により、Ｍ
Ｒヘッドの最適バイアス磁界に制御することができる。

【００２４】次に、本実施例の効果について図１７、図
１８を用いて説明する。ここで、Ｐ極側の微分波形のゼ
ロクロス部分の傾斜をＸとし、Ｎ極側の微分波形のゼロ
クロス部分の傾斜をＹとする。図１７は、微分傾斜比Ｄ
Ｘを、Ｘ／（Ｘ＋Ｙ）とし、上記の微分傾斜比ＤＸに対
するＰ極側、Ｎ極側のゼロクロスパルスのジッタＴｊと
の関係を示した。図１７より、微分傾斜比ＤＸ＝０．５
の時、すなわちＰ極側とＮ極側の微分傾斜が等しいとき
に、最もジッタが小さくなる。本実施例では、ＤＸが
０．５よりずれている場合に、ジッタ分布を直接評価す
ることにより、バイアス磁界を制御し、ＤＸ＝０．５の
状態に制御することにより、ジッタＴｊを最も小さくす
ることができる。また、図１８は、ジッタＴｊに対する
デ−タ転送速度ＴＲとの関係を示したものである。本実
施例により無駄なくジッタＴｊを小さくすることができ
るので、デ−タ転送速度を一段と高めることができる。

【００２５】

【発明の効果】以上詳細に説明したごとく、本発明の磁
気抵抗効果素子からなる再生用磁気ヘッドを用いた磁気
記録再生装置によれば、非線形歪の影響を、直接ゼロク
ロスパルスのジッタの大きさとして検出しセンス電流の
制御を行うので、Ｐ極とＮ極のゼロクロスパルスのジッ
タの大きさの違いを無くすることができる。すなわち、
等価的に非線形歪の影響を除去することができるため
に、高密度記録化および高速デ−タ転送化が行える効果
がある。また、センス電流を制御することによってＭＲ
ヘッドと記録媒体間の電位差を無くし、ＭＲ素子と記録
媒体間の短絡電流による素子損傷を防止することができ
る。さらに、ＭＲ素子の抵抗変化分による信号成分を取
り出し、オフセット電圧の除去を行う再生回路であるの
で、容量素子、インダクタンス素子等の使用を少なくし
たオフセット電圧除去回路方式であるため、回路のＩＣ
化が容易に行える。他方、エレクトロマイグレ−ション
対策を行っているので、ＭＲヘッドの寿命が大幅に延び
る効果がある。

【図面の簡単な説明】

【図１】本発明の実施例で例示した記録再生回路の構成
を示す回路図。

【図２】本発明の実施例で例示したＭＲ素子のバイアス
磁界に対する入出力波形および微分波形出力との関係を
示す説明図。

【図３】本発明の実施例で例示した磁気ディスク記録再
生装置の全体の構成を示す模式図図。

【図４】本発明の実施例で例示したＭＲヘッド用センス
電流駆動と過大電流保護回路を有する記録再生回路の構
成を示す模式図。

【図５】図４で示したＭＲヘッド用センス電流駆動と過
大電流保護回路を有する記録再生回路の詳細詳細を示す
回路図。

【図６】本発明の実施例で例示した磁気記録再生装置の
再生増幅回路の構成を示す回路図。

【図７】本発明の実施例で例示した磁気記録再生装置の
ジッタ幅検出回路の構成を示す模式図。

【図８】本発明の実施例で例示した磁気記録再生装置の
ジッタ幅検出部における弁別窓内を４区画に分割する方
法の一例を示す説明図。

【図９】図８で示した４区画の弁別窓と４種類の区画と
の関係を示した真理値表。

【図１０】本発明の実施例で例示した磁気記録再生装置
のジッタ幅検出部における弁別窓の各区画ごとのゼロク
ロスパルスのＰ極側とＮ極側ジッタのカウント数を比較
して示すグラフ。

【図１１】本発明の実施例で例示したジッタ幅検出部に
おける弁別窓の区画分割方法の他のの一例を示す説明
図。

【図１２】本発明の実施例で例示したゼロクロスパルス
のジッタ分布検出部の論理回路を示す図。

【図１３】本発明の実施例で例示したゼロクロスパルス
のジッタ分布検出部のタイムチャ−トを示す図。

【図１４】本発明の実施例で例示したＭＲヘッドのセン
ス電流制御部の論理回路を示す図。

【図１５】本発明の実施例で例示したジッタ分布検出結
果とセンス電流の制御方向との関係を示す論理図。

【図１６】図１４に示した論理組合せを説明するための
ジッタ分布を比較する分類パタ−ンを示す図。

【図１７】本発明の実施例で例示したゼロクロスパルス
のＰ極側とＮ極側の微分傾斜の比率とジッタの大きさと
の関係を示すグラフ。

【図１８】本発明の実施例で例示したゼロクロスパルス
のジッタの大きさとデ−タ転送速度との関係を示すグラ
フ。

【符号の説明】

１、２…信号入力３…ＲＢ１とＲＢ２の接続点４…基準電位５、６…オフセット電圧７…２入力アンド回路８、９…ＭＲヘッド端子１０…磁気ディスク装置１１…磁気記録媒体１２…ＭＲ複合ヘッド１３…記録再生回路１４…アクチュエータ１５…ボイスコイルモータ（ＶＣＭ）１６…位置決め制御部１７…制御部１８…インタフェース１９…上位機２０…モータ２１…インダクティブヘッド（記録用磁気ヘッド）２２…ＭＲヘッド（磁気抵抗効果素子からなる再生用磁
気ヘッド）２３…変復調回路２４…記録補正回路２５…記録増幅回路２６…センス電流スイッチ回路２７…センス電流源２８…再生増幅回路２９…ジッタ幅検出回路３０…電位センサ３１…ＭＲ電位制御回路３２…スイッチ制御回路３３…弁別回路３４、３５…スイッチ制御回路３６、３７…センス電流スイッチ回路３８、３９…電流源４０…可変周波数発信器（ＶＦＯ）４１…弁別回路４２…Ｐ極側パルス化回路４３…Ｎ極側パルス化回路４４…論理和（ＯＲ）回路４５、４６…ジッタ分布を検出する検出回路（ジッタ検
出回路）４７、４８…カウンタ４９…比較回路５０…センス電流制御回路５１…不揮発性メモリ５２…ヘッドセレクト信号（ＨＤ＃）５３…オフセット電圧５４…２入力アンド回路５５、５６…データタイプのフリップフロップ（Ｄ−Ｆ
Ｆ）５７、５８…アンド回路５９…オア回路６０…ラッチ回路６１…パルス化回路（ＰＬＳ）６２…オア回路６３…ラッチ用トリガパルス６４、６５…リセットパルス６６、６７…遅延回路（ＤＬＹ）６８…デコーダ６９…２入力アンド回路７０…オア回路７１…アンド回路７２…カウンタ７３…メモリ７４…セットリセットフリップフロップ（ＳＲ−ＦＦ）７５…Ｄ−ＦＦ７６…ＰＬＳ７７…トリガパルス７８…アンド回路７９…遅延回路（ＤＬＹ）８０…リングカウンタ８１…読み出し専用データライン８２、８３…アンド回路８４…カウンタの減算用ＤＥＣトリガ（減算トリガ）８５…ＳＲ−ＦＦ８６…ＩＮＣパルス８７…データライン８８…比較回路８９…論理組合せ回路９０、９１…センス電流を制御するための制御信号（セ
ンス電流制御信号）９２…レジスタカウンタ（Ｒｅｇ）９３…ディジタル／アナログ変換回路（ＤＡＣ）９４…フェーズシフタ９５…反転入力９６…正転入力９７…バイアス磁界不適当時の再生波形９８…バイアス磁界不適当時の微分出力波形９９…バイアス磁界適当時の再生波形１００…バイアス磁界適当時の微分出力波形１０１…弁別窓信号群１０２、１０３、１０４、１０５…電源１０６…出力端子１０７…自動利得制御回路（ＡＧＣ）１０８…イコライザ（ＥＱ）１０９…微分回路（ｄ／ｄｔ）１１０、１１１…ローパスフィルタ（ＬＰＦ）

Claims

【特許請求の範囲】

【請求項１】磁気記録媒体に情報の記録を行う記録用磁
気ヘッドと、記録情報の再生を行う磁気抵抗効果素子か
らなる再生用磁気ヘッドを少なくとも備えた磁気記録再
生装置において、上記再生用磁気ヘッドを用いて記録さ
れた情報を再生する場合に、再生用磁気ヘッドの磁気抵
抗効果素子に流すセンス電流の大きさを、磁気抵抗効果
素子の両端に印加する電位差によって制御する回路を少
なくとも設けたことを特徴とする磁気記録再生装置。
【請求項２】単数もしくは複数の磁気ディスク記録媒体
に情報の記録を行う記録用磁気ヘッドと、記録された情
報を再生する磁気抵抗効果素子からなる再生用磁気ヘッ
ドを組み合わせて構成した複合ヘッドと、上記複合ヘッ
ドにより記録または再生を行う記録再生回路と、上位機
との間でデ−タの入出力を行うインタ−フェ−ス回路
と、上記複合ヘッドを機械的に支持し、かつ磁気ディス
ク記録媒体の所定の半径位置に送る構造のアクチュエ−
タと、該アクチュエ−タを駆動するボイスコイルモ−タ
と、上記複合ヘッドによりサ−ボ情報を読み取り、磁気
ディスク記録媒体の所定の半径方向の位置へ移動制御を
行う位置決め制御手段と、上記ディスク記録媒体を回転
させるモ−タと、上記の記録再生回路と、インタ−フェ
−ス回路と、位置決め制御手段およびモ−タを、それぞ
れ制御する制御部とによって少なくとも構成される磁気
ディスク装置において、上記再生用磁気ヘッドの磁気抵
抗効果素子に流すセンス電流の大きさを、磁気抵抗効果
素子の両端に印加する電位差によって制御する回路を少
なくとも設けたことを特徴とする磁気ディスク装置。
【請求項３】請求項１または請求項２において、磁気抵
抗効果素子の両端に電位差を印加する手段は、２個のト
ランジスタで構成されるエミッタ間に磁気抵抗効果素子
を挿入し、該磁気抵抗効果素子の片側からセンス電流を
引く電流源に接続し、上記２個のトランジスタのベ−ス
電圧を差動増幅回路の出力で与え、磁気抵抗効果素子の
両端に印加する電位差は上記差動増幅回路の電流源電流
により制御する回路を設けたことを特徴とする磁気記録
再生装置。
【請求項４】請求項１または請求項２において、磁気抵
抗効果素子の磁界による抵抗変化をセンス電流の変化と
して出力する回路を設けたことを特徴とする磁気記録再
生装置。
【請求項５】磁気記録媒体に情報の記録を行う記録用磁
気ヘッドと、記録情報の再生を行う磁気抵抗効果素子か
らなる再生用磁気ヘッドを少なくとも備えた磁気記録再
生装置において、磁気抵抗効果素子からなる再生用磁気
ヘッドの出力を直流のオフセットバイアス電圧で検出
し、該オフセットバイアス電圧に相当する値を電流に変
換して、オフセットバイアス電圧除去素子に帰還するこ
とにより、上記直流のオフセットバイアス電圧を除去す
る回路を少なくとも設けたことを特徴とする磁気記録再
生装置。
【請求項６】請求項５において、オフセットバイアス電
圧除去素子に帰還する回路を、固定電流源で駆動するこ
とにより、磁気抵抗効果素子からなる再生用磁気ヘッド
の出力を差動信号化する手段を設けたことを特徴とする
磁気記録再生装置。
【請求項７】磁気記録媒体に情報の記録を行う記録用磁
気ヘッドと、記録情報の再生を行う磁気抵抗効果素子か
らなる再生用磁気ヘッドを少なくとも備えた磁気記録再
生装置において、磁気抵抗効果素子からなる再生用磁気
ヘッドの再生出力波形の微分後のゼロクロスパルスのジ
ッタ幅を、上記再生出力波形のＰ極ピ−クとＮ極ピ−ク
とに分けて検出して、上記両極でのジッタ幅が同じとな
るように磁気抵抗効果素子のセンス電流を制御する回路
を少なくとも設けたことを特徴とする磁気記録再生装
置。
【請求項８】請求項７において、磁気抵抗効果素子のセ
ンス電流の制御は、請求項３記載の磁気抵抗効果素子の
両端に印加する電位差を差動増幅回路の電流源の電流値
を制御する回路を用いて、磁気抵抗効果素子の両端に印
加する電位差の制御を行う手段を有することを特徴とす
る磁気記録再生装置。
【請求項９】磁気記録媒体に情報の記録を行う記録用磁
気ヘッドと、記録情報の再生を行う磁気抵抗効果素子か
らなる再生用磁気ヘッドを少なくとも備えた磁気記録再
生装置において、上記磁気抵抗効果素子と磁気記録媒体
との間の電位差を無くするために、磁気抵抗効果素子と
磁気記録媒体間の電位差を検出し、該電位差が無くなる
方向に、請求項３記載の２個のトランジスタのベ−ス電
圧を差動増幅回路の出力で与え、磁気抵抗効果素子の両
端に印加する電位差を上記差動増幅回路の電流源の電流
値により制御する回路を少なくとも設けたことを特徴と
する磁気記録再生装置。
【請求項１０】請求項９において、磁気抵抗効果素子か
らなる再生用磁気ヘッドの電位を検出するために、上記
再生用磁気ヘッドと並列に２個もしくはそれ以上の抵抗
を設け、再生用磁気ヘッドの電位をモニタする回路を設
けたことを特徴とする磁気記録再生装置。
【請求項１１】請求項９において、再生用磁気ヘッドと
磁気記録媒体との間の電位差を検出し、その制御出力に
より、請求項３記載の差動増幅回路の電圧源を制御する
回路を設けたことを特徴とする磁気記録再生装置。
【請求項１２】磁気記録媒体に情報の記録を行う記録用
磁気ヘッドと、記録情報の再生を行う磁気抵抗効果素子
からなる再生用磁気ヘッドを少なくとも備えた磁気記録
再生装置において、上記磁気抵抗効果素子のセンス電流
を反転させるために、磁気抵抗効果素子とセンス電流源
の間に、センス電流スイッチ回路を少なくとも設けたこ
とを特徴とする磁気記録再生装置。
【請求項１３】請求項１２において、センス電流スイッ
チ回路と同期して、請求項３記載の２個のトランジスタ
のベ−ス電圧の上下関係を反転制御する回路を設けたこ
とを特徴とする磁気記録再生装置。
【請求項１４】請求項１３において、センス電流スイッ
チ回路の反転を一定の時間間隔ごとにディジタル信号入
力により行う回路を設けたことを特徴とする磁気記録再
生装置。
【請求項１５】請求項４において、センス電流源を一定
電流とすることにより、磁気抵抗効果素子からなる再生
用磁気ヘッドにおける信号成分の電流変化が差動出力と
なる回路を設けたことを特徴とする磁気記録再生装置。
【請求項１６】磁気記録媒体に情報の記録を行う記録用
磁気ヘッドと、記録情報の再生を行う磁気抵抗効果素子
からなる再生用磁気ヘッドを少なくとも備えた磁気記録
再生装置の再生信号処理回路において、ジッタ幅検出回
路が、再生用磁気ヘッドの出力を微分する微分回路と、
該微分回路による微分波形のゼロクロス部分からゼロク
ロスパルスを作るパルス回路と、該パルス回路の出力パ
ルスと情報の「１」、「０」の判断に要する弁別窓の入
力により、情報の「１」、「０」を弁別する弁別回路
と、該弁別回路の出力により復調デ−タを出力する復調
回路とによって少なくとも構成され、上記再生用磁気ヘ
ッドの再生波形からＰ極側とＮ極側のゼロクロスパルス
をそれぞれ別々に作る手段と、上記Ｐ極側とＮ極側のゼ
ロクロスパルスのジッタ量を評価する手段と、該評価に
よりＰ極側とＮ極側のジッタ量が同程度になるように再
生用磁気ヘッドの磁気抵抗効果素子へ流すセンス電流の
大きさを制御する回路を少なくとも設けたことを特徴と
する磁気記録再生装置。
【請求項１７】請求項１６において、Ｐ極側とＮ極側の
ゼロクロスパルスのジッタ量を評価する手段は、弁別窓
内を２区画以上に分割した弁別窓で、各極性のゼロクロ
スパルスを検出する手段と、各区画ごとのゼロクロスパ
ルスの数を計数することにより各極性のジッタの時間分
布を求める手段と、各極性のゼロクロスパルスのカウン
ト数を比較することにより上記ジッタ量を評価する手段
を設けたことを特徴とする磁気記録再生装置。
【請求項１８】請求項１記載の磁気抵抗効果素子に流す
センス電流の大きさを磁気抵抗効果素子の両端に印加す
る電位差によって制御する回路、請求項５記載の磁気抵
抗効果素子からなる再生用磁気ヘッドの出力を直流のオ
フセットバイアス電圧で検出し、該オフセットバイアス
電圧に相当する値を電流に変換してオフセットバイアス
電圧除去素子に帰還することにより直流のオフセットバ
イアス電圧を除去する回路、請求項７記載の再生出力波
形の微分後のゼロクロスパルスのＰ極とＮ極の両極での
ジッタ幅がほぼ同じとなるように磁気抵抗効果素子のセ
ンス電流を制御する回路、請求項９記載の磁気抵抗効果
素子と磁気記録媒体間の電位差が無くなる方向に、磁気
抵抗効果素子の両端に印加する電位差を、差動増幅回路
の電流源電流により制御する回路、請求項１２記載のセ
ンス電流を反転させるために磁気抵抗効果素子とセンス
電流源との間に設けるセンス電流スイッチ回路、および
請求項１６記載の再生波形からＰ極側とＮ極側のゼロク
ロスパルスをそれぞれ別々に作る手段と、上記ゼロクロ
スパルスのジッタ量を評価する手段と、該評価によりＰ
極側とＮ極側のジッタ量が同程度になるように再生用磁
気ヘッドの磁気抵抗効果素子へ流すセンス電流の大きさ
を制御する回路、のうちから選択される少なくとも１つ
の再生信号処理回路を備えたことを特徴とする磁気記録
再生装置。
【請求項１９】請求項１ないし請求項１７のいずれか１
項記載の再生信号処理回路のうちの少なくとも１つを組
合せて集積回路化したことを特徴とする磁気記録再生回
路。
【請求項２０】請求項１９記載の磁気記録再生回路を用
いて構成したことを特徴とする磁気記録再生装置。