JPH05335311A - フリップチップ半導体装置及びその製造方法 - Google Patents
フリップチップ半導体装置及びその製造方法Info
- Publication number
- JPH05335311A JPH05335311A JP4141201A JP14120192A JPH05335311A JP H05335311 A JPH05335311 A JP H05335311A JP 4141201 A JP4141201 A JP 4141201A JP 14120192 A JP14120192 A JP 14120192A JP H05335311 A JPH05335311 A JP H05335311A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- solder bump
- semiconductor device
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】フリップチップ方式の半導体装置において、チ
ップ状態で電気特性評価が行えるように、半田バンプの
先端部の高さを揃えることによって、検査用基板との接
触性の向上を図る。 【構成】ＩＣ１の半田バンプ２の先端部と接触する面の
平面度が±１μｍ以下に仕上げられたガラス板６にＩＣ
１を載置し、このＩＣ１の裏面上に重り７を配置する。
この状態でリフロー炉で熱処理を行なうことで半田バン
プ２は先端部に平坦面を有する半田バンプ２１に形成す
ることができる。またこのＩＣ１は検査用基板３に加圧
した状態で電気的接触をさせることによりＩＣ単体のま
まですべての電気的特性評価を行なうことが可能とな
る。
ップ状態で電気特性評価が行えるように、半田バンプの
先端部の高さを揃えることによって、検査用基板との接
触性の向上を図る。 【構成】ＩＣ１の半田バンプ２の先端部と接触する面の
平面度が±１μｍ以下に仕上げられたガラス板６にＩＣ
１を載置し、このＩＣ１の裏面上に重り７を配置する。
この状態でリフロー炉で熱処理を行なうことで半田バン
プ２は先端部に平坦面を有する半田バンプ２１に形成す
ることができる。またこのＩＣ１は検査用基板３に加圧
した状態で電気的接触をさせることによりＩＣ単体のま
まですべての電気的特性評価を行なうことが可能とな
る。
Description
【０００１】
【産業上の利用分野】本発明はフリップチップ半導体装
置及びその製造方法に関し、特に半田バンプの形状及び
その製造方法に関するものである。
置及びその製造方法に関し、特に半田バンプの形状及び
その製造方法に関するものである。
【０００２】
【従来の技術】従来、半導体ＩＣ（以下ＩＣ）の製造技
術における微小化と、これに伴なう高集積化、高機能
化、多端子化という傾向により、これらのＩＣの接続端
子と回路基板の接続端子との接続についても微小化、多
端子化が要求されている。
術における微小化と、これに伴なう高集積化、高機能
化、多端子化という傾向により、これらのＩＣの接続端
子と回路基板の接続端子との接続についても微小化、多
端子化が要求されている。
【０００３】ＩＣと回路基板との接続方法にはワイヤー
ボンド方式、ＴＡＢ方式、フリップチップ方式などが知
られているが、多端子を有するＩＣの高密度実装方式と
してはフリップチップ方式が適している。これは、フリ
ップチップ方式ではＩＣの表面上の全面に接続端子を設
けることができ、ＩＣの表面上の周辺部に接続端子を設
けるワイヤーボンド方式やＴＡＢ方式に比べ多端子化が
容易であるからである。またこのフリップチップ方式
は、接続に有する配線長が短いため電気的特性も優れて
いる。
ボンド方式、ＴＡＢ方式、フリップチップ方式などが知
られているが、多端子を有するＩＣの高密度実装方式と
してはフリップチップ方式が適している。これは、フリ
ップチップ方式ではＩＣの表面上の全面に接続端子を設
けることができ、ＩＣの表面上の周辺部に接続端子を設
けるワイヤーボンド方式やＴＡＢ方式に比べ多端子化が
容易であるからである。またこのフリップチップ方式
は、接続に有する配線長が短いため電気的特性も優れて
いる。
【０００４】これらの理由により１０数年前から実装方
式のひとつとして、特に大型コンピューターの実装方式
としてフリップチップ方式が検討あるいは実用化されて
おり、最近では液晶表示電子部品への実装方式としても
検討されている。従来、フリップチップ方式はＩＣの表
面にパターン形成されたパッド部に、例えば半田バンプ
をめっき法や半田ボール供給法で形成する方式であった
が、例えば半田バンプにかわり金バンプや銅バンプある
いはワイヤーボンド方式による金ボールバンプ化や半田
バンプの形状については、球状から鼓状への変更、また
はポリイミドフイルムを介した多段バンプ化等各種の研
究、実験が行なわれている。
式のひとつとして、特に大型コンピューターの実装方式
としてフリップチップ方式が検討あるいは実用化されて
おり、最近では液晶表示電子部品への実装方式としても
検討されている。従来、フリップチップ方式はＩＣの表
面にパターン形成されたパッド部に、例えば半田バンプ
をめっき法や半田ボール供給法で形成する方式であった
が、例えば半田バンプにかわり金バンプや銅バンプある
いはワイヤーボンド方式による金ボールバンプ化や半田
バンプの形状については、球状から鼓状への変更、また
はポリイミドフイルムを介した多段バンプ化等各種の研
究、実験が行なわれている。
【０００５】また従来から、フリップチップ方式の半導
体素子はチップに切断する前のウエハー状態でＤＣ特性
等の電気的評価を行なっているが、ＡＣ特性等の電気的
評価は、チップが搭載されるパッケージあるいは回路基
板にフリップチップボンディングを行い最終製品の形態
に仕上げてから行われている。従って、フリップチップ
ボンディングを行った後に特性評価を行って、もしチッ
プに異状があった場合、このチップの取り外し（リペ
ア）は非常に困難であり、またチップを搭載する基板の
再生も非常に困難である。
体素子はチップに切断する前のウエハー状態でＤＣ特性
等の電気的評価を行なっているが、ＡＣ特性等の電気的
評価は、チップが搭載されるパッケージあるいは回路基
板にフリップチップボンディングを行い最終製品の形態
に仕上げてから行われている。従って、フリップチップ
ボンディングを行った後に特性評価を行って、もしチッ
プに異状があった場合、このチップの取り外し（リペ
ア）は非常に困難であり、またチップを搭載する基板の
再生も非常に困難である。
【０００６】また、一般にＩＣは集積度が大きくなると
若干の欠陥品が混入することは避けることができないた
め、高価なＩＣにおいてはまだ付加価値の低い状態、つ
まり可能なかぎりパッケージされる前の状態、またフリ
ップチップＩＣにおいては永久接続に近いフリップチッ
プ接続される前の状態で特性評価できることが望まれ
る。
若干の欠陥品が混入することは避けることができないた
め、高価なＩＣにおいてはまだ付加価値の低い状態、つ
まり可能なかぎりパッケージされる前の状態、またフリ
ップチップＩＣにおいては永久接続に近いフリップチッ
プ接続される前の状態で特性評価できることが望まれ
る。
【０００７】このように、従来フリップチップの電気的
評価はチップが搭載されるパッケージあるいは回路基板
にフリップチップボンディングを行い、最も付加価値が
高くなった製品の状態で行われるので、チップ異状があ
ったときには製造工程における損失が大きく、製品の原
価に大きな影響を及ぼすという問題があった。
評価はチップが搭載されるパッケージあるいは回路基板
にフリップチップボンディングを行い、最も付加価値が
高くなった製品の状態で行われるので、チップ異状があ
ったときには製造工程における損失が大きく、製品の原
価に大きな影響を及ぼすという問題があった。
【０００８】
【発明が解決しようとする課題】フリップチップ方式で
は、以上述べたように従来は、フリップチップボンディ
ングを実施したあとで最終的特性評価を行っていた。従
ってチップに異状があったとき、製造工程における損失
が大きいという問題があった。
は、以上述べたように従来は、フリップチップボンディ
ングを実施したあとで最終的特性評価を行っていた。従
ってチップに異状があったとき、製造工程における損失
が大きいという問題があった。
【０００９】これらの原因は、フリップチップボンディ
ングを実施する前にチップ状態で最終的な電気的特性評
価を十分に実施することが困難であったからである。つ
まり、例えば図３の断面図に示すようにウエハー状態で
めっき法等により半田バンプ２を形成するプロセスで
は、ウエハー内あるいはひとつのＩＣ１内においても半
田バンプ２の高さにばらつきが生じてしまい、チップ状
態では検査用基板３のバッドとの電気的導通が加圧のみ
では十分に得られないという問題点があった。
ングを実施する前にチップ状態で最終的な電気的特性評
価を十分に実施することが困難であったからである。つ
まり、例えば図３の断面図に示すようにウエハー状態で
めっき法等により半田バンプ２を形成するプロセスで
は、ウエハー内あるいはひとつのＩＣ１内においても半
田バンプ２の高さにばらつきが生じてしまい、チップ状
態では検査用基板３のバッドとの電気的導通が加圧のみ
では十分に得られないという問題点があった。
【００１０】また他の方法として、図４の断面図に示す
ようにＩＣ１と検査用基板３の間に、例えば導電性弾性
シート４等を介在させ、ＩＣ１の半田バンプ２と検査用
基板３のパッドとを加圧のみにより電気的導通を得る方
法がある。この方式においては、ＩＣの半田バンプ同志
の僅かな高さの差を導電性弾性シートにより吸収できる
ので、半田バンプと検査用基板のパッドとの接触が完全
に得られる。
ようにＩＣ１と検査用基板３の間に、例えば導電性弾性
シート４等を介在させ、ＩＣ１の半田バンプ２と検査用
基板３のパッドとを加圧のみにより電気的導通を得る方
法がある。この方式においては、ＩＣの半田バンプ同志
の僅かな高さの差を導電性弾性シートにより吸収できる
ので、半田バンプと検査用基板のパッドとの接触が完全
に得られる。
【００１１】しかしながら導電性弾性シートの導通抵抗
は、例えば数Ωから数百Ω程度と大きく、ＩＣがパワー
ＩＣ等の場合、検査時の大電流により導電性弾性シート
が発熱し、その物性値が劣化してしまうという点や、半
田バンプの高さの差が有るために各半田バンプと導電性
弾性シートとの接触抵抗に差が生じることや、特に多端
子のＩＣの場合、完全な接触を得るには大きな圧力、例
えば３００ピンのＩＣでは４．５ｋｇ 〜６ｋｇ 程の
圧力が必要となり、ＩＣ及び検査用基板が破損する恐れ
が有る等の問題点があった。
は、例えば数Ωから数百Ω程度と大きく、ＩＣがパワー
ＩＣ等の場合、検査時の大電流により導電性弾性シート
が発熱し、その物性値が劣化してしまうという点や、半
田バンプの高さの差が有るために各半田バンプと導電性
弾性シートとの接触抵抗に差が生じることや、特に多端
子のＩＣの場合、完全な接触を得るには大きな圧力、例
えば３００ピンのＩＣでは４．５ｋｇ 〜６ｋｇ 程の
圧力が必要となり、ＩＣ及び検査用基板が破損する恐れ
が有る等の問題点があった。
【００１２】これらの問題点が有ったため、図５の断面
図に示すように検査用基板３又は回路基板にＩＣの半田
バンプを溶融させてフリップチップボンディングを実施
し、最終的な電気的特性評価を行っていた。
図に示すように検査用基板３又は回路基板にＩＣの半田
バンプを溶融させてフリップチップボンディングを実施
し、最終的な電気的特性評価を行っていた。
【００１３】
【課題を解決するための手段】本発明のフリップチップ
半導体装置及びその製造方法は、ＩＣの表面上に設けら
れた複数個の半田バンプの先端部に平坦面を形成したフ
リップチップ半導体装置で、その製造方法は半田バンプ
の先端部に平面板を配置し、その状態でリフローを行な
うことにより半田バンプの先端部に平坦面を形成する方
法である。
半導体装置及びその製造方法は、ＩＣの表面上に設けら
れた複数個の半田バンプの先端部に平坦面を形成したフ
リップチップ半導体装置で、その製造方法は半田バンプ
の先端部に平面板を配置し、その状態でリフローを行な
うことにより半田バンプの先端部に平坦面を形成する方
法である。
【００１４】またこのＩＣの半田バンプの先端部に直接
あるいは導電性弾性シートを介して複数個の電極パター
ンが設けられた検査用基板に、ＩＣを加圧した状態で電
気的接触させて最終的な電気的特性評価を行なうので、
従来のフリップチップ方式の問題点を解決することがで
きる。
あるいは導電性弾性シートを介して複数個の電極パター
ンが設けられた検査用基板に、ＩＣを加圧した状態で電
気的接触させて最終的な電気的特性評価を行なうので、
従来のフリップチップ方式の問題点を解決することがで
きる。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｂ）は本発明の第１の実施例の製造
工程を示す断面図である。
る。図１（ａ）〜（ｂ）は本発明の第１の実施例の製造
工程を示す断面図である。
【００１６】同図（ａ）において１は半導体ＩＣ，２は
半田バンプ，６はガラス板，７は重りである。半田バン
プ２はウエハー状態の時に、例えば次に記述するような
めっき法により形成される。ＩＣ１上のＡｌ等で形成さ
れた電極上に、スパッタ法等により例えばＣｒ，Ｐｄ，
Ｃｕの順に薄膜を形成し、レジスト塗布，露光，現像等
の処理により電極部に開口をもつレジストを配置し、こ
の開口部に電解めっき法により半田バンプを形成する。
次にレジスト剥離，半田バンプ部以外のＣｒ，Ｐｄ，Ｃ
ｕの剥離を行ない、最後に半田バンプのウエットバック
処置を行なうことにより半球状の半田バンプ２が形成さ
れる。
半田バンプ，６はガラス板，７は重りである。半田バン
プ２はウエハー状態の時に、例えば次に記述するような
めっき法により形成される。ＩＣ１上のＡｌ等で形成さ
れた電極上に、スパッタ法等により例えばＣｒ，Ｐｄ，
Ｃｕの順に薄膜を形成し、レジスト塗布，露光，現像等
の処理により電極部に開口をもつレジストを配置し、こ
の開口部に電解めっき法により半田バンプを形成する。
次にレジスト剥離，半田バンプ部以外のＣｒ，Ｐｄ，Ｃ
ｕの剥離を行ない、最後に半田バンプのウエットバック
処置を行なうことにより半球状の半田バンプ２が形成さ
れる。
【００１７】この半田バンプ形成プロセスで製作された
半田バンプは、ひとつのＩＣ１内においても半田バンプ
２の高さは例えば平均１００μｍに対して±１０〜３０
μｍのばらつきが生じている。そこでウエハーをチップ
に切断後、チップサイズに対応したＩＣの半田バンプ２
の先端部に接触する面の平面度が±１μｍ以下に仕上げ
られた例えば石英ガラス板６にＩＣ１を挿入し、ＩＣ１
の裏面上に重り７を配置する。この状態で窒素等の不活
性ガスを使用したリフロー炉で、例えばＭＡＸ２３０
℃、また１９０℃から２３０℃までの時間は２〜４分と
いう熱処理を行なうことにより、半田バンプ２は図１
（ｂ）に示す形状に形成される。
半田バンプは、ひとつのＩＣ１内においても半田バンプ
２の高さは例えば平均１００μｍに対して±１０〜３０
μｍのばらつきが生じている。そこでウエハーをチップ
に切断後、チップサイズに対応したＩＣの半田バンプ２
の先端部に接触する面の平面度が±１μｍ以下に仕上げ
られた例えば石英ガラス板６にＩＣ１を挿入し、ＩＣ１
の裏面上に重り７を配置する。この状態で窒素等の不活
性ガスを使用したリフロー炉で、例えばＭＡＸ２３０
℃、また１９０℃から２３０℃までの時間は２〜４分と
いう熱処理を行なうことにより、半田バンプ２は図１
（ｂ）に示す形状に形成される。
【００１８】この半田バンプ２１の形状は、ガラス板６
のエッジ部１０の高さ寸法ｈによって任意に形成するこ
とができ、例えば半田バンプのピッチが３００μｍで半
田バンプの高さｈを１００μｍに設定すれば、半田バン
プ先端部の平坦面は直径５０〜６０μｍの大きさで得ら
れ、その高さのばらつきは±１μｍ以下で形成される。
このリフロー炉での処理時には、必要に応じてフラック
スを半田バンプ部に塗布してもよい。本実施例によれば
従来の製法で作らるたフリップチップ用半田バンプ部の
高さばらつきを容易に極端に小さくすることが可能とな
る。
のエッジ部１０の高さ寸法ｈによって任意に形成するこ
とができ、例えば半田バンプのピッチが３００μｍで半
田バンプの高さｈを１００μｍに設定すれば、半田バン
プ先端部の平坦面は直径５０〜６０μｍの大きさで得ら
れ、その高さのばらつきは±１μｍ以下で形成される。
このリフロー炉での処理時には、必要に応じてフラック
スを半田バンプ部に塗布してもよい。本実施例によれば
従来の製法で作らるたフリップチップ用半田バンプ部の
高さばらつきを容易に極端に小さくすることが可能とな
る。
【００１９】この製法で作られたフリップチップＩＣ１
は、図１（Ｃ）に示すように検査用基板３上に形成され
た電極５に半田バンプ２１を位置合わせし、加圧した状
態にすることによって電気的導通が十分に得られるよう
になる。検査用基板３上の電極５も高さのばらつきは小
さい方が良いので、検査用基板３の材質が例えばアルミ
ナセラミックの場合、電極５の形成前に研磨処理を行な
い、その後でスクリーン印刷法，蒸着法，めっき法等に
より電極５を形成し、電極５の高さばらつきを±１μｍ
以下に形成する必要があるが、これは従来技術で実現で
きるものである。
は、図１（Ｃ）に示すように検査用基板３上に形成され
た電極５に半田バンプ２１を位置合わせし、加圧した状
態にすることによって電気的導通が十分に得られるよう
になる。検査用基板３上の電極５も高さのばらつきは小
さい方が良いので、検査用基板３の材質が例えばアルミ
ナセラミックの場合、電極５の形成前に研磨処理を行な
い、その後でスクリーン印刷法，蒸着法，めっき法等に
より電極５を形成し、電極５の高さばらつきを±１μｍ
以下に形成する必要があるが、これは従来技術で実現で
きるものである。
【００２０】ここでＩＣ１の半田バンプ２１の高さを１
００μｍ、平坦面の直径を６０μｍとしたとき、ひとつ
の半田バンプに対して５ｇを印加すると半田バンプは約
１μｍ変形するので、例えば３００ピンのＩＣでは１．
５ｋｇ〜３ｋｇ程度の低荷重で検査用基板とＩＣとの電
気導通が得られる。またパワーＩＣ等以外の大電流を検
査時に必要としないＩＣでは、図１（ｄ）に示すような
導電性弾性シート４をＩＣと検査用基板３との間に介在
させた形態でもよい。
００μｍ、平坦面の直径を６０μｍとしたとき、ひとつ
の半田バンプに対して５ｇを印加すると半田バンプは約
１μｍ変形するので、例えば３００ピンのＩＣでは１．
５ｋｇ〜３ｋｇ程度の低荷重で検査用基板とＩＣとの電
気導通が得られる。またパワーＩＣ等以外の大電流を検
査時に必要としないＩＣでは、図１（ｄ）に示すような
導電性弾性シート４をＩＣと検査用基板３との間に介在
させた形態でもよい。
【００２１】以上説明したような半田バンプ形状を有す
るＩＣを製造し、検査用基板と組合せることにより、最
終的なフリップチップボンディングを実施する前に、Ｉ
Ｃ単体のままで最終的な電気的特性評価を実施できるよ
うになる。従来、フリップチップＩＣはフリップチップ
ボンディングを行ってから電気的評価を行っていたため
に欠陥品が生じたときにはリペア等が困難であり生産性
を非常に悪くしていたが、本発明のフリップチップＩＣ
及び製造方法によりこの問題は解決し、フリップチップ
ＩＣ製造効率の向上や信頼性向上に大きな効果がある。
るＩＣを製造し、検査用基板と組合せることにより、最
終的なフリップチップボンディングを実施する前に、Ｉ
Ｃ単体のままで最終的な電気的特性評価を実施できるよ
うになる。従来、フリップチップＩＣはフリップチップ
ボンディングを行ってから電気的評価を行っていたため
に欠陥品が生じたときにはリペア等が困難であり生産性
を非常に悪くしていたが、本発明のフリップチップＩＣ
及び製造方法によりこの問題は解決し、フリップチップ
ＩＣ製造効率の向上や信頼性向上に大きな効果がある。
【００２２】図２（ａ）〜（ｆ）は本発明の第２の実施
例の製造工程を示す断面図である。同図において、１は
半導体ＩＣ、２２、２３は半田バンプ、６１はガラス
板、７１は重り、８はレジスト、９は半導体ＩＣ上の電
極、３２は真空吸着口、３１は検査用治貝、１０は検査
用プローバーであり、半田バンプ２２、２３の形成法を
図（ａ）〜（ｅ）で示している。半田バンプ２２はウエ
ハー状態でめっき法等により形成されるが、図（ａ）に
おいては半田バンプ形成の前段階を示している。電極９
の周囲には露光〜現象等の処理により開口部をもつレジ
スト８が配置され、次に図（ｂ）のようにめっき法で半
田バンプ２２が形成される。この段階ではひとつのＩＣ
の中でも半田バンプの高さはばらつきを生じるいる。
例の製造工程を示す断面図である。同図において、１は
半導体ＩＣ、２２、２３は半田バンプ、６１はガラス
板、７１は重り、８はレジスト、９は半導体ＩＣ上の電
極、３２は真空吸着口、３１は検査用治貝、１０は検査
用プローバーであり、半田バンプ２２、２３の形成法を
図（ａ）〜（ｅ）で示している。半田バンプ２２はウエ
ハー状態でめっき法等により形成されるが、図（ａ）に
おいては半田バンプ形成の前段階を示している。電極９
の周囲には露光〜現象等の処理により開口部をもつレジ
スト８が配置され、次に図（ｂ）のようにめっき法で半
田バンプ２２が形成される。この段階ではひとつのＩＣ
の中でも半田バンプの高さはばらつきを生じるいる。
【００２３】図（ｃ）ではレジスト剥離後の状態を示
し、次に図（ｄ）のようにチップ状態に切断したＩＣ
を、このチップサイズに対応したＩＣの半田バンプ２２
の先端部に接触する面の平面度が±１μｍ以下に仕上げ
られた例えば石英ガラス板６１に挿入し、ＩＣ１の裏面
上に重り７１を配置する。この状態で不活性ガスを使用
したリフロー炉で熱処理を行なうことにより、半田バン
プ２２は図（ｅ）に示すような半田バンプ２３の状態に
形成される。
し、次に図（ｄ）のようにチップ状態に切断したＩＣ
を、このチップサイズに対応したＩＣの半田バンプ２２
の先端部に接触する面の平面度が±１μｍ以下に仕上げ
られた例えば石英ガラス板６１に挿入し、ＩＣ１の裏面
上に重り７１を配置する。この状態で不活性ガスを使用
したリフロー炉で熱処理を行なうことにより、半田バン
プ２２は図（ｅ）に示すような半田バンプ２３の状態に
形成される。
【００２４】この製法は、レジスト剥離後の半田バンプ
のウエットバック処理と半田バンプの平坦面形成処理と
を同時に行なうものである。本実施例によれば、従来の
製法で作られたフリップチップ用半田バンプ部の高さば
らつきを容易にかつ工数を増加させることなく小さくす
ることが可能となる。
のウエットバック処理と半田バンプの平坦面形成処理と
を同時に行なうものである。本実施例によれば、従来の
製法で作られたフリップチップ用半田バンプ部の高さば
らつきを容易にかつ工数を増加させることなく小さくす
ることが可能となる。
【００２５】この製法で作られたフリップチップＩＣ１
は、本発明の第１の実施例の中の図１（ｃ），（ｄ）に
示す検査用基板３を用いて、最終的なフリップチップボ
ンディングを実施する前にＩＣ単体のまますべての電気
的特性評価を実施できるようになる。また検査用基板を
使用しない検査法も可能である。例えば図２（ｆ）に示
すような真空吸着口３２を有する検査用治具３１にＩＣ
１を吸着し、検査用プローバー１０を半田バンプ２３に
直接接触させ電気的特性評価を行なうものである。
は、本発明の第１の実施例の中の図１（ｃ），（ｄ）に
示す検査用基板３を用いて、最終的なフリップチップボ
ンディングを実施する前にＩＣ単体のまますべての電気
的特性評価を実施できるようになる。また検査用基板を
使用しない検査法も可能である。例えば図２（ｆ）に示
すような真空吸着口３２を有する検査用治具３１にＩＣ
１を吸着し、検査用プローバー１０を半田バンプ２３に
直接接触させ電気的特性評価を行なうものである。
【００２６】これは半田バンプの高さを１００μｍとし
たとき、半田バンプ表面の平坦面は直径５０〜６０μｍ
の面積が得られる半田バンプ形状の形成法を採用してい
るからであり、これらの検査法は半田バンプの形状の大
小、半田バンプの数、ＩＣのチップサイズ、大電流用Ｉ
Ｃかどうか等によって使い分けが可能となる。
たとき、半田バンプ表面の平坦面は直径５０〜６０μｍ
の面積が得られる半田バンプ形状の形成法を採用してい
るからであり、これらの検査法は半田バンプの形状の大
小、半田バンプの数、ＩＣのチップサイズ、大電流用Ｉ
Ｃかどうか等によって使い分けが可能となる。
【００２７】
【発明の効果】以上説明したように本発明は、ＩＣの表
面上に設けられた複数個の半田バンプの先端部に平坦面
を形成したフリップチップ半導体装置であり、またその
製造方法は半田バンプの先端部に平面板を配置して加圧
し、その状態でリフローを行なうことにより半田バンプ
の先端部に平坦面を形成する方法である。
面上に設けられた複数個の半田バンプの先端部に平坦面
を形成したフリップチップ半導体装置であり、またその
製造方法は半田バンプの先端部に平面板を配置して加圧
し、その状態でリフローを行なうことにより半田バンプ
の先端部に平坦面を形成する方法である。
【００２８】また、２の半田バンプに対応する複数個の
電極パターンが設けられた検査用基板にＩＣを加圧した
状態で電気的接触させることによって、最終的な電気的
特性評価をＩＣ単体のまま行なえるので、従来の最終的
なフリップチップボンディングを行なってから電気的特
性評価を行っていたために生じる生産性の悪化を改善
し、かつ信頼性の向上に大きな効果がある。
電極パターンが設けられた検査用基板にＩＣを加圧した
状態で電気的接触させることによって、最終的な電気的
特性評価をＩＣ単体のまま行なえるので、従来の最終的
なフリップチップボンディングを行なってから電気的特
性評価を行っていたために生じる生産性の悪化を改善
し、かつ信頼性の向上に大きな効果がある。
【図１】本発明の第１の実施例の製造方法を示す工程図
で、同図（ａ）〜（ｄ）はそれぞれ断面図である。
で、同図（ａ）〜（ｄ）はそれぞれ断面図である。
【図２】本発明の第２の実施例の製造方法を示す工程図
で、同図（ａ）〜（ｆ）はそれぞれ断面図である。
で、同図（ａ）〜（ｆ）はそれぞれ断面図である。
【図３】従来技術を示す断面図である。
【図４】従来技術の他の例を示す断面図である。
【図５】従来の製造方法を説明する断面図である。
１ 半導体ＩＣ ２，２１，２２，２３ 半田バンプ ３ 検査用基板 ４ 導電性弾性シート ５ 電極 ６，６１ ガラス板 ７，７１ 重り ８ レジスト ９ 電極 １０ 検査用プローバー ３１ 検査用治貝 ３２ 真空吸着口
Claims (4)
- 【請求項１】 フリップチップ半導体装置に設けられた
複数個の半田バンプの先端部にそれぞれ高さを揃えて平
坦面が形成されたことを特徴とするフリップチップ半導
体装置。 - 【請求項２】 フリップチップ半導体装置に設けられた
複数個の半田バンプの先端部に平面板を押し当て、リフ
ローを行なうことにより半田バンプの先端部に平坦面を
形成することを特徴とするフリップチップ半導体装置の
製造方法。 - 【請求項３】 検査用基板に設けられた複数個の電極パ
ターンと複数個の半田バンプの先端部とを直接あるいは
導電性弾性シートを介して同時に加圧接触させ、電気的
評価を行なうことを特徴とするフリップチップ半導体装
置の製造方法。 - 【請求項４】 半田バンプの先端部の平坦面に直接検査
用プローブを接触させて電気的評価を行なうことを特徴
とするフリップチップ半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141201A JPH05335311A (ja) | 1992-06-02 | 1992-06-02 | フリップチップ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4141201A JPH05335311A (ja) | 1992-06-02 | 1992-06-02 | フリップチップ半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05335311A true JPH05335311A (ja) | 1993-12-17 |
Family
ID=15286502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4141201A Pending JPH05335311A (ja) | 1992-06-02 | 1992-06-02 | フリップチップ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05335311A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| WO2006075361A1 (ja) * | 2005-01-12 | 2006-07-20 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142656A (en) * | 1980-04-09 | 1981-11-07 | Fujitsu Ltd | Semiconductor device |
| JPS6422034U (ja) * | 1987-07-29 | 1989-02-03 | ||
| JPH02174232A (ja) * | 1988-12-27 | 1990-07-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
-
1992
- 1992-06-02 JP JP4141201A patent/JPH05335311A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56142656A (en) * | 1980-04-09 | 1981-11-07 | Fujitsu Ltd | Semiconductor device |
| JPS6422034U (ja) * | 1987-07-29 | 1989-02-03 | ||
| JPH02174232A (ja) * | 1988-12-27 | 1990-07-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997027492A1 (fr) * | 1996-01-22 | 1997-07-31 | Hitachi, Ltd. | Procede pour fixer des puces nues et support de puces nues |
| US6660944B1 (en) | 1996-03-29 | 2003-12-09 | Ngk Spark Plug Co., Ltd. | Circuit board having solder bumps |
| WO2006075361A1 (ja) * | 2005-01-12 | 2006-07-20 | Renesas Technology Corp. | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2500462B2 (ja) | 検査用コネクタおよびその製造方法 | |
| US6268739B1 (en) | Method and device for semiconductor testing using electrically conductive adhesives | |
| JP2000111576A (ja) | コンタクトストラクチャのパッケ―ジング・相互接続 | |
| JPH04261035A (ja) | 集積回路実装装置 | |
| JPH08504036A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| JP2003508898A (ja) | マイクロビームアセンブリおよび集積回路と基板との内部連結方法 | |
| US7566575B2 (en) | Mounting circuit and method for producing semiconductor-chip-mounting circuit | |
| JP2715793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06267964A (ja) | バンプの形成法 | |
| US6245582B1 (en) | Process for manufacturing semiconductor device and semiconductor component | |
| WO1999004424A1 (fr) | Dispositif a semi-conducteur, et structure de montage et procede de fabrication associes | |
| TWI849372B (zh) | 測試基板及其製造方法及探針卡 | |
| JP3050172B2 (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| TWI829063B (zh) | 測試基板及其製造方法及探針卡 | |
| JP2638557B2 (ja) | 半導体装置 | |
| KR20000007516A (ko) | 플립 칩 번-인 테스트 기판 및 이를 이용한 번-인 테스트방법 | |
| JPH11224915A (ja) | 半導体接続用基板 | |
| JP2001168124A (ja) | 半導体装置の製造方法 | |
| KR100214853B1 (ko) | 노운 굳 다이 테스트용 패키지 및 그의 제조 방법 | |
| JP3449997B2 (ja) | 半導体素子のテスト方法、そのテスト基板 | |
| JP2936811B2 (ja) | フィルムキャリア半導体装置の製造方法 | |
| WO1997027492A1 (fr) | Procede pour fixer des puces nues et support de puces nues | |
| US6429030B1 (en) | Method for testing a semiconductor die using wells | |
| JPH1022342A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990112 |