JPH0533539B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜抵抗回路の形成方法に係り、特
に、低抗値のトリミング方法に関する。

〔従来技術およびその問題点〕

プリンタあるいはフアクシミリ装置等の記録部
において用いられる感熱記録ヘツド（サーマルヘ
ツド）においては、高度な記録精度への要求が高
まるにつれて、各発熱抵抗体の抵抗値の均一化が
重大な問題となつてきている。

殊に、厚膜ペーストをスクリーン印刷すること
によつて作製したパターンを焼成することによつ
て、抵抗体層をはじめとした周辺回路を形成して
なる厚膜型のサーマルヘツドは、製造が容易でコ
ストも低く機械的強度が高いことから、サーマル
ヘツドの主流となつてはいるが、反面、薄膜型の
ものに比べてパターン精度が悪く、抵抗値にバラ
ツキが生じ易く、最終的に抵抗値を±10％以内に
抑えることは実用的には困難であつた。

ところで、この最終的な抵抗値は、使用する抵
抗ペーストのシート抵抗値、抵抗体パターンのパ
ターン寸法、焼成温度によつて決定される。

しかし、ロツトのバラツキあるいは粘度変化等
による抵抗ペーストの成分差をはじめ、使用する
スクリーンのスクリーン張力あるいはスキージの
摩耗度合等の印刷条件、焼成プロフアイルの再現
性等の焼成条件等、変動要因が多く、±10％以内
の精度で各発熱抵抗素子の抵抗値をそろえること
は極めて困難であるとされてきた。

このため、各発熱抵抗素子の抵抗値をそろえる
べく、回転ヤスリ，サンドブラスト，レーザ等を
用いて抵抗体パターンを１部分削り取ることによ
り抵抗値の調整（トリミング）を行なう方法が提
案されており、測定器と結合した自動トリミング
装置も開発されてはいるが、微調整は困難である
上特別の装置を準備しなければならない等の不都
合があつた。

このことは、サーマルヘツドのみならず、厚膜
抵抗体を用いる全デバイスにおいても同様であつ
た。

そこで、本発明者は、所望の抵抗体パターンを
印刷焼成した後、所望の抵抗値をとるように、こ
の抵抗体パターンに対し、焼成後の初期抵抗値に
応じて所定の電界を供給するトリミング方法を見
い出した。

一般に、厚膜抵抗体は電気パルスの印加によつ
てその抵抗値が変化することが知られている。例
えば抵抗値の変化率と印加電圧との関係曲線は、
第５図に示す如く極大点Ａを有するような曲線と
なつている。

本発明者らは種々の実験を行なつた結果、 (1) パルス幅が狭く、電圧の高い電気パルスを印
加することにより抵抗値の変化量を大きくする
ことができる。

(2) 抵抗値の変化率の極小点Ａを越える電圧の電
気パルスを加えた抵抗体は長期の使用に対して
抵抗値の変動があるのに対し、極小点Ａ以下の
電気パルスを加えた抗体は長期の使用に対して
抵抗値の変動が小さく安定である。

という事実を確認した。そこでこの方法はこれら
の事実に着目し、極小点Ａ以下となる範囲内で印
加する電気パルスの大きさを決定し、これをパタ
ーン形成後に加えることによつて容易に所望の抵
抗値をもつ信頼性の高い厚膜抵抗体を形成しよう
とするものである。

しかしながら、比較的大きな電力を使用する厚
膜抵抗回路においては、抵抗体の素子サイズを大
きくしなければならないため、トリミングに際し
てこの抵抗体に電界をかけるにはかなり高電圧が
必要となり、近傍の回路の損傷を防ぐための手段
を講じなければならないという欠点があつた。

本発明は前記実情に鑑みてなされたもので、厚
膜抵抗回路における抵抗体に電界（電気パルス）
を印加して抵抗値のトリミングを行なうに際し、
周辺回路に損傷を与えないようにするため、でき
るだけ小さな電圧で所望の抵抗値をとるようにト
リミングする方法を提供することを目的とする。

〔問題点を解決するための手段〕

そこで本発明では、厚膜抵抗回路における厚膜
抵抗体の１対のリード電極間に、少なくとも１つ
のトリミング用の電極を設けておき、トリミング
に際しては、このトリミング用の電極と両リード
電極とに電界を加えるようにしている。

〔作用〕

すなわち、本発明の方法では、例えば第１図お
よび第２図に示す如く、絶縁基板１上に形成され
た１対のリード電極２，２′の間にトリミング用
の電極３を形成し、これらの電極２，２′，３に
電気パルスを印加することによつて厚膜抵抗体４
の抵抗値をトリミングするようにしている。

このようにトリミング用の電極３を設けること
により、従来の如くリード電極間に加えていた電
圧の約１／２の電圧で、同様のトリミング効果を
得ることができる。従つて、周辺回路に与える影
響も極めて小さくすることが可能となる。

〔実施例〕

以下、本発明の実施例について図面を参照しつ
つ詳細に説明する。

（実施例 １） 第３図ａ乃至ｄは、本発明の厚膜抵抗回路の形
成工程の１例を示す図である。

まず、第３図ａに示す如く、96％のアルミナ基
板１１上に、スクリーン印刷および焼成（温度
900℃）により、金の厚膜層を形成した後、フオ
トリソエツチング法により１対のリード電極１
２，１２′とこれらの間に等間隔で３つのトリミ
ング用の電極１３ａ，１３ｂ，１３ｃをパターニ
ングする。

続いて、第３図ｂに示す如く、酸化ルテニウム
とガラスを主成分とする抵抗体ペーストを用いて
スクリーン印刷および焼成（870℃）し、抵抗体
層１４を形成する。

この後、第３図Ｃ（平面図）に示す如く、前記
リード電極１２，１２′、３つのトリミングの電
極１３ａ，１３ｂ，１３ｃに対し、夫々電気パル
ス発生回路１５に接続されたプローブ（図示せ
ず）をセツトし、所望の電圧の電気パルスを印加
することにより抵抗値を所望の値にトリミングす
る。

そしてプローブをはずし、第３図ｄに示す如く
トリミング用の電極はオープン状態で使用する。

このとき、印加する電気パルスの電圧は、抵抗
体層１４の両端に印加していた従来の場合に比べ
て約１／４で同等の効果が奏効される。従つて周
辺回路への影響も少なく、極めて容易に精度良い
トリミングを行なうことができ、信頼性の高い厚
膜抵抗回路を得ることができる。

（実施例 ２） 第４図は、６ドツト／mmの厚膜型サーマルヘツ
ドの１例を示す図（概略図）である。

すなわちこの厚膜型サーマルヘツドはガラス基
板２１上に幅W₁＝25μｍの金の厚膜からなるリー
ド電極A₁，A₂…A_oがｄ＝167μｍの間隔で形成さ
れると共に各リード電極間の真中にトリミング用
の電極B₁…B_o-1が配設されており、更にこの上
層に幅W₂＝200μｍの線状の厚膜抵抗体Ｒが形成
されてなり、画情報に応じて各リード電極間に電
流が供給され、該厚膜抵抗体Ｒの所定の素子領域
が選択的に発熱せしめられるようにしたものであ
る。

次にこの厚膜型サーマルヘツドの作製方法につ
いて説明する。

まず、（実施例１）の場合と同様にガラス基板
２１上にスクリーン印刷、焼成（900℃）によつ
て金厚膜層を形成した後、フオトリソエツチング
法により、リード電極およびトリミング用電極の
パターニングを行なう。

この後、酸化ルテニウムおよびガラスを主成分
とする抵抗ペーストを用いてスクリーン印刷およ
び焼成（870℃）を行ない線状の厚膜抵抗体Ｒを
形成する。

そして、各リード電極間にある厚膜抵抗体Ｒの
抵抗値を順次測定し、この抵抗値とあらかじめ決
定されている設計抵抗値との比から印加電圧の値
V₁〜V_o-1を算出する。

このようにして算出された印加電圧を夫々、順
次各素子領域毎に１対のリード電極A_n，A_n+1お
よびこれらのリード電極の間に位置するトリミン
グ用電極B_nとを用いて印加する。このとき、ト
リミング用電極を使用できることから、電圧は、
トリミング用電極を使用しない場合の約１／２で
よく、周辺回路に損傷を与えることなく高精度で
バラツキがなく信頼性の良好な厚膜型サーマルヘ
ツドを得ることができる。

なお、実施例においては、リード電極，トリミ
ング用電極共に金厚膜を使用し、また抵抗体層と
しては酸化ルテニウムとガラスとを主成分とする
ものを用いたが、必ずしもこれらに限定されるも
のではない。

また、トリミング用電極の数についても必要に
応じて適宜決定すればよい。

〔効果〕

以上説明してきたように、本発明によれば、厚
膜抵抗回路における厚膜抵抗体のリード電極間に
少なくとも１つのトリミング用の電極を設けてお
き、このトリミング用の電極と１対のリード電極
とを用いて、初期抵抗値に応じて前記厚膜抵抗体
に電圧を印加し、抵抗値をトリミングするように
しているため、トリミング用の電極を用いない場
合に比べて小さな電圧で所望のトリミングを行な
うことができ、周辺回路に損傷を与えることなく
容易に信頼性の高い厚膜抵抗回路を得ることが可
能となる。

【図面の簡単な説明】

第１図および第２図は、本発明の厚膜抵抗回路
の概略図（第２図は第１図のＢ−B′断面図）、第
３図ａ乃至ｄは、本発明の実施例（実施例１）の
厚膜抵抗回路の形成工程図、第４図は、本発明の
他の実施例（実施例２）によつて形成した厚膜型
サーマルヘツドを示す図、第５図は、厚膜抵抗体
に電圧を印加したときの抵抗値の変化率と印加電
圧との関係を示す図である。 １…絶縁基板、２，２′…リード電極、３…ト
リミング用の電極、４…厚膜抵抗体、１１…アル
ミナ基板、１２，１２′…リード電極、１３ａ，
１３ｂ，１３ｃ…トリミング用の電極、１４…抵
抗体層、２１…ガラス基板、A₁，A₂…A_o…リー
ド電極、B₁，…B_o-1…トリミング用の電極、Ｒ
…厚膜抵抗体。

Claims (1)

1. 【特許請求の範囲】 １ 厚膜抵抗体とこれに給電するためのリード電
   極とを具えた厚膜抵抗回路の形成方法において、 リード電極間に少なくとも１つのトリミング用
   の電極を配設し、 厚膜抵抗体の焼成後に、前記リード電極および
   前記トリミング用の電極を介して、初期抵抗値に
   基づいて決定した大きさの電界を該厚膜抵抗体に
   加え、抵抗値をトリミングする工程を含むように
   したことを特徴とする厚膜抵抗回路の形成方法。 ２ 前記厚膜抵抗体は、所定の間隔で配列された
   多数個のリード電極上に、これらと交差するよう
   に配設された１本の線状の抵抗体パターンからな
   る厚膜型サーマルヘツドの発熱部であることを特
   徴とする特許請求の範囲第１項記載の厚膜抵抗回
   路の形成方法。