JPH05335722A - プリント配線板の製造方法 - Google Patents

プリント配線板の製造方法

Info

Publication number
JPH05335722A
JPH05335722A JP13638792A JP13638792A JPH05335722A JP H05335722 A JPH05335722 A JP H05335722A JP 13638792 A JP13638792 A JP 13638792A JP 13638792 A JP13638792 A JP 13638792A JP H05335722 A JPH05335722 A JP H05335722A
Authority
JP
Japan
Prior art keywords
solder
layer
electrolytic
circuit pattern
solder plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13638792A
Other languages
English (en)
Inventor
Kenji Goto
謙二 後藤
Noriaki Sekine
典昭 関根
Naoto Kamegawa
直人 亀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP13638792A priority Critical patent/JPH05335722A/ja
Publication of JPH05335722A publication Critical patent/JPH05335722A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 配線密度を低下させることなく、また半田ペ
ーストの被着なども不要なプリント配線板の製造方法を
提供する。 【構成】 絶縁性基板の少なくとも一主面に一体的に形
成された導体層面1aに表面実装用パッドを含む所要の
回路パターンをパターンニングする工程と、回路パター
ンニングした面に電解半田めっき層5を被着形成する工
程と、被着形成した電解半田めっき層をエッチングレジ
ストとして露出している導体層を選択エッチングして表
面実装用パッドを含む所要の回路パターンを形成する工
程と、所定の回路パターン部にマスキングする工程と、
マスキングした領域以外の電解半田めっき層を除去する
工程と、マスクを除去後、残存・被着している電解半田
めっき層の導体層パターン面に半田流出防止ダムを形成
した後、加熱処理を施して残存・被着している電解半田
めっきを共晶半田化する工程と、表面実装用パッドを含
む所定の回路パターン形成面にソルダーレジスト層を被
着・形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はプリント配線板の製造方
法に係り、特に表面実装用パッドを有するプリント配線
板の製造方法に関する。
【0002】
【従来の技術】電子機器類の軽量化ないしコンパクト化
を目的として、回路機構の小形化なども図られている。
すなわち、プリント配線板の主面に、所要の電子部品を
実装して成る実装回路装置(実装回路ユニット)が、各
種の電子機器類で広く実用に供されつつあり、またこの
ために、高密度プリント配線板の開発も進められてい
る。 ところで、前記表面実装用の高密度プリント配線
板の製造方法としては、次のような手段が知られてい
る。
【0003】(a) エッチングレジストとして、電解半田
めっき層を用いて選択エッチングを行い、表面実装用パ
ッドを含む導体回路全体を、銅(下地層)およびめっき
された半田(上層)の2層構造に形成する半田めっきプ
リント配線板の製造方法。
【0004】(b) 表面実装用パッド領域以外の導体回路
パターン上に、ソルダーレジストをコーティングし、そ
の後ホットエアーレベリングによって、露出している表
面実装用パッド領域面上に、選択的に半田層を形成する
ホットエアーレベリングプリント配線板の製造方法(HAL
法)。
【0005】(c) 前記(b) の HAL法に比べて電解半田め
っき層の厚さを 2〜 3倍程度にし、下地銅の選択的なエ
ッチングにより回路パターン形成後、前記電解半田めっ
きを共晶化させて、共晶はんだで表面が被覆された回路
パターンを形成するプリント配線板の製造方法(半田ス
ルホールめっき法)。
【0006】(d) 表面実装用パッドを含む導体回路パタ
ーンの形成を、エッチングレジストパターンの被着、選
択エッチングおよびエッチングレジストパターンの剥離
によって、前記導体回路パターンを銅の1層構造とし、
ソルダーレジスト非被覆面にプリフラックスをコーティ
ングするプリフラックスプリント配線板の製造方法。 (e) 選択エッチングによって表面実装用パッドを含む導
体回路パターン形成し、さらにソルダーレジストをコー
ティングした後、所要の表面実装用パッドから給電用め
っきリードを引き出し、前記所要の表面実装用パッド面
上にのみ、選択的に電解半田層を析出させる部分電解半
田めっきプリント配線板の製造方法。
【0007】
【発明が解決しようとする課題】しかし、上記表面実装
用プリント配線板の製造方法には、実用上次のような問
題がある。
【0008】先ず、(a) の半田めっきプリント配線板の
製造方法で得られるプリント配線板の場合は、導体回路
の細密化(配線の高密度化)に伴い、実装部品を半田付
けする際、ソルダーレジストで覆われた導体回路(パタ
ーン)部分において、半田ブリッジを起こし易いという
不都合がある。
【0009】(b) のホットエアーレベリングプリント配
線板の製造方法で得られるプリント配線板の場合は、被
半田付け部以外がソルダーレジストで被覆されているた
め、半田ブリッジの起生は回避されるが、ホットエアー
レベリングされた半田(上層)の厚さが均一でないため
(均一な厚さに被着するのは事実上至難)、実装部品の
半田付け不良が起こり易いという不都合がある。
【0010】(c) の半田スルホールめっき法の場合は、
回路パターン幅が 150μm 以下と微細化すると、隣接す
る回路パターン間でショートなどを発生し易く、ソルダ
ーレジスト層の下側に半田層が残っているため、電子部
品の搭載・実装に対する信頼性の低下を招来するという
問題がある。
【0011】(d) のプリフラックスプリント配線板の製
造方法で得られるプリント配線板の場合も、被半田付け
部以外がソルダーレジスト3で被覆されているため、半
田ブリッジの起生は回避されるが、所要の電子部品を実
装するに先立って、表面実装用パッド面に印刷法などに
よって、半田ペーストを被着する必要があり、表面実装
用パッドが 500μm 程度以下に狭ピッチ化してくると、
印刷による半田ペーストの被着が困難となって量産に不
適となる。
【0012】(e) の部分電解半田めっきプリント配線板
の製造方法の場合は、電解半田めっき層を被覆する表面
実装用パッドごとに、給電用めっきリードを引き出す必
要があるため、回路パターンの配線密度が必然的に低下
するという問題がある。
【0013】本発明は上記事情に対処してなされたもの
で、配線密度を低下させることなく、電子部品の実装に
当たって印刷による半田ペーストの被着なども不要で、
信頼性の高い表面実装が可能なプリント配線板の製造に
適するプリント配線板の製造方法の提供を目的とする。
【0014】
【課題を解決するための手段】本発明に係るプリント配
線板の製造方法は、絶縁性基板の少なくとも一主面に一
体的に形成された導体層面に表面実装用パッドを含む所
要の回路パターンをパターンニングする工程と、前記回
路パターンニングした面に電解半田めっき層を被着形成
する工程と、前記被着形成した電解半田めっき層をエッ
チングレジストとして露出している導体層を選択エッチ
ングして表面実装用パッドを含む所要の回路パターンを
形成する工程と、前記形成した少なくとも表面実装用パ
ッドを含む所定の回路パターン部にマスキングする工程
と、前記マスキングした領域以外の露出する電解半田め
っき層を除去する工程と、前記電解半田めっき層の除去
に用いたマスクを除去後、残存・被着している電解半田
めっき層の導体層パターン面上端部領域に半田流出防止
機能の付与もしくは配置・形成する工程と、前記半田流
出防止ダムを配置・形成した後、加熱処理を施して残存
・被着している電解半田めっきを共晶半田化する工程
と、前記加熱処理を施し共晶半田化した後、表面実装用
パッドを含む所定の回路パターン形成面にソルダーレジ
スト層を被着・形成する工程とを具備して成ることを特
徴とする。
【0015】
【作用】本発明に係るプリント配線板の製造方法におい
ては、少なくとも表面実装用パッドを含む所要の回路パ
ターンを形成する段階に先立って、この回路パターン用
の導体層を共通の給電用リードとして利用し、回路パタ
ーンの全面に選択的に電解半田めっき層を被着形成した
後、回路パターン形成に用いたレジストを剥離・除去す
る。その後、電解半田めっき層で被覆されていない導体
層を選択的にエッチングしてから、少なくとも表面実装
用パッド面(領域)をマスキングして、不要な部分(領
域)の半田めっき層を選択除去する。つまり、将来電子
部品を搭載・実装するため露出させておくパッド面やス
ルホールに対応する給電用リードを各別に取り出す必要
もなく、所要の電解半田めっき層を選択的に被着形成し
得る。 また、実装電子部品の半田付けに寄与する電解
半田めっき層も、いわゆるヒュージング処理において、
連接する回路パターン面への流失が防止された状態で共
晶化(緻密化)が行われる一方、この共晶化(緻密化)
後、ソルダーレジスト層を被着・形成するので信頼性の
高い実装が可能になる。つまり、配線密度を低下させる
ことなく、また表面実装用パッドが 300μm 程度の狭ピ
ッチの場合でも、所要の半田層が設けられ、信頼性の高
い実装回路装置の構成が可能なプリント配線板を容易に
得ることができる。
【0016】
【実施例】以下図1〜図8(a) 〜(c) を参照して本発明
の実施例を説明する。
【0017】実施例1 図1〜図7は本発明に係るプリント配線板の製造方法の
実施態様例を模式的に示したもので、図1〜図6は断面
的に、また図7は平面的にそれぞれ示している。先ず、
両主面に厚さ約18μm の銅箔層1aが一体的に配設(形
成)されたプリント配線板用の積層板2を用意し、所要
の箇所(位置)に孔明け加工を施して電気的な接続用の
孔3を形設する(図1)。次いで、前記孔明け加工した
積層板2の銅箔層1a面上に、要すれば厚付けもしくは薄
付けの化学銅めっき処理、および電気銅めっき処理を施
してパネル銅めっき層1bを形成した後、ドライフィルム
をラミネートして露光、現像を行うことによりパターン
マスキング4し、パターン銅めっき処理を施して接続用
の孔3の内壁面を含む露出面に厚さ25μmm程度の銅めっ
き層1cを被着・形成する(図2)。
【0018】その後、前記銅めっき層1cを被着・形成し
た積層板2を、たとえばホウフッ酸系半田めっき浴に浸
漬し、前記積層板2の銅箔層1aなどを給電用リードとし
て、電解半田めっき処理を行い露出している面に厚さ10
μmm程度以上の電解半田めっき層5を被着形成した(図
3)。次いで、前記パターンマスク4を剥離、除去し
(図4)、常套の手段によって所要の回路パターンを形
成した。つまり、前記電解半田めっき層5をエッチング
レジストとして、パターンマスク4の除去によって露出
した銅層1a,1b,1cを選択的にエッチング除去して、電
解半田めっき層5で表面が被覆された表面実装用パッド
など含む回路パターンを形成する。
【0019】上記により表面実装用パッドなど含む回路
パターンを形成した後、たとえばドライフィルムのよう
な感光性材料を真空ラミネータなどを用いてラミネート
し、前記電解半田めっき層5の被着形成されている回路
パターン中、電解半田めっき層5を残しておきたい領
域、すなわち表面実装用パッド面上やスルホール(接続
用の孔)3領域周面上を、感光性材料層でマスキング6
するように露光−現像し(図5)、露出している部分
(領域)の電解半田めっき層5を選択的に除去する。次
いで、前記感光性のマスク6を剥離・除去してから、ヒ
ュージング処理を行なう(図6)。
【0020】本実施例においては、前記ヒュージング処
理に当たって、電解半田めっき層5の流出を防止するた
め、図7に平面的に示すごとく、残存・被着している電
解半田めっき層5の端縁部、換言すると電解半田めっき
層5が被覆されている表面実装用パッド領域に接続する
回路パターンとの境界領域に、たとえば印刷法などによ
って半田流れ防止用のダム7を予め形成する。このよう
に、半田流れ防止用のダム7を印刷・被着により形成し
た後、いわゆるヒュージング処理を行い、前記残存・被
着している電解半田めっき層5を流動化ないし軟化させ
て共晶・一様化する。このヒュージング処理において、
前記電解半田めっき層5をエッチングレジストとした銅
層1a,1b,1cの選択的なエッチングによる表面実装用パ
ッドなど含む回路パターンの形成で、銅層1a,1b,1cは
サイドエッチングを受け易いため、回路パターン化した
状態では銅層1a,1b,1cに対し、側面が突出した形を成
していた電解半田めっき層5が、形成された回路パター
ン面に沿って流動して、一様に被覆する形態を採ってい
た。
【0021】前記ヒュージング処理後、電解半田めっき
層5を残存・被着させた領域を除いた所要の領域面に、
いわゆるソルダーレジストをコーティングする。次い
で、所要の外形加工,電気検査を行い、たとえば、 300
μm , 250μm ピッチの表面実装用パッド面上に、厚さ
10μm 以上の半田層が一様に形成された表面実装用に適
するプリント配線板が得られた。
【0022】実施例2 前記図1〜図7で模式的に図示した実施態様例におい
て、孔明け加工した積層板2(図1参照)の銅箔層1面
上に、要すれば厚付けもしくは薄付けの化学銅めっき処
理、および電気銅めっき処理を施してパネル銅めっき層
1bを形成した後、ドライフィルムをラミネートして露
光、現像を行うことによりパターンマスキング4する段
階で、表面実装用パッド領域に連接する回路パターンを
成す領域を、たとえば図8(a) 〜(c) に平面的に示すご
とく、非直線状を成すようにパターンニングした。その
後の銅めっき処理による接続用孔3の内壁面を含む露出
面への厚さ25μmm程度の銅めっき層1cの被着・形成(図
2参照)、前記銅めっき層1cを被着・形成した積層板2
に対する電解半田めっき処理、露出面にへの厚さ10μmm
程度以上の電解半田めっき層5の被着形成を実施例1の
場合に準じて行った(図3参照)。
【0023】次いで、前記パターンマスク4を剥離、除
去し、前記電解半田めっき層5をエッチングレジストと
して(図4参照)、露出している銅層1a,1b,1cを選択
的にエッチング除去し、電解半田めっき層5で表面が被
覆された表面実装用パッドなど含む回路パターンを形成
する。こうして、表面実装用パッドなど含む回路パター
ンを形成した後、たとえばドライフィルムのような感光
性材料を真空ラミネータなどを用いてラミネートし、前
記電解半田めっき層5の被着形成されている回路パター
ン中、電解半田めっき層5を残しておきたい領域、すな
わち表面実装用パッド面上やスルホール(接続用の孔)
3領域周面上などを、感光性材料層でマスキング6する
ように露光−現像し、露出している部分(領域)の電解
半田めっき層5を選択的に除去する(図5参照)。次い
で、前記感光性のマスク6を剥離・除去してから、所要
のヒュージング処理を行なう(図6参照)。
【0024】本実施例においては、前記ヒュージング処
理に当たって、図8(a) 〜(c) に平面的に示すごとく、
残存・被着している電解半田めっき層5の端縁部、換言
すると電解半田めっき層5が被覆されている表面実装用
パッド領域に接続する回路パターンとの境界領域が、折
り曲げもしくは膨大部の形成などによって非直線化さ
れ、半田の流れ性の抑制ないし低減を図った構成を採っ
ている。このため、前記ヒュージング処理過程での電解
半田めっき層5の流動化ないし軟化による共晶・一様化
工程においても、電解半田めっきの被着を所望しない回
路パターン面に、電解半田めっきが流出・被着するのが
効果的に防止される。つまり、この実施例の場合では、
回路パターンの折り曲げもしくは膨大部などの非直線化
領域が半田流れ防止用のダムとして機能する。
【0025】なお、このヒュージング処理において、前
記電解半田めっき層5をエッチングレジストとした表面
実装用パッドなど含む回路パターンの形成で、サイドエ
ッチングで凹面化した側面から突出した形を成していた
電解半田めっき層5が、回路パターン面(側面を含む)
に沿って流動して、一様に被覆する形態を採っていた。
前記ヒュージング処理後、電解半田めっき層5を残存
・被着させた領域を除いた所要の領域面に、いわゆるソ
ルダーレジストをコーティングする。次いで、外形加
工、電気検査を行い、たとえば、 300μm , 250μm ピ
ッチの表面実装用パッド面上に、厚さ10μm 以上の半田
層が一様に形成された表面実装用に適するプリント配線
板が得られた。
【0026】なお、上記においては回路パターンを銅箔
層の選択的なエッチングによって形成したが、他の導電
性金属層の選択的なエッチングによって形成してもよ
く、さらに片面型もしくは多層配線型であっても勿論よ
い。
【0027】また、上記実施例では表面実装用パッド面
上およびスルホール(接続用の孔)領域に、選択的に電
解半田めっき層5を設けた構成を例示したが、たとえば
接続用の孔を電子部品のリード端子接続に利用しない場
合など、接続用の孔領域には電解半田めっき層5を設け
ない構成としてもよく、あるいは表面実装用パッドを含
む回路パターン中、表面実装用パッド部とともに表面実
装用パッド以外の領域に電解半田めっき層6を設けた構
成としてもよい。
【0028】
【発明の効果】上記したように本発明に係るプリント配
線板の製造方法によれば、繁雑な操作を要せずに高密度
の実装が可能で、かつ配線密度も高いプリント配線板を
容易に得ることができる。すなわち、先ず第1に、選択
エッチングによる回路パターン形成に先立って、被選択
エッチング導電金属層を給電用リードとし、少なくとも
表面実装用パッド面に、電解半田めっき層を形成する方
式を採っているため、給電用リードを別設する必要もな
くなり操作が簡略化する。そして、この給電用リードを
不要とすることは、その分、配線密度の低下の回避に寄
与する。第2には、電解半田めっき層は、いわゆるヒュ
ージング処理による共晶化・緻密化する過程で、不所望
な回路パターン領域に流失する恐れも容易、かつ確実に
回避されるので、信頼性の高い表面実装面(表面実装用
パッド面)を備えた、あるいは隣接する回路パターン間
でのショート発生もなく、すぐれた機能を保持・発揮す
る。さらに、第3には、表面実装用パッドをたとえば 3
00μm 以下の狭ピッチに設定することが可能で、またそ
の場合でも厚さ10μm 以上で、かつ厚さもほぼ一様な電
解半田めっき層が被着形成されるため、実装に当たって
の半田付け機能を十分に保持・発揮する。
【図面の簡単な説明】
【図1】本発明に係るプリント配線板の製造方法の実施
態様例において、銅箔張積層板面に接続用孔を穿設した
状態を示す断面図。
【図2】本発明に係るプリント配線板の製造方法の実施
態様例において、選択的に電気銅めっき層を設けた状態
を示す断面図。
【図3】本発明に係るプリント配線板の製造方法の実施
態様例において、選択的に設けた銅めっき層上に電解半
田層を設けた状態を示す断面図。
【図4】本発明に係るプリント配線板の製造方法の実施
態様例において、電気銅めっき層および電解半田層を選
択的に設ける際用いたパターンマスクを剥離・除去した
状態を示す断面図。
【図5】本発明に係るプリント配線板の製造方法の実施
態様例において、選択エッチングして形成した表面実装
用パッドを含む回路パターン面の電解半田層をマスキン
グし、電解半田層を選択的に除去した状態を示す断面
図。
【図6】本発明に係るプリント配線板の製造方法の実施
態様例において、被着残存している電解半田層を流動・
共晶一様化した状態を示す断面図。
【図7】本発明に係るプリント配線板の製造方法の実施
態様例において、被着残存している電解半田層を流動・
共晶一様化(ヒュージング処理)に当たり電解半田層の
流出を防止するためのダムを設けた状態を示す断面図。
【図8】(a) 〜(c) は本発明に係るプリント配線板の製
造方法の他の実施態様を模式的に示すもので、最終段階
で被着残存する電解半田層の流動・共晶一様化(ヒュー
ジング処理)時における電解半田層の流出防止機能を、
連接する回路パターン部に付与させた互いに異なる回路
パターン例を示す平面図。
【符号の説明】
1a…銅箔層 1b…パネル銅めっき層 1c…電解銅め
っき層 2…積層板 3…接続用の孔 4…パターンマスク 5…電解半
田めっき層 6…マスキング(感光性マスク)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板の少なくとも一主面に一体的
    に形成された導体層面に表面実装用パッドを含む所要の
    回路パターンをパターンニングする工程と、 前記回路パターンニングした面に電解半田めっき層を被
    着形成する工程と、 前記被着形成した電解半田めっき層をエッチングレジス
    トとして露出している導体層を選択エッチングして表面
    実装用パッドを含む所要の回路パターンを形成する工程
    と、 前記形成した少なくとも表面実装用パッドを含む所定の
    回路パターン部にマスキングする工程と、 前記マスキングした領域以外の露出する電解半田めっき
    層を除去する工程と、 前記電解半田めっき層の除去に用いたマスクを除去後、
    残存・被着している電解半田めっき層の導体層パターン
    面上端部に半田流出防止ダムを配置・形成する工程と、 前記半田流出防止ダムを配置・形成した後、加熱処理を
    施して残存・被着している電解半田めっきを共晶半田化
    する工程と、 前記加熱処理を施し共晶半田化した後、表面実装用パッ
    ドを含む所定の回路パターン形成面にソルダーレジスト
    層を被着・形成する工程とを具備して成ることを特徴と
    するプリント配線板の製造方法。
  2. 【請求項2】 絶縁性基板の少なくとも一主面に一体的
    に形成された導体層面に表面実装用パッドを含む所要の
    回路パターンをパターンニングする工程と、 前記回路パターンニングした面に電解半田めっき層を被
    着形成する工程と、 前記被着形成した電解半田めっき層をエッチングレジス
    トとして露出している導体層を選択エッチングして表面
    実装用パッドを含む所要の回路パターンを形成する工程
    と、 前記形成した少なくとも表面実装用パッドを含む所定の
    回路パターン部にマスキングする工程と、 前記マスキングした領域以外の露出する電解半田めっき
    層を除去する工程と、 前記半田流出防止ダムを配置・形成した後、加熱処理を
    施して残存・被着している電解半田めっきを共晶半田化
    する工程と、 前記加熱処理を施し共晶半田化した後、表面実装用パッ
    ドを含む所定の回路パターン形成面にソルダーレジスト
    層を被着・形成する工程とを具備し、 前記導体層を選択エッチングして表面実装用パッドを含
    む所要の回路パターンを形成する工程で、電解半田めっ
    き層を残存・被着させる導体層パターンの連接領域部を
    非直線に形成し、加熱処理による共晶半田化工程での半
    田流出を防止するようにしたことを特徴とするプリント
    配線板の製造方法。
JP13638792A 1992-05-28 1992-05-28 プリント配線板の製造方法 Withdrawn JPH05335722A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13638792A JPH05335722A (ja) 1992-05-28 1992-05-28 プリント配線板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13638792A JPH05335722A (ja) 1992-05-28 1992-05-28 プリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JPH05335722A true JPH05335722A (ja) 1993-12-17

Family

ID=15173969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13638792A Withdrawn JPH05335722A (ja) 1992-05-28 1992-05-28 プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JPH05335722A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003928A (ja) * 2010-09-17 2011-01-06 Rohm Co Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003928A (ja) * 2010-09-17 2011-01-06 Rohm Co Ltd 発光装置

Similar Documents

Publication Publication Date Title
US4581301A (en) Additive adhesive based process for the manufacture of printed circuit boards
EP0127955B1 (en) Manufacture of printed circuit boards
JP3650500B2 (ja) 回路基板およびその製造方法
JPH09232741A (ja) プリント配線板
JPH08107263A (ja) プリント配線板の製造方法
JPH05335722A (ja) プリント配線板の製造方法
JPH07142841A (ja) プリント配線板の製造方法
JP2713037B2 (ja) プリント配線板及びその製造方法
JP2921557B2 (ja) 電子部品実装板及びその製造方法
JPH1117315A (ja) 可撓性回路基板の製造法
JPH05335723A (ja) プリント配線板の製造方法
JPH05251848A (ja) プリント配線板の製造方法
KR20030042873A (ko) 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법
JP2665293B2 (ja) 配線回路基板
JP3130707B2 (ja) プリント基板およびその製造方法
JP3688940B2 (ja) 可撓性回路基板の配線パタ−ン形成法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JPH10242629A (ja) プリント配線板及びその製造方法
JPH0786727A (ja) プリント配線板及びその製造方法
JPH05259609A (ja) プリント配線板の製造方法
JPH01295489A (ja) 印刷配線板の製造法及びその製造法によって得られる配線板
JPH07283520A (ja) プリント配線板及びその製造方法
JPS5832798B2 (ja) 印刷配線板の製造法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH03175695A (ja) スルホールプリント配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990803