JPH05336436A - Automatic gain control device - Google Patents
Automatic gain control deviceInfo
- Publication number
- JPH05336436A JPH05336436A JP4137073A JP13707392A JPH05336436A JP H05336436 A JPH05336436 A JP H05336436A JP 4137073 A JP4137073 A JP 4137073A JP 13707392 A JP13707392 A JP 13707392A JP H05336436 A JPH05336436 A JP H05336436A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- gain
- digital
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 高利得の必要時、低電力消費化、量子化ノイ
ズの抑圧を可能とする。
【構成】 センサ2からのアナログ信号はAGC回路3
で増幅され、A/D変換器4でディジタル信号に変換さ
れた後、AGC回路5で増幅され、信号処理回路6で処
理される。信号処理回路6の出力輝度信号Yのレベルは
レベル検出回路9で検出され、マイコン7は、その検出
値を基準値と比較し、その結果に応じてアイリス1の絞
り制御信号、AGC回路3の利得制御信号73、AGC
回路5の利得制御信号75を生成する。低照度時、AG
C回路3,5の利得を最小とし、アイリス1の絞り量の
制御で検出値を基準値と一致させ、中照度時、アイリス
1を全開、AGC回路5の利得を最小とし、AGC回路
3の利得制御で検出値を基準値と一致させ、高照度時、
アイリス1を全開、AGC回路3の利得を最大とし、A
GC回路5の利得制御で検出値を基準値と一致させる。
(57) [Abstract] [Purpose] When high gain is required, low power consumption and quantization noise suppression are possible. [Arrangement] The analog signal from the sensor 2 is the AGC circuit 3
Is amplified by the A / D converter 4, converted into a digital signal by the A / D converter 4, amplified by the AGC circuit 5, and processed by the signal processing circuit 6. The level of the output luminance signal Y of the signal processing circuit 6 is detected by the level detection circuit 9, and the microcomputer 7 compares the detected value with a reference value, and according to the result, the aperture control signal of the iris 1 and the AGC circuit 3 Gain control signal 73, AGC
The gain control signal 75 of the circuit 5 is generated. At low illumination, AG
The gains of the C circuits 3 and 5 are minimized, the detected value is made to match the reference value by controlling the aperture amount of the iris 1, the iris 1 is fully opened, the gain of the AGC circuit 5 is minimized, and the AGC circuit 3 Match the detected value with the reference value by gain control,
Fully open the iris 1 and maximize the gain of the AGC circuit 3,
The gain control of the GC circuit 5 matches the detected value with the reference value.
Description
【0001】[0001]
【産業上の利用分野】本発明は、ビデオカメラ装置等に
用いて好適な自動利得制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control device suitable for use in a video camera device or the like.
【0002】[0002]
【従来の技術】一般に、ビデオカメラ装置においては、
例えば、テレビジョン学会技術報告Vol.15,No.7
(Jan,1991) pp.37〜42に記載されてい
るように、小型・軽量化、高機能化、低消費電力化等を
目的として信号処理のディジタル化が進められており、
この場合でも、アナログ処理するビデオカメラ装置と同
様、被写体からの光情報をアナログの電気信号に変換す
るセンサの出力レベルに拘らず、カメラ出力信号レベル
を一定にするための自動利得制御回路が設けられてい
る。2. Description of the Related Art Generally, in a video camera device,
For example, Technical Report Vol.15, No.7 of the Television Society of Japan
(Jan, 1991) As described in pp.37-42, digitalization of signal processing is being promoted for the purpose of downsizing / lightening, high functionality, low power consumption, etc.
Even in this case, an automatic gain control circuit for keeping the camera output signal level constant is provided regardless of the output level of the sensor that converts the light information from the subject into an analog electric signal, as in the case of the analog video camera device. Has been.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来のビデオカメラ装置においては、自動利得制御回路は
センサとアナログ−ディジタル変換器との間に設けられ
て、自動利得制御はアナログ処理でなされており、この
ため、例えば低照度における撮影の場合、一定の出力信
号を得るためには自動利得制御回路の利得を充分上げな
ければならず、高利得が得られるようにするためには、
自動利得制御回路の規模が大きくなり、また、回路規模
に比例して消費電力も増大する。このことは、低消費電
力を1つの目的としているビデオカメラ装置にとって大
きな問題となる。However, in the above-mentioned conventional video camera apparatus, the automatic gain control circuit is provided between the sensor and the analog-digital converter, and the automatic gain control is performed by analog processing. Therefore, for example, in the case of shooting in low illuminance, the gain of the automatic gain control circuit must be sufficiently increased to obtain a constant output signal, and in order to obtain high gain,
The scale of the automatic gain control circuit increases, and power consumption also increases in proportion to the circuit size. This poses a serious problem for the video camera device whose low power consumption is one purpose.
【0004】現在、デバイスの低消費電力化は、アナロ
グでは限界に近付きつつあり、これに対し、ディジタル
ではますます進歩している。従って、以上の問題と技術
動向とを考慮すると、ビデオカメラ装置を低消費電力化
するためには、自動利得制御回路をディジタル化するこ
とが考えられる。しかし、自動利得制御回路を全てディ
ジタル化すると、高利得時に量子化ノイズが大きくな
り、カメラ出力信号のS/Nが劣化するという問題があ
った。At present, the reduction in power consumption of devices is approaching the limit in analog, whereas it is progressing more and more in digital. Therefore, in consideration of the above problems and technological trends, it is conceivable to digitize the automatic gain control circuit in order to reduce the power consumption of the video camera device. However, if all the automatic gain control circuits are digitized, there is a problem that the quantization noise increases at high gain and the S / N of the camera output signal deteriorates.
【0005】本発明の目的は、かかる問題を解消し、S
/Nが良好で小回路規模、低消費電力の自動利得制御装
置を提供することにある。The object of the present invention is to eliminate such problems and to solve
An object of the present invention is to provide an automatic gain control device having a good / N ratio, a small circuit scale, and low power consumption.
【0006】[0006]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力信号をアナログ信号とし、第1の制
御信号に応じた利得で該入力信号を増幅する第1の可変
利得増幅回路と、該第1の可変利得増幅回路の出力信号
をディジタル信号に変換するアナログ−ディジタル変換
器と、第2の制御信号に応じた利得で該アナログ−ディ
ジタル変換器から出力される該ディジタル信号を増幅す
る第2の可変利得増幅回路と、該第2の可変利得増幅回
路の出力ディジタル信号を処理する信号処理回路と、該
信号処理回路の出力信号のレベルを検出するレベル検出
回路と、該レベル検出回路による検出値が予め設定され
た基準値に等しくなるように、該第1,第2の可変利得
増幅回路の利得とを設定する該第1,第2の制御信号を
発生する制御回路とを備える。In order to achieve the above object, the present invention provides a first variable gain amplifier for amplifying an input signal as an analog signal with a gain according to a first control signal. Circuit, an analog-digital converter for converting the output signal of the first variable gain amplifier circuit into a digital signal, and the digital signal output from the analog-digital converter with a gain according to a second control signal. A second variable gain amplification circuit, a signal processing circuit for processing the output digital signal of the second variable gain amplification circuit, a level detection circuit for detecting the level of the output signal of the signal processing circuit, A control circuit for generating the first and second control signals for setting the gains of the first and second variable gain amplifier circuits so that the value detected by the level detection circuit becomes equal to a preset reference value. Equipped with a.
【0007】[0007]
【作用】自動利得制御装置の必要とする最大の利得の一
部を第1の可変利得増幅回路の利得とし、残りを第2の
可変利得増幅回路の利得で補なうものとなり、アナログ
信号を増幅する第1の可変利得増幅回路の負担が低減さ
れる。また、ディジタル信号を増幅する第2の可変利得
増幅回路の利得範囲も、アナログ入力信号をディジタル
信号に変換してから増幅する可変利得増幅回路の利得範
囲に比べ、小さくなる。かかることから、第1の可変利
得増幅回路の回路規模を小さくできて、消費電力も低減
でき、また、第2の可変利得増幅回路で生ずる量子化ノ
イズも少ない。A part of the maximum gain required by the automatic gain control device is used as the gain of the first variable gain amplifier circuit, and the rest is compensated by the gain of the second variable gain amplifier circuit. The load on the first variable gain amplifier circuit for amplification is reduced. Further, the gain range of the second variable gain amplifying circuit for amplifying the digital signal is also smaller than the gain range of the variable gain amplifying circuit for amplifying after converting the analog input signal into the digital signal. As a result, the circuit scale of the first variable gain amplifier circuit can be reduced, power consumption can be reduced, and quantization noise generated in the second variable gain amplifier circuit can be reduced.
【0008】[0008]
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図1はビデオカメラ装置に用いた本発明による自動
利得制御装置の一実施例を示すブロック図であって、1
はアイリス、2はセンサ、3はアナログ処理する可変利
得増幅回路(以下、アナログAGC回路という)、4は
A/D(アナログーディジタル)変換器、5はディジタ
ル処理する可変利得増幅回路(以下、ディジタルAGC
回路という)、6は信号処理回路、7はマイクロコンピ
ュータ(以下、マイコンという)、8は駆動回路、9は
レベル検出回路である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of an automatic gain control device according to the present invention used in a video camera device.
Is an iris, 2 is a sensor, 3 is a variable gain amplification circuit for analog processing (hereinafter referred to as analog AGC circuit), 4 is an A / D (analog-digital) converter, and 5 is a variable gain amplification circuit for digital processing (hereinafter, Digital AGC
Circuit), 6 is a signal processing circuit, 7 is a microcomputer (hereinafter referred to as a microcomputer), 8 is a drive circuit, and 9 is a level detection circuit.
【0009】同図において、図示しない被写体からの光
がアイリス1を通してセンサ2に入射される。センサ2
は、駆動回路8から供給される制御信号により、受光面
に生じた被写体像を走査し、この被写体像を情報内容と
するアナログの電気信号を生成し、アナログAGC回路
3に供給する。この電気信号はアナログAGC回路3で
マイコン7から供給されるディジタルの制御信号73に
応じた利得で増幅され、A/D変換器4で量子化ビット
数m(mは正の整数)のディジタル信号(以下、mビッ
トのディジタル信号という)501に変換された後、デ
ィジタルAGC回路5に供給される。In FIG. 1, light from a subject (not shown) is incident on the sensor 2 through the iris 1. Sensor 2
Scans the subject image generated on the light receiving surface with a control signal supplied from the drive circuit 8, generates an analog electric signal having the subject image as information content, and supplies the analog AGC circuit 3. This electric signal is amplified by the analog AGC circuit 3 with a gain according to the digital control signal 73 supplied from the microcomputer 7, and the A / D converter 4 digital signal with the quantization bit number m (m is a positive integer). After being converted into 501 (hereinafter referred to as m-bit digital signal), it is supplied to the digital AGC circuit 5.
【0010】ここで、ディジタルAGC回路5の一具体
例を図2によって説明する。但し、51は利得制御部、
511はラッチ回路、512はシリアル−パラレル変換
器(以下、S/P変換器という)、513はラッチ回
路、514は乗算器、515はラッチ回路、52はリミ
ッタである。A specific example of the digital AGC circuit 5 will be described with reference to FIG. However, 51 is a gain control unit,
511 is a latch circuit, 512 is a serial-parallel converter (hereinafter referred to as S / P converter), 513 is a latch circuit, 514 is a multiplier, 515 is a latch circuit, and 52 is a limiter.
【0011】同図において、ディジタルAGC回路5は
利得制御部51とリミッタ52とから構成されており、
利得制御部51は、乗算器514、S/P変換器512
及びラッチ511,513,515から構成されてい
る。In FIG. 1, the digital AGC circuit 5 comprises a gain control section 51 and a limiter 52,
The gain controller 51 includes a multiplier 514 and an S / P converter 512.
And latches 511, 513, 515.
【0012】A/D変換器4(図1)から出力されるm
ビットのディジタル信号501は、ラッチ回路511で
マイコン7(図1)から供給される制御信号75のうち
のラッチパルス75b毎にラツチされ、そのラッチ出力
が乗算器514に供給される。マイコン7(図1)から
供給される制御信号75のうちの利得制御信号75a
は、S/P変換器512により、p(pは正の整数)ビ
ットの利得制御信号に変換され、ラッチ回路513でラ
ッチパルス75b毎にラツチされる。このラッチ回路5
13から出力される利得制御信号はラッチ回路511か
ら出力されるディジタル信号と乗算器514で乗算され
る。そして、乗算器514からは、これらの乗算値のう
ちの上位qビットの部分が出力され、ラッチ回路515
でラッチパルス75b毎にラッチされる。このラッチ回
路515の出力信号がリミッタ52に供給される。M output from the A / D converter 4 (FIG. 1)
The bit digital signal 501 is latched by the latch circuit 511 for each latch pulse 75b of the control signal 75 supplied from the microcomputer 7 (FIG. 1), and the latch output is supplied to the multiplier 514. The gain control signal 75a of the control signals 75 supplied from the microcomputer 7 (FIG. 1)
Is converted into a p (p is a positive integer) bit gain control signal by the S / P converter 512, and latched by the latch circuit 513 every latch pulse 75b. This latch circuit 5
The gain control signal output from 13 is multiplied by the digital signal output from the latch circuit 511 by the multiplier 514. Then, the multiplier 514 outputs the upper q-bit portion of these multiplication values, and the latch circuit 515
Is latched every latch pulse 75b. The output signal of the latch circuit 515 is supplied to the limiter 52.
【0013】リミッタ52は、予め決められた入出力特
性に従い、ラッチ回路515の出力信号のレベルをn
(nはq以下の正の整数)ビットに制限し、この制限さ
れたnビットの出力信号502を図1の信号処理回路6
に供給する。The limiter 52 sets the level of the output signal of the latch circuit 515 to n according to a predetermined input / output characteristic.
(N is a positive integer less than or equal to q) bits, and the limited n-bit output signal 502 is limited to the signal processing circuit 6 of FIG.
Supply to.
【0014】図3はこのリミッタ52の入出力特性の一
例を示すものであり、{(2のn乗)−1−x}の値の
レベル以上では{(2のn乗)−1}のレベルとして出
力信号のレベルを制限している。但し、xは任意の整数
である。FIG. 3 shows an example of the input / output characteristics of the limiter 52. When the level of the value of {(2 to the nth power) -1-x} or more, the value of {(2 to the nth power) -1} is shown. The level of the output signal is limited as the level. However, x is an arbitrary integer.
【0015】図1に戻って、信号処理回路6では、先の
テレビジョン学会技術報告 Vol.15,No.7(Ja
n,1991) pp.37〜42に記載されている信号
処理回路と同様に、ディジタルAGC回路5のnビット
の出力ディジタル信号502が供給され、2または3ラ
イン(但し、1ラインは1水平走査期間)分のディジタ
ル信号502を用いて輝度信号Yと色信号Cを生成す
る。これら輝度信号Yと色信号Cとは図示しない次段の
処理回路に供給されてカラー映像信号が生成されるが、
また、この輝度信号Yはレベル検出回路9にも供給さ
れ、画像表示画面内のある決められた領域におけるこの
輝度信号Yのレベルが検出され、得られた検出値がマイ
コン7に供給される。Returning to FIG. 1, in the signal processing circuit 6, the above-mentioned technical report of the Television Society of Japan, Vol. 15, No. 7 (Ja.
n, 1991) Similarly to the signal processing circuits described in pp. 37 to 42, the n-bit output digital signal 502 of the digital AGC circuit 5 is supplied, and 2 or 3 lines (1 line is 1 horizontal scanning) The luminance signal Y and the color signal C are generated by using the digital signal 502 for (period). The luminance signal Y and the color signal C are supplied to a processing circuit in the next stage (not shown) to generate a color video signal.
The luminance signal Y is also supplied to the level detection circuit 9 to detect the level of the luminance signal Y in a predetermined area in the image display screen, and the obtained detection value is supplied to the microcomputer 7.
【0016】マイコン7は、レベル検出回路9からの検
出値と予めマイコン7に設定されている基準値とを比較
して被写体照度がどれ位かを判断し、この照度に応じた
絞り制御信号71と利得制御信号73,75とを生成し
て、ブランキング期間内に夫々アイリス1、アナログA
GC回路3,5に供給する。このマイコン7の制御動作
を、図4,図5を用いて、さらに具体的に説明する。The microcomputer 7 compares the detection value from the level detection circuit 9 with a reference value preset in the microcomputer 7 to determine how much the illuminance of the object is, and the diaphragm control signal 71 corresponding to this illuminance. And gain control signals 73 and 75 are generated to generate iris 1 and analog A respectively during the blanking period.
Supply to the GC circuits 3 and 5. The control operation of the microcomputer 7 will be described more specifically with reference to FIGS.
【0017】マイコン7は、図4に示すように、被写体
照度を領域1,2,3の領域に区分し、夫々の領域の境
界を示す基準値とレベル検出回路9(図1)の検出値と
の比較により、被写体照度が領域1,2,3のいずれに
入るかを判定し、その判定結果に応じて、これら基準値
と検出値とが一致するように、アイリス1、アナログA
GC回路3、ディジタルAGC5を制御するものであ
る。As shown in FIG. 4, the microcomputer 7 divides the illuminance of the object into areas 1, 2, 3 and a reference value indicating the boundary of each area and a detection value of the level detection circuit 9 (FIG. 1). It is determined which of the areas 1, 2 and 3 the illuminance of the subject is in by comparing with the iris 1 and the analog A so that the reference value and the detected value may match according to the determination result.
It controls the GC circuit 3 and the digital AGC 5.
【0018】照度が領域1内にあるときには、AGC回
路3,5の利得が最小となるように夫々の制御信号7
3,75を設定した上で、カメラの出力信号が一定にな
るように、アイリス1の絞り量によってセンサ2の入射
光量を調節する絞り制御信号71を生成する。これによ
り、上記の検出値が上記の基準値と一致するようにセン
サ2の入射光の光量が調整される。照度が領域2内にあ
るときには、マイコン7は、アイリス1が全開するよう
に絞り制御信号71を、また、ディジタルAGC回路5
の利得が最小とするように利得制御信号75を夫々設定
した上で、アナログAGC回路3によって信号レベルが
調整されるように利得制御信号73を生成する。即ち、
この利得制御信号73により、上記の検出値が上記の基
準値と一致するように、アナログAGC回路3の利得が
制御される。さらに、照度が領域3内にあるときには、
アイリス1が全開するように絞り制御信号71を、ま
た、ディジタルAGC回路5の利得が最大とするように
利得制御信号75を夫々設定した上で、ディジタルAG
C回路5によって信号レベルが調整されるように利得制
御信号75を生成する。即ち、この利得制御信号75に
より、上記の検出値が上記の基準値と一致するように、
ディジタルAGC回路5の利得が制御される。When the illuminance is within the area 1, the respective control signals 7 are set so that the gains of the AGC circuits 3 and 5 are minimized.
After setting 3,75, the diaphragm control signal 71 for adjusting the incident light quantity of the sensor 2 by the diaphragm quantity of the iris 1 is generated so that the output signal of the camera becomes constant. As a result, the light amount of the incident light of the sensor 2 is adjusted so that the above detection value matches the above reference value. When the illuminance is within the area 2, the microcomputer 7 sends the diaphragm control signal 71 so that the iris 1 is fully opened, and the digital AGC circuit 5
The gain control signal 75 is set so as to minimize the gain, and the gain control signal 73 is generated so that the signal level is adjusted by the analog AGC circuit 3. That is,
The gain control signal 73 controls the gain of the analog AGC circuit 3 so that the detected value matches the reference value. Furthermore, when the illuminance is within the area 3,
The aperture control signal 71 is set so that the iris 1 is fully opened, and the gain control signal 75 is set so that the gain of the digital AGC circuit 5 is maximized.
The gain control signal 75 is generated so that the signal level is adjusted by the C circuit 5. That is, the gain control signal 75 causes the detected value to match the reference value,
The gain of the digital AGC circuit 5 is controlled.
【0019】以上の一連の動作はフィードバックループ
になっており、これによってカメラの出力信号は常に一
定に保たれるようになる。The above series of operations constitutes a feedback loop, which allows the output signal of the camera to be kept constant at all times.
【0020】図5を用いて上記のマイコン7の動作をさ
らに詳細に説明すると、まず、図1のアナログAGC回
路3、ディジタルAGC回路5の利得を初期設定し(ス
テップS1)、レベル検出回路9の検出値を取り込んで
(ステップS2)輝度信号Yのレベルが基準値と一致す
るか否か判定する。この判定がステップS3,S10で
行なわれる。両者が一致するときには、アイリス1の絞
り量、アナログAGC回路3とディジタルAGC回路5
の利得はそのままの値が維持され、ステップS3,S1
0,S2のループの動作が繰り返される。アナログAG
C回路3、ディジタルAGC回路5の利得の上記初期設
定値は、上記した利得の最小値である。The operation of the microcomputer 7 will be described in more detail with reference to FIG. 5. First, the gains of the analog AGC circuit 3 and the digital AGC circuit 5 of FIG. 1 are initialized (step S1), and the level detection circuit 9 is detected. Is detected (step S2), and it is determined whether the level of the luminance signal Y matches the reference value. This determination is made in steps S3 and S10. When they match, the aperture amount of the iris 1, the analog AGC circuit 3 and the digital AGC circuit 5
The gain of is maintained as it is, and steps S3 and S1 are performed.
The operation of the loop of 0 and S2 is repeated. Analog AG
The initial setting value of the gain of the C circuit 3 and the digital AGC circuit 5 is the minimum value of the above gain.
【0021】輝度信号のレベルが基準値よりも小さいと
きには(ステップS3)、アイリス1が全開か否か判定
され(ステップS4)、アイリス1が全開するまでステ
ップS7,S17,S2,S3,S4の一連の動作を繰
り返す。勿論、この間輝度信号のレベルが基準値と一致
すると、かかる動作は中止し、上記のステップS2,S
3,S10の一連の動作に移る。即ち、かかる動作は、
被写体照度が図4での領域1にあるか否かを判定してい
るものであって、この領域1内にあれば、アイリス1の
絞り量によって輝度信号のレベルを基準値に一致させる
ようにする。When the level of the luminance signal is smaller than the reference value (step S3), it is determined whether or not the iris 1 is fully opened (step S4), and steps S7, S17, S2, S3 and S4 are performed until the iris 1 is fully opened. Repeat a series of operations. Of course, if the level of the luminance signal coincides with the reference value during this period, the operation is stopped and the above steps S2 and S are performed.
3, a series of operations of S10 is performed. That is, the operation is
It is determined whether or not the illuminance of the subject is in the area 1 in FIG. 4, and if it is in the area 1, the brightness signal level is made to match the reference value by the diaphragm amount of the iris 1. To do.
【0022】アイリス1が全開しても輝度信号のレベル
が基準値と一致しないときには(ステップS3,S
4)、アナログAGC回路3の利得が最大か否か判定し
(ステップS5)、最大でなければ、このアナログAG
C回路3の利得を高める制御信号710を生成し(ステ
ップS8)、これをブランキング期間にアナログAGC
回路3に送ってその利得を上昇させる(ステップS1
6,17)。かかる動作は、即ちステップS8,S1
6,S17,S2,S3,S4,S5の一連の動作は、
輝度信号のレベルが基準値と一致するまで、あるいはア
ナログAGC回路3の利得が最大となるまで繰り返され
る。この間輝度信号のレベルが基準値と一致すると、か
かる動作は中止し、上記のステップS2,S3,S10
の一連の動作に移る。即ち、かかる動作は、被写体照度
が図4での領域2にあるか否かを判定しているものであ
って、この領域2内にあれば、アナログAGC回路3の
利得制御によって輝度信号のレベルを基準値に一致させ
るようにする。When the level of the luminance signal does not match the reference value even when the iris 1 is fully opened (steps S3 and S).
4), it is determined whether or not the gain of the analog AGC circuit 3 is maximum (step S5).
A control signal 710 for increasing the gain of the C circuit 3 is generated (step S8), and this is used for the analog AGC in the blanking period.
It is sent to the circuit 3 to increase its gain (step S1).
6, 17). This operation is performed by the steps S8 and S1.
6, S17, S2, S3, S4, S5
This is repeated until the level of the luminance signal matches the reference value or the gain of the analog AGC circuit 3 becomes maximum. During this time, when the level of the luminance signal matches the reference value, the operation is stopped and the above steps S2, S3 and S10 are performed.
Move to a series of operations. That is, this operation is for determining whether or not the illuminance of the subject is in the area 2 in FIG. 4, and if it is in this area 2, the level of the luminance signal is controlled by the gain control of the analog AGC circuit 3. To match the reference value.
【0023】アナログAGC回路3の利得が最大となっ
ても、輝度信号のレベルが基準値と一致しないときには
(ステップS5)、次に、ステップS6,S9,S1
6,S17,S2〜S5の一連の動作が繰り返され、デ
ィジタルAGC回路5の利得が最大となるように、ディ
ジタルAGC回路5に制御信号75をブランキング期間
に送る。勿論、この間輝度信号のレベルが基準値と一致
すると、かかる動作は中止し、上記のステップS2,S
3,S10の一連の動作に移る。即ち、かかる動作は、
被写体照度が図4での領域3にあるか否かを判定してい
るものであって、この領域3内にあれば、ディジタルA
GC回路5の利得制御によって輝度信号のレベルを基準
値に一致させるようにする。Even if the gain of the analog AGC circuit 3 becomes maximum, if the level of the luminance signal does not match the reference value (step S5), then steps S6, S9, S1.
A series of operations S6, S17, S2 to S5 are repeated, and the control signal 75 is sent to the digital AGC circuit 5 during the blanking period so that the gain of the digital AGC circuit 5 is maximized. Of course, if the level of the luminance signal coincides with the reference value during this period, the operation is stopped and the above steps S2 and S are performed.
3, a series of operations of S10 is performed. That is, the operation is
It is determined whether the illuminance of the subject is in the area 3 in FIG. 4, and if it is in this area 3, the digital A
The gain control of the GC circuit 5 causes the level of the luminance signal to match the reference value.
【0024】以上は電源を投入してから等の動作開始時
での動作であったが、動作中に被写体の変化や撮像場面
の変更などによって輝度信号のレベルが基準値よりも小
さくなったときには、これがステップS3,S4によっ
て判定され、この判定の結果、マイコン7は次のような
制御動作を行なう。The above is the operation at the start of the operation after the power is turned on. However, when the level of the luminance signal becomes smaller than the reference value due to the change of the subject or the change of the shooting scene during the operation. This is determined in steps S3 and S4, and as a result of this determination, the microcomputer 7 performs the following control operation.
【0025】(1)被写体照度が図4の領域1から領域
3に変化した場合;上記のように、領域1では、アナロ
グAGC回路3及びディジタルAGC回路5の利得は最
小値であり、アイリス1は全開状態と最小開放状態との
間にある。この場合には、上記の被写体照度が領域3内
にある場合と同様であり、まず、輝度信号のレベルが基
準値よりも小さいと判定されると(ステップS3)、ア
イリス1が全開状態にないため(ステップS4)、上記
のように、ステップS7を含むループの動作をし、絞り
制御信号71を生成してアイリス1を全開させ、しかる
後、ステップS8を含むループの動作をし、利得制御信
号73を生成してアナログAGC回路3の利得を最大値
にする。アナログAGC回路3の利得が最大値にする
と、次に、ステップS9を含むループの動作をし、利得
制御信号75を生成してディジタルAGC回路5の利得
を制御し、これによって、輝度信号のレベルが基準値に
一致するようになる。(1) When the illuminance of the subject changes from the area 1 to the area 3 in FIG. 4; as described above, in the area 1, the gains of the analog AGC circuit 3 and the digital AGC circuit 5 are minimum values, and the iris 1 is 1. Is between the fully open state and the minimum open state. In this case, it is similar to the case where the subject illuminance is within the region 3, and first, when it is determined that the level of the luminance signal is smaller than the reference value (step S3), the iris 1 is not in the fully open state. Therefore (step S4), as described above, the loop operation including step S7 is performed, the diaphragm control signal 71 is generated to fully open the iris 1, and then the loop operation including step S8 is performed to perform the gain control. The signal 73 is generated to maximize the gain of the analog AGC circuit 3. When the gain of the analog AGC circuit 3 reaches the maximum value, next, the loop operation including step S9 is performed to generate the gain control signal 75 to control the gain of the digital AGC circuit 5 and thereby the level of the luminance signal. Will match the reference value.
【0026】(2)被写体照度が図4の領域1から領域
2に変化した場合;まず、輝度信号のレベルが基準値よ
りも小さいと判定すると(ステップS3)、上記(1)
の場合と同様に、ステップS7を含むループの動作を
し、絞り制御信号71を生成してアイリス1を全開さ
せ、しかる後、ステップS8を含むループの動作をし、
利得制御信号73を生成してアナログAGC回路3の利
得を制御する。これによって、輝度信号のレベルが基準
値に一致するようになる。(2) When the illuminance of the subject changes from area 1 to area 2 in FIG. 4; first, when it is determined that the level of the luminance signal is smaller than the reference value (step S3), the above (1)
Similarly to the case of, the loop operation including step S7 is performed, the diaphragm control signal 71 is generated to fully open the iris 1, and then the loop operation including step S8 is performed.
The gain control signal 73 is generated to control the gain of the analog AGC circuit 3. As a result, the level of the luminance signal matches the reference value.
【0027】(3)被写体照度が図4の領域2から領域
3に変化した場合;上記のように、この領域2では、デ
ィジタルAGC回路5の利得は最小値、アイリス1は全
開状態にあり、アナログAGC回路3の利得は最大値と
最小値との間にある。そこで、まず、輝度信号のレベル
が基準値よりも小さいと判定されると(ステップS
3)、アイリス1はそのまま全開状態に保持(ステップ
S4)され、上記のように、ステップS8を含むループ
の動作をし、利得制御信号73を生成してアナログAG
C回路3の利得を最大値にする。アナログAGC回路3
の利得が最大値にすると、次に、ステップS9を含むル
ープの動作をし、利得制御信号75を生成してディジタ
ルAGC回路5の利得を制御し、これによって、輝度信
号のレベルが基準値に一致するようになる。(3) When the illuminance of the subject changes from the area 2 to the area 3 in FIG. 4; as described above, in this area 2, the gain of the digital AGC circuit 5 is the minimum value, and the iris 1 is in the fully open state. The gain of the analog AGC circuit 3 is between the maximum value and the minimum value. Therefore, first, when it is determined that the level of the luminance signal is smaller than the reference value (step S
3), the iris 1 is held in the fully open state as it is (step S4), and as described above, the loop operation including step S8 is performed to generate the gain control signal 73 to generate the analog AG.
The gain of the C circuit 3 is maximized. Analog AGC circuit 3
When the gain of is equal to the maximum value, the loop operation including step S9 is performed to generate the gain control signal 75 to control the gain of the digital AGC circuit 5, whereby the level of the luminance signal becomes the reference value. Will come to match.
【0028】以上は被写体の変化や撮像場面の変更など
によって輝度信号のレベルが基準値よりも小さくなった
場合であったが、輝度信号のレベルが基準値よりも大き
くなったときには、これがステップS3,S10によっ
て判定される。この判定の結果、マイコン7は次のよう
な制御動作を行なう。The above is the case where the level of the luminance signal becomes smaller than the reference value due to the change of the subject or the change of the imaged scene. However, when the level of the luminance signal becomes larger than the reference value, this is step S3. , S10. As a result of this determination, the microcomputer 7 performs the following control operation.
【0029】(1)被写体照度が図4の領域3から領域
1に変化した場合;上記のように、領域3では、アナロ
グAGC回路3の利得は最大値、アイリス1は全開状態
にあり、ディジタルAGC回路5の利得は最大値と最小
値との間にある。そこで、まず、輝度信号のレベルが基
準値よりも大きいと判定されると(ステップS10)、
ディジタルAGC回路5の利得が最小値か否か判定し
(ステップS11)、ディジタルAGC回路5の利得を
小さくする利得制御信号75を生成し(ステップS1
4)、ブランキング期間にディジタルAGC回路5に送
る。かかる動作が、即ち、ステップS10,S11,S
14,S16,S17,S2,S3の一連の動作が、デ
ィジタルAGC回路5の利得が最小値となるまで、繰り
返される。(1) When the illuminance of the subject changes from the area 3 to the area 1 in FIG. 4; as described above, in the area 3, the gain of the analog AGC circuit 3 is the maximum value, the iris 1 is in the fully open state, and the digital value is digital. The gain of the AGC circuit 5 is between the maximum value and the minimum value. Therefore, first, when it is determined that the level of the luminance signal is higher than the reference value (step S10),
It is determined whether the gain of the digital AGC circuit 5 is the minimum value (step S11), and the gain control signal 75 for reducing the gain of the digital AGC circuit 5 is generated (step S1).
4) Send to the digital AGC circuit 5 during the blanking period. This operation is performed in steps S10, S11, S
A series of operations of S14, S16, S17, S2, and S3 are repeated until the gain of the digital AGC circuit 5 becomes the minimum value.
【0030】この利得が最小値となると、次に、アナロ
グAGC回路3の利得が最小値か否かの判定とこの利得
を小さくする利得制御信号を生成してブランキング期間
にアナログAGC回路3に送るステップS10,S1
1,S12,S15,S16,S17,S2,S3の一
連の動作の繰り返しに移る。この利得が最小値になる
と、次に、アイリス1を絞る絞り制御信号71を生成し
てブランキング期間にアイリス1に送るステップS1
0,S11,S12,S13,S16,S17,S2,
S3の一連の動作の繰り返しに移る。かかる動作、即ち
アイリス1の絞り量の制御により、輝度信号のレベルが
基準値に一致するようになる。When this gain becomes the minimum value, it is next judged whether or not the gain of the analog AGC circuit 3 is the minimum value, and a gain control signal for reducing this gain is generated and the analog AGC circuit 3 is supplied to the analog AGC circuit 3 during the blanking period. Sending steps S10 and S1
The series of operations of 1, S12, S15, S16, S17, S2 and S3 is repeated. When this gain becomes the minimum value, next, the diaphragm control signal 71 for diaphragming the iris 1 is generated and sent to the iris 1 in the blanking period (step S1).
0, S11, S12, S13, S16, S17, S2
Then, the series of operations in S3 is repeated. By such an operation, that is, the control of the diaphragm amount of the iris 1, the level of the luminance signal becomes equal to the reference value.
【0031】(2)被写体照度が図4の領域3から領域
2に変化した場合;まず、輝度信号のレベルが基準値よ
りも大きいと判定されると(ステップS10)、ディジ
タルAGC回路5の利得が最小値か否か判定し(ステッ
プS11)、ディジタルAGC回路5の利得を小さくす
る利得制御信号75を生成し(ステップS14)、ブラ
ンキング期間にディジタルAGC回路5に送る。かかる
動作が、即ち、ステップS10,S11,S14,S1
6,S17,S2,S3の一連の動作が、ディジタルA
GC回路5の利得が最小値となるまで、繰り返される。(2) When the illuminance of the subject changes from the area 3 to the area 2 in FIG. 4; first, when it is determined that the level of the luminance signal is higher than the reference value (step S10), the gain of the digital AGC circuit 5 is obtained. Is determined to be the minimum value (step S11), a gain control signal 75 for reducing the gain of the digital AGC circuit 5 is generated (step S14), and is sent to the digital AGC circuit 5 during the blanking period. This operation is performed in steps S10, S11, S14, S1.
A series of operations of S6, S17, S2 and S3
This is repeated until the gain of the GC circuit 5 reaches the minimum value.
【0032】この利得が最小値となると、次に、アナロ
グAGC回路3の利得が最小値か否かの判定とこの利得
を小さくする利得制御信号73を生成してブランキング
期間にアナログAGC回路3に送るステップS10,S
11,S12,S15,S16,S17,S2,S3の
一連の動作の繰り返しに移る。この動作の繰返し中に輝
度信号のレベルが基準値に一致するようになる。When this gain becomes the minimum value, it is next determined whether the gain of the analog AGC circuit 3 is the minimum value and a gain control signal 73 for reducing this gain is generated to generate the analog AGC circuit 3 in the blanking period. Send to S10, S
A series of operations of 11, S12, S15, S16, S17, S2 and S3 are repeated. During the repetition of this operation, the level of the luminance signal becomes equal to the reference value.
【0033】(3)被写体照度が図4の領域2から領域
1に変化した場合;上記のように、領域2では、ディジ
タルAGC回路5の利得は最小値、アイリス1は全開状
態にあり、アナログAGC回路3の利得は最大値と最小
値との間にある。そこで、まず、輝度信号のレベルが基
準値よりも大きいと判定し(ステップS10)、ディジ
タルAGC回路5の利得が最小値と判定すると(ステッ
プS11)、アナログAGC回路3の利得が最小値か否
か判定し(ステップS12)、アナログAGC回路3の
利得を小さくする利得制御信号73を生成して(ステッ
プS14)、ブランキング期間にアナログAGC回路3
に送る。かかる動作が、即ち、ステップS10,S1
1,S12,S15,S16,S17,S2,S3の一
連の動作が、アナログAGC回路3の利得が最小値とな
るまで、繰り返される。この動作の繰返し中に輝度信号
のレベルが基準値に一致するようになる。(3) When the subject illuminance changes from the area 2 to the area 1 in FIG. 4; as described above, in the area 2, the gain of the digital AGC circuit 5 is the minimum value, the iris 1 is in the fully open state, and the analog The gain of the AGC circuit 3 is between the maximum value and the minimum value. Therefore, first, when it is determined that the level of the luminance signal is higher than the reference value (step S10) and the gain of the digital AGC circuit 5 is determined to be the minimum value (step S11), it is determined whether or not the gain of the analog AGC circuit 3 is the minimum value. It is determined (step S12), the gain control signal 73 for reducing the gain of the analog AGC circuit 3 is generated (step S14), and the analog AGC circuit 3 is generated during the blanking period.
Send to. This operation is performed in steps S10 and S1.
A series of operations S1, S12, S15, S16, S17, S2, S3 are repeated until the gain of the analog AGC circuit 3 reaches the minimum value. During the repetition of this operation, the level of the luminance signal becomes equal to the reference value.
【0034】なお、図4での同じ領域での制御は、領域
1については、ステップS7またはS13を含むループ
の動作を繰り返してアイリス1の絞り量を制御すること
により、領域2については、ステップS8またはS15
を含むループの動作を繰り返してアナログAGC回路3
の利得を制御することにより、領域3については、ステ
ップS9またはS14を含むループの動作を繰り返して
ディジタルAGC回路5の利得を制御することにより、
夫々行なわれる。It should be noted that the control in the same region in FIG. 4 is performed by controlling the aperture amount of the iris 1 by repeating the loop operation including step S7 or S13 for the region 1 S8 or S15
Repeat the operation of the loop including the analog AGC circuit 3
By controlling the gain of the digital AGC circuit 5 by controlling the gain of the digital AGC circuit 5 by repeating the operation of the loop including step S9 or S14,
Each is done.
【0035】次に、この実施例での量子化ノイズの影響
について説明する。いま、アナログAGC回路3の信号
増幅率をp、ディジタルAGC回路5の信号増幅率を
q、これらAGC回路3,5の信号増幅率の合計をk、
センサ2で発生するノイズをNs、A/D変換器4で発
生する量子化ノイズをNq、ノイズNsと量子化ノイズN
qとの比をαとし、AGC回路としてアナログAGC回
路3のみを備えて信号をk倍に増幅する自動制御装置で
のノイズをNa、アナログAGC回路3でアナログ入力
信号をp倍に増幅し、ディジタルAGC回路5でディジ
タル信号をq倍に増幅するこの実施例の自動制御装置
(以下、ハイブリッド自動利得制御装置という)でのノ
イズをNdとすると、以下の式(1)〜(4)が得られ
る。 Na2=(k・Ns)2+Nq2 ・・・・・・・・(1) Nd2=(k・Ns)2+(q・Nq)2 ・・・・(2) Ns=α・Nq ・・・・・・・・・・・・・・(3) k=p・q ・・・・・・・・・・・・・・(4) また、ノイズNa,Ndの大きさの比Nは次の(5)式で
表わされる。 N=10・log(Nd2/Na2)〔dB〕・・・(5) さらに、式(1)、(2)及び(3)から次の式(1−
2)と式(2−2)が、また、式(1−2)、(2−
2)及び(5)から次の式(5−2)が得られる。 Na2=(k2・α2+1)Nq2 ・・・・・・(1−2) Nd2=(k2・α2+q2)Nq2 ・・・・・・(2−2) N=10・log{(k2・α2+q2) /(k2・α2+1)} ・・・(5−2)。Next, the influence of quantization noise in this embodiment will be described. Now, the signal amplification factor of the analog AGC circuit 3 is p, the signal amplification factor of the digital AGC circuit 5 is q, and the sum of the signal amplification factors of these AGC circuits 3 and 5 is k,
The noise generated by the sensor 2 is Ns, the quantization noise generated by the A / D converter 4 is Nq, the noise Ns and the quantization noise N.
Let α be the ratio to q, Na be the noise in the automatic control device that has only the analog AGC circuit 3 as the AGC circuit and amplifies the signal k times, and the analog AGC circuit 3 amplifies the analog input signal p times If the noise in the automatic control device (hereinafter referred to as a hybrid automatic gain control device) of this embodiment that amplifies a digital signal q times by the digital AGC circuit 5 is Nd, the following equations (1) to (4) are obtained. Be done. Na 2 = (k · Ns) 2 + Nq 2 ········ (1) Nd 2 = (k · Ns) 2 + (q · Nq) 2 ···· (2) Ns = α · Nq (3) k = p.q (4) Also, the ratio of the magnitudes of the noises Na and Nd. N is represented by the following equation (5). N = 10 · log (Nd 2 / Na 2 ) [dB] (5) Further, from the formulas (1), (2) and (3), the following formula (1-
2) and formula (2-2), and also formulas (1-2) and (2-
The following equation (5-2) is obtained from 2) and (5). Na 2 = (k 2 · α 2 +1) Nq 2 ··· (1-2) Nd 2 = (k 2 · α 2 + q 2 ) Nq 2 ··· (2-2) N = 10 · log {(k 2 · α 2 + q 2 ) / (k 2 · α 2 +1)} (5-2).
【0036】ここで、式(5−2)において、比Nの値
を0に近付けるには、kまたはαの値を1に比べて充分
大きくしなければならない。式(3)において、ノイズ
Nsを固定値とすると、αの値を大きくするには、ノイ
ズNqの値を小さくしなければならない。つまり、セン
サ2のノイズNsに比べてA/D変換器4の量子化ノイ
ズNqを充分に小さくする必要がある。In the equation (5-2), in order to bring the value of the ratio N closer to 0, the value of k or α must be made sufficiently larger than 1. In the equation (3), if the noise Ns is a fixed value, the value of the noise Nq must be reduced in order to increase the value of α. That is, the quantization noise Nq of the A / D converter 4 needs to be sufficiently smaller than the noise Ns of the sensor 2.
【0037】しかし、現状において、小型化、軽量化及
び低消費電力化を目的としているビデオカメラ装置への
使用に適した高速かつ低消費電力のA/D変換器の中に
は、量子化ノイズを充分に小さくできるだけのビット数
を備えたものはない。従って、αの値が1より充分大き
くなることはないので、式(5−2)において、Nに対
するディジタルAGC回路5の信号増幅率qの影響が大
きくなる。つまり、ディジタルAGC回路5の信号増幅
率qに応じて量子化ノイズNqの影響が出力画像に現れ
るようになる。However, at present, there is a quantization noise in a high-speed and low power consumption A / D converter suitable for use in a video camera device aiming at size reduction, weight reduction and power consumption reduction. There is no one with the number of bits as small as possible. Therefore, since the value of α never becomes sufficiently larger than 1, the influence of the signal amplification factor q of the digital AGC circuit 5 on N in Expression (5-2) becomes large. That is, the influence of the quantization noise Nq appears in the output image according to the signal amplification factor q of the digital AGC circuit 5.
【0038】しかし、ディジタルAGC回路5の信号増
幅率qをある程度までに抑えておけば、出力画像の劣化
を視覚的に許容できる範囲に収めることができる。以下
の表1は、センサ2のノイズNsとA/D変換器4の量
子化ノイズNqとがほぼ同じ(α=1)と仮定し、さら
に、しきい値、つまりアナログAGC回路3の信号増幅
率pの最大値を4と仮定したときの、ディジタルAGC
回路5のみで増幅する場合の雑音とハイブリッド自動利
得制御装置により増幅する場合の雑音の比較結果を表わ
した具体的な例を示している。However, if the signal amplification factor q of the digital AGC circuit 5 is suppressed to some extent, the deterioration of the output image can be kept within a visually permissible range. In Table 1 below, it is assumed that the noise Ns of the sensor 2 and the quantization noise Nq of the A / D converter 4 are almost the same (α = 1), and further the threshold value, that is, the signal amplification of the analog AGC circuit 3 is performed. Digital AGC, assuming the maximum value of rate p is 4
A specific example showing the comparison result of the noise when amplifying only by the circuit 5 and the noise when amplifying by the hybrid automatic gain control device is shown.
【0039】[0039]
【表1】 [Table 1]
【0040】この表1から明らかなように、ディジタル
AGC回路5のみで増幅する場合には、そのノイズがア
ナログAGC回路3のみで増幅する場合のノイズのほぼ
2倍になるので、実用には適さない。しかし、ハイブリ
ッド自動利得制御装置で増幅する場合のノイズは、必要
とする増幅率がしきい値以下(k≦4)ではアナログA
GC回路3のみで増幅し、ディジタルAGC回路5で増
幅しない(q=1)ため、増幅による量子化ノイズの影
響はなく、k>4ではディジタルAGC回路5でも増幅
をする(q>1)ため、増幅による量子化ノイズの影響
が発生するが、アナログAGC回路3である程度(表1
では4倍)まで増幅するようにし、不足している分をデ
ィジタルAGC回路5で増幅するようにすれば、ディジ
タルAGC回路5のみで増幅する場合に比べてノイズは
大幅に減少し、しかも、アナログAGC回路3のみで増
幅する場合との差も僅かになり、低消費電力化の効果を
考慮すれば、許容できる範囲内にあると言える。As is clear from Table 1, when the digital AGC circuit 5 alone is used for amplification, the noise is almost twice the noise when the analog AGC circuit 3 is used for amplification. Absent. However, the noise in the case of amplification by the hybrid automatic gain control device is analog A when the required amplification factor is less than the threshold value (k ≦ 4).
Since it is amplified only by the GC circuit 3 and not by the digital AGC circuit 5 (q = 1), there is no influence of quantization noise due to amplification, and when k> 4, the digital AGC circuit 5 also amplifies (q> 1). , The effect of quantization noise due to amplification occurs, but in analog AGC circuit 3 to some extent (Table 1
By amplifying up to 4 times) and amplifying the lacking amount by the digital AGC circuit 5, noise is greatly reduced as compared with the case of amplifying only by the digital AGC circuit 5, and the analog The difference from the case of amplifying only by the AGC circuit 3 becomes small, and it can be said that it is within an allowable range in consideration of the effect of reducing power consumption.
【0041】さらに、表1での(i),(ii)の場合に
おけるNの差は0.05dBしかなく、増幅率kを上げ
ても量子化ノイズによる劣化の割合があまり変わらな
い。従って、あるしきい値以上では、ディジタルAGC
回路5で増幅しても問題ないと言える。Furthermore, the difference between N in cases (i) and (ii) in Table 1 is only 0.05 dB, and the rate of deterioration due to quantization noise does not change much even if the amplification factor k is increased. Therefore, above a certain threshold, the digital AGC
It can be said that there is no problem even if it is amplified by the circuit 5.
【0042】以上のように、この実施例は、従来のビデ
オカメラ装置にディジタル処理のAGC回路が設けら
れ、従来アナログ処理のAGC回路に従って行なわれて
いた利得制御動作の一部を、アナログ処理に比べて消費
電力が小さいディジタル処理のAGC回路に行なわせる
ものであり、これにより、ビデオカメラ装置の低消費電
力化が実現できる。As described above, in this embodiment, the conventional video camera device is provided with the digital processing AGC circuit, and part of the gain control operation which is conventionally performed according to the analog processing AGC circuit is converted to the analog processing. This is performed by a digital processing AGC circuit which consumes less power than that of the digital camera. As a result, low power consumption of the video camera device can be realized.
【0043】図6はビデオカメラ装置に用いた本発明に
よる自動利得制御回路の他の実施例を示すブロック図で
あって、5’はディジタルAGC回路、10はクランプ
回路であり、図1に対応する部分には同一符号をつけて
重複する説明を省略する。FIG. 6 is a block diagram showing another embodiment of the automatic gain control circuit according to the present invention used in a video camera device. 5'is a digital AGC circuit, 10 is a clamp circuit, and corresponds to FIG. The same reference numerals are given to the portions to be described, and the duplicated description will be omitted.
【0044】この実施例が図1に示した実施例と異なる
点は、図6に示すように、自動利得制御処理中に黒つぶ
れが生ずるのを防ぐために、黒レベルを示す或るオフセ
ットをセンサ2の出力信号に加えるためのクランプ回路
10を設けた点と、自動利得制御処理後の信号からこの
オフセットによる黒レベルを除くために、ディジタルA
GC回路5’で減算するようにした点である。This embodiment differs from the embodiment shown in FIG. 1 in that, as shown in FIG. 6, a certain offset indicating the black level is detected in order to prevent black underexposure from occurring during the automatic gain control process. In order to remove the black level due to this offset from the signal after the automatic gain control processing, the digital A
This is the point that the GC circuit 5'subtracts.
【0045】図7は図6におけるディジタルAGC回路
5’の一具体例を示すブロック図であって、516は減
算器、517はラッチ回路であり、図2に対応する部分
には同一符号をつけている。FIG. 7 is a block diagram showing a specific example of the digital AGC circuit 5'in FIG. 6, in which 516 is a subtractor, 517 is a latch circuit, and the portions corresponding to those in FIG. ing.
【0046】図7において、このディジタルAGC回路
5’は、図2に示したディジタルAGC回路5に、図6
のクランプ回路10で付加された黒レベルを除去するた
めの減算器516とこの減算器516の出力をラッチパ
ルス75bでラッチするラッチ回路517が付加された
構成をなしている。In FIG. 7, this digital AGC circuit 5'is similar to the digital AGC circuit 5 shown in FIG.
The subtractor 516 for removing the black level added by the clamp circuit 10 and the latch circuit 517 for latching the output of the subtractor 516 with the latch pulse 75b are added.
【0047】いま、黒レベルの値をk(kは0以上の整
数)とすると、減算器516は、図6のA/D変換器4
から供給されるmビットのディジタル信号501から黒
レベルkを減算し、m′(m′は正の整数)ビットのデ
ィジタル信号514を出力する。このディジタル信号5
14がラッチ回路517を介して、図2に示したディジ
タルAGC回路5と同様、乗算器514に供給されるの
であるが、このディジタル信号514はディジタル信号
501と黒レベルkとの差を示す信号であるから、これ
は、また、差信号における符合ビットの信号、つまり、
デイジタル信号501のレベルと黒レベルkトの大小比
較結果を示す制御信号503としてクランプ回路10に
も供給される。Now, assuming that the value of the black level is k (k is an integer equal to or greater than 0), the subtractor 516 operates as the A / D converter 4 of FIG.
The black level k is subtracted from the m-bit digital signal 501 supplied from the above, and an m ′ (m ′ is a positive integer) bit digital signal 514 is output. This digital signal 5
14 is supplied to the multiplier 514 via the latch circuit 517 similarly to the digital AGC circuit 5 shown in FIG. 2. The digital signal 514 is a signal indicating the difference between the digital signal 501 and the black level k. Therefore, this is also the sign bit signal in the difference signal, that is,
It is also supplied to the clamp circuit 10 as a control signal 503 indicating the magnitude comparison result of the level of the digital signal 501 and the black level k.
【0048】マイコン7は、また、センサ2が光学的黒
の区間の画素デ−タを読み出すタイミングを示す制御信
号710を生成し、クランプ回路10に供給する。クラ
ンプ回路10は、マイコン7からのこの制御信号710
の期間、センサ2から出力される電気信号のレベルをデ
ィジタルAGC回路5からの制御信号503に応じて制
御し、減算器516から出力されるディジタル信号50
4の水平周期毎の制御信号710の期間でのレベルが0
になるように調節する。The microcomputer 7 also generates a control signal 710 indicating the timing at which the sensor 2 reads out pixel data in the optical black section and supplies it to the clamp circuit 10. The clamp circuit 10 receives the control signal 710 from the microcomputer 7.
, The level of the electric signal output from the sensor 2 is controlled according to the control signal 503 from the digital AGC circuit 5, and the digital signal 50 output from the subtractor 516 is controlled.
The level is 0 during the period of the control signal 710 every 4 horizontal cycles.
Adjust so that
【0049】ここで、減算器516が乗算器514の前
に設けられているのは、乗算器514でディジタル信号
が増幅される前にこのディジタル信号の基準レベルを0
に設定しないと、信号増幅率が変化したときに黒レベル
が変動してしまい、それを補正する必要が生じるからで
ある。黒レベルの実際の設定は、リミッタ52の入出力
特性を、図3において、x=kとすることによって行な
われる。即ち、リミッタ52は減算器516で減算され
た分kをその入力信号に加算する。Here, the subtractor 516 is provided before the multiplier 514 because the reference level of the digital signal is set to 0 before the digital signal is amplified by the multiplier 514.
If it is not set to, the black level will fluctuate when the signal amplification factor changes, and it will be necessary to correct it. The actual setting of the black level is performed by setting the input / output characteristic of the limiter 52 to x = k in FIG. That is, the limiter 52 adds the component k subtracted by the subtractor 516 to the input signal.
【0050】これら以外の動作については、図2に示し
たディジタルAGC回路5と同様である。The other operation is the same as that of the digital AGC circuit 5 shown in FIG.
【0051】従って、この実施例では、図1に示した実
施例と同様な効果が得られるとともに、上記のクランプ
回路10とディジタルAGC回路5’との作用により、
センサ2の光学的黒区間に相当する映像信号の期間の黒
レベルを調整するとき、図7に示したディジタルAGC
回路5’において、乗算器514による信号増幅をする
前のディジタル信号の基準となるレベルを0に設定する
ため、信号増幅による黒レベルの変動を防ぐことができ
る。Therefore, in this embodiment, the same effect as that of the embodiment shown in FIG. 1 is obtained, and by the operation of the clamp circuit 10 and the digital AGC circuit 5 ',
When adjusting the black level during the period of the video signal corresponding to the optical black section of the sensor 2, the digital AGC shown in FIG.
In the circuit 5 ′, since the reference level of the digital signal before the signal amplification by the multiplier 514 is set to 0, the fluctuation of the black level due to the signal amplification can be prevented.
【0052】図8は自動利得制御装置のさらに他の実施
例を示すブロック図であって、図1に対応する部分には
同一符号をつけている。FIG. 8 is a block diagram showing still another embodiment of the automatic gain control device, in which parts corresponding to those in FIG. 1 are designated by the same reference numerals.
【0053】この実施例は、上記の実施例のようにビデ
オカメラ装置に限定したものでなく、ディジタル処理に
よる信号処理回路の出力信号レベルを一定に保つ任意の
装置に用いることができるものである。その基本動作
は、図1に示した実施例と同様である。This embodiment is not limited to the video camera device as in the above embodiments, but can be used in any device that keeps the output signal level of the signal processing circuit by digital processing constant. .. The basic operation is the same as that of the embodiment shown in FIG.
【0054】即ち、この実施例では、利得制御をアナロ
グ処理とディジタル処理の2つのAGC回路により行な
うため、アナログ処理のAGC回路だけで利得制御する
よりも低消費電力で高利得を得ることができ、さらに、
これらAGC回路の利得の配分をマイコンによって自動
制御するから、量子化ノイズの影響を受けにくい出力信
号を得ることができる。That is, in this embodiment, since the gain control is performed by the two AGC circuits for analog processing and digital processing, it is possible to obtain a high gain with lower power consumption as compared with the case where the gain control is performed only by the analog processing AGC circuit. ,further,
Since the distribution of the gain of these AGC circuits is automatically controlled by the microcomputer, it is possible to obtain an output signal that is not easily affected by the quantization noise.
【0055】なお、以上説明した各実施例では、A/D
変換器4で発生した量子化ノイズがディジタルAGC回
路5で増幅されることによって出力画像が劣化するのを
目立たなくするために、低照度の場合、先ずアナログA
GC回路3の利得を上げ、必要とされる利得がしきい値
以上の場合、その不足分をディジタルAGC回路5の利
得で補なうような制御方法がとられていたが、もし、量
子化ノイズがセンサ2から発生されるセンサノイズより
充分小さければ、量子化ノイズをディジタルAGC回路
5で増幅することによる出力画像の劣化は目立たなくな
るから、アナログAGC回路3とディジタルAGC回路
5の立場を逆転して、低照度では、先ずディジタルAG
C回路5の利得を上げ、必要とされる利得がしきい値以
上の場合、その不足分をアナログAGC回路3の利得で
補なうような制御方法にしても構わない。In each of the embodiments described above, the A / D
In order to make it inconspicuous that the output image is deteriorated by the quantization noise generated in the converter 4 being amplified by the digital AGC circuit 5, the analog A
If the gain of the GC circuit 3 is increased and the required gain is equal to or higher than the threshold value, the control method is used to compensate the shortage with the gain of the digital AGC circuit 5. If the noise is sufficiently smaller than the sensor noise generated from the sensor 2, the deterioration of the output image due to the amplification of the quantization noise by the digital AGC circuit 5 becomes inconspicuous. Therefore, the positions of the analog AGC circuit 3 and the digital AGC circuit 5 are reversed. Then, in low illuminance, digital AG
The control method may be such that the gain of the C circuit 5 is increased, and if the required gain is equal to or higher than the threshold value, the shortage is compensated by the gain of the analog AGC circuit 3.
【0056】[0056]
【発明の効果】以上説明したように、本発明によれば、
アナログ信号を増幅する第1の可変利得増幅回路の最大
利得を小さくできるので、該第1の可変利得増幅回路の
回路規模を小さくでき、このため、その消費電力を少な
く抑えることができるし、また、ディジタル信号を増幅
する第2の可変利得増幅回路の最大利得も小さくできる
から、これに発生する量子化ノイズも少なく抑えること
ができる。この結果、該第2の可変利得増幅回路の消費
電力は低いから、低照度の撮影のように高利得を必要と
する場合でも、即ち、第1,第2の可変利得増幅回路の
利得を充分大きくする必要がある場合でも、低消費電力
で自動利得制御が可能となるし、発生する量子化ノイズ
も少ない。As described above, according to the present invention,
Since the maximum gain of the first variable gain amplifying circuit that amplifies the analog signal can be reduced, the circuit scale of the first variable gain amplifying circuit can be reduced, so that the power consumption thereof can be suppressed to a low level. Since the maximum gain of the second variable gain amplifier circuit that amplifies the digital signal can also be reduced, the quantization noise generated therein can be suppressed to a small level. As a result, since the power consumption of the second variable gain amplifier circuit is low, even when high gain is required as in shooting with low illuminance, that is, the gain of the first and second variable gain amplifier circuits is sufficient. Even if it is necessary to increase the size, automatic gain control can be performed with low power consumption and less quantization noise is generated.
【図1】ビデオカメラ装置に用いた本発明による自動利
得制御装置の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an automatic gain control device according to the present invention used in a video camera device.
【図2】図1におけるディジタルAGC回路の一具体例
を示すブロック図である。FIG. 2 is a block diagram showing a specific example of a digital AGC circuit in FIG.
【図3】図2に示したディジタルAGC回路におけるリ
ミッタの入出力特性を示す図である。3 is a diagram showing input / output characteristics of a limiter in the digital AGC circuit shown in FIG.
【図4】図1に示した実施例における照度/AGC利得
特性を示す特性図である。FIG. 4 is a characteristic diagram showing illuminance / AGC gain characteristics in the embodiment shown in FIG.
【図5】図1に示した実施例の動作を示すフローチャー
トである。5 is a flowchart showing the operation of the embodiment shown in FIG.
【図6】ビデオカメラ装置に用いた本発明による自動利
得制御装置の他の実施例を示すブロック図である。FIG. 6 is a block diagram showing another embodiment of the automatic gain control device according to the present invention used in a video camera device.
【図7】図6におけるディジタルAGC回路の一具体例
を示すブロック図である。7 is a block diagram showing a specific example of a digital AGC circuit in FIG.
【図8】本発明による自動利得制御装置のさらに他の実
施例を示すブロック図である。FIG. 8 is a block diagram showing still another embodiment of the automatic gain control device according to the present invention.
1 アイリス 2 センサ 3 アナログAGC回路 4 A/D変換器 5 ディジタルAGC回路 6 信号処理回路 7 マイコン 8 駆動回路 9 レベル検出回路 10 クランプ回路 1 Iris 2 Sensor 3 Analog AGC circuit 4 A / D converter 5 Digital AGC circuit 6 Signal processing circuit 7 Microcomputer 8 Drive circuit 9 Level detection circuit 10 Clamp circuit
Claims (4)
御信号に応じた利得で該入力信号を増幅する第1の可変
利得増幅回路と、 該第1の可変利得増幅回路の出力信号をディジタル信号
に変換するアナログ−ディジタル変換器と、 第2の制御信号に応じた利得で該アナログ−ディジタル
変換器から出力される該ディジタル信号を増幅する第2
の可変利得増幅回路と、 該第2の可変利得増幅回路の出力ディジタル信号を処理
する信号処理回路と、 該信号処理回路の出力信号のレベルを検出するレベル検
出回路と、 該レベル検出回路による検出値が予め設定された基準値
に等しくなるように、該第1,第2の可変利得増幅回路
の利得とを設定する該第1,第2の制御信号を発生する
制御回路とを具備したことを特徴とする自動利得制御装
置。1. A first variable gain amplifier circuit which uses an input signal as an analog signal and amplifies the input signal with a gain according to a first control signal, and a digital output signal of the first variable gain amplifier circuit. An analog-digital converter for converting the signal into a signal, and a second for amplifying the digital signal output from the analog-digital converter with a gain according to the second control signal
Variable gain amplifier circuit, a signal processing circuit that processes the output digital signal of the second variable gain amplifier circuit, a level detection circuit that detects the level of the output signal of the signal processing circuit, and a detection by the level detection circuit And a control circuit for generating the first and second control signals for setting the gains of the first and second variable gain amplifier circuits so that the value becomes equal to a preset reference value. Automatic gain control device characterized by.
に等しくなるようにするために必要な利得が第1のしき
い値より小さいとき、前記第1,第2の可変利得増幅回
路のいずれか一方の利得を調整して、他方の利得を最低
値に固定し、 前記レベル検出回路による前記検出値が前記基準値と常
に等しくなるようにするために必要な利得が第1のしき
い値より大きいとき、前記第1,第2の可変利得増幅回
路の一方の利得が第1のしきい値と等しくなるように前
記第1,第2の制御信号の一方を固定し、不足している
利得を前記第1,第2の可変利得増幅回路の他方の利得
で補なうように前記第1,第1の制御信号を調整するこ
とを特徴とする自動利得制御装置。2. The control circuit according to claim 1, wherein the gain required to keep the detected value by the level detection circuit equal to the reference value is smaller than a first threshold value. The gain of one of the first and second variable gain amplifier circuits is adjusted to fix the other gain to the minimum value so that the detected value by the level detection circuit is always equal to the reference value. When the gain required for the operation is larger than the first threshold value, one of the first and second variable gain amplifier circuits has the first and second gain values equal to the first threshold value. One of the control signals is fixed, and the first and first control signals are adjusted so that the lacking gain is compensated by the other gain of the first and second variable gain amplifier circuits. Characteristic automatic gain control device.
出力するセンサを備えたビデオカメラ装置における請求
項1記載の自動利得制御装置において、 該センサの出力電気信号を前記第1の可変利得増幅回路
の入力信号とし、 前記信号処理手段は前記第2の可変利得増幅回路の出力
信号から輝度信号と色信号を生成し、 前記レベル検出回路は予め設定された一定領域における
該輝度信号のレベルを検出し、 前記制御回路は、前記レベル検出回路による前記検出値
が前記基準値が等しくなるように、前記第1,第2の可
変利得増幅回路の利得を調整するための前記第1,第2
の制御信号を発生することを特徴とする自動利得制御装
置。3. The automatic gain control device according to claim 1, which is a video camera device provided with a sensor for converting optical information into an analog electric signal and outputting the analog electric signal, wherein the electric signal output from the sensor is the first variable gain. As an input signal of an amplifier circuit, the signal processing means generates a luminance signal and a color signal from an output signal of the second variable gain amplifier circuit, and the level detection circuit has a level of the luminance signal in a predetermined constant area. And the control circuit adjusts the gains of the first and second variable gain amplification circuits so that the reference value is equal to the detection value of the level detection circuit. Two
And an automatic gain control device for generating the control signal.
増幅回路は、 アナログ−ディジタル変換器からの前記ディジタル信号
から黒レベルを減算する減算器を備えたことを特徴とす
る自動利得制御装置。4. The automatic gain control device according to claim 3, wherein the second variable gain amplifier circuit includes a subtractor for subtracting a black level from the digital signal from the analog-digital converter. ..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137073A JPH05336436A (en) | 1992-05-28 | 1992-05-28 | Automatic gain control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137073A JPH05336436A (en) | 1992-05-28 | 1992-05-28 | Automatic gain control device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001109961A Division JP3566666B2 (en) | 2001-04-09 | 2001-04-09 | Video camera equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05336436A true JPH05336436A (en) | 1993-12-17 |
Family
ID=15190272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137073A Pending JPH05336436A (en) | 1992-05-28 | 1992-05-28 | Automatic gain control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05336436A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036358A (en) * | 1999-06-15 | 2001-02-09 | Analog Devices Inc <Adi> | Variable gain amplification system |
| JP2003195384A (en) * | 2001-12-26 | 2003-07-09 | Nikon Corp | Electronic camera |
| US7218353B2 (en) | 2001-12-26 | 2007-05-15 | Nikon Corporation | Electronic camera that selectively performs different exposure calculation routines |
| JP2013055503A (en) * | 2011-09-05 | 2013-03-21 | Onkyo Corp | Volume control device |
-
1992
- 1992-05-28 JP JP4137073A patent/JPH05336436A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036358A (en) * | 1999-06-15 | 2001-02-09 | Analog Devices Inc <Adi> | Variable gain amplification system |
| JP2011130501A (en) * | 1999-06-15 | 2011-06-30 | Analog Devices Inc <Adi> | Variable gain amplification system |
| JP2013110769A (en) * | 1999-06-15 | 2013-06-06 | Analog Devices Inc <Adi> | Variable gain amplifier system |
| JP2003195384A (en) * | 2001-12-26 | 2003-07-09 | Nikon Corp | Electronic camera |
| US7218353B2 (en) | 2001-12-26 | 2007-05-15 | Nikon Corporation | Electronic camera that selectively performs different exposure calculation routines |
| US8164684B2 (en) | 2001-12-26 | 2012-04-24 | Nikon Corporation | Electronic camera with adjustable exposure sensitivity |
| JP2013055503A (en) * | 2011-09-05 | 2013-03-21 | Onkyo Corp | Volume control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7920181B2 (en) | Semiconductor integrated apparatus and black level correction method for image sensor | |
| JP3730419B2 (en) | Video signal processing device | |
| KR100396203B1 (en) | Exposure apparatus and method, video camera having the exposure apparatus | |
| JP2512562B2 (en) | Gradation correction device | |
| US6996271B2 (en) | Apparatus and method for image processing and storage medium for the same | |
| JP3264698B2 (en) | Imaging device | |
| JP4218357B2 (en) | Digital clamp circuit and digital clamp processing method | |
| JPH10248024A (en) | Image luminance signal gradation correction device | |
| JPH08265605A (en) | Imaging device | |
| EP0971534A2 (en) | Automatic level control unit of camera | |
| JP2005244559A (en) | Image signal processor | |
| JPH05336436A (en) | Automatic gain control device | |
| KR100365847B1 (en) | Black level detecting circuit of video signal | |
| JP3566666B2 (en) | Video camera equipment | |
| JP2000324363A (en) | Gradation correction device | |
| JP2935389B2 (en) | Video signal processing device and nonlinear signal processing device | |
| JP3072043B2 (en) | Imaging device | |
| JP2004236363A (en) | Automatic gain control device | |
| JPH04340875A (en) | Image pickup device | |
| JPH04247777A (en) | Sensitivity increasing circuit for video camera | |
| JP3186083B2 (en) | Exposure control device for video camera | |
| JP3318948B2 (en) | Video camera | |
| KR100322757B1 (en) | Circuit for controlling auto iris lens and compensating back light of CCD camera | |
| JPS58127469A (en) | Automatic contrast compensating circuit | |
| JPH0514805A (en) | Image pickup device |