JPH0533823B2 - - Google Patents

Info

Publication number
JPH0533823B2
JPH0533823B2 JP63083802A JP8380288A JPH0533823B2 JP H0533823 B2 JPH0533823 B2 JP H0533823B2 JP 63083802 A JP63083802 A JP 63083802A JP 8380288 A JP8380288 A JP 8380288A JP H0533823 B2 JPH0533823 B2 JP H0533823B2
Authority
JP
Japan
Prior art keywords
layer
electrode pad
bonding
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63083802A
Other languages
English (en)
Other versions
JPH01255234A (ja
Inventor
Takashi Shibata
Osamu Usuda
Isamu Wada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP63083802A priority Critical patent/JPH01255234A/ja
Publication of JPH01255234A publication Critical patent/JPH01255234A/ja
Publication of JPH0533823B2 publication Critical patent/JPH0533823B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置、特に銅系のワイヤをボ
ンデイングワイヤとして用いる半導体装置の電極
の改良に関する。
（従来の技術） トランジスタ、ダイオード等の個別半導体装置
は、チツプ上の半導体素子をリードフレーム上に
ダイボンデイングし、かつチツプ上の電極パツド
に対して金属ワイヤをボンデイングすることによ
り配線される。
第２図ａはワイヤボンデイングが行われる前の
従来の半導体装置の断面図である。リードフレー
ム１０上に半導体素子（チツプ）１１が接合され
ている。上記素子１１には絶縁膜１２が形成され
ており、この絶縁膜１２の開口部にはアルミニウ
ム層による電極パツド１３が形成されている。さ
らにこの電極パツド１３の周辺上にはリン・ケイ
酸ガラス膜（PSG膜）からなるパツシベーシヨ
ン膜１４が形成されている。このような電極パツ
ド１３上に第２図ｂに示すように例えば銅ワイヤ
１５がボンデイングされる。
ところで、従来装置では電極パツド１３がアル
ミニウムによる層のみで構成されている。このた
め、ワイヤボンデイング時の圧力により、パツド
１３が変形し、銅ワイヤが直接、素子１１に接合
される恐れがある。このような場合には、接合部
における電気的特性の劣化、長時間の使用による
電気的特性の変動、等の致命的な不良が生じる。
さらに、ワイヤボンデイング時に位置ずれが生
じ、銅ワイヤ１５がパツシベーシヨン膜１４に乗
つた状態でボンデイングが行われると、銅ワイヤ
１５が硬いためにパツシベーシヨン膜１４が破壊
されやすく、半導体素子１１自体にダメージが発
生してしまう。これは、パツシベーシヨン膜１４
を構成するリン・ケイ酸ガラス膜と半導体素子１
１を構成するシリコンとの線膨脹係数が異なつて
いるためであり、このような構成では、熱サイク
ルを繰返すことにより、半導体素子１１自体にダ
メージやクラツクが発生するという欠点がある。
（発明が解決しようとする課題） 従来の半導体装置の電極パツドの構成ではワイ
ヤボンデイング時の圧力により、電極パツドが変
形して銅ワイヤが直接、半導体素子に接合される
恐れがある。これにより、接合部における電気的
特性の劣化、長時間の使用による電気的特性の変
動、等の致命的な不良が生じる欠点がある。ま
た、ワイヤボンデイング時の位置ずれにより、銅
ワイヤがパツシベーシヨン膜に乗つた状態でボン
デイングが行われると、従来のパツシベーシヨン
膜では、銅ワイヤによる破損が生じやすく、半導
体素子自体にもダメージを与えやすい。従つて、
熱サイクルを繰返すことにより、半導体素子自体
にダメージやクラツクが発生するという欠点があ
る。
この発明は上記事情を考慮してなされたもの
で、その目的は、ワイヤボンデイング時に半導体
素子にダメージを与えない半導体装置を提供する
ことにある。
［発明の構成］ （課題を解決するための手段） この発明の半導体装置は、半導体素子と、この
半導体素子上に電極パツドとして形成されるアル
ミニウム層もしくはアルミニウム合金層の層間に
ボンデイング時の衝撃を止めるために介在する
0.1〜1μｍの厚さを有するバナジウム層もしくは
バナジウム合金層あるいはチタン層もしくはチタ
ン合金層と、上記電極パツド上に形成され、線膨
脹係数が上記素子を構成する部材とほぼ等しい部
材で構成されたパツシベーシヨン膜とから構成さ
れる。
（作用） 半導体素子の電極を３層構造にすることによ
り、ワイヤボンデイング時において、３層目は銅
ワイヤとの接合層、２層目は銅ワイヤ接合時のダ
メージ防止層、１層目は歪み緩和層として作用す
る。さらに、線膨脹係数を考慮したパツシベーシ
ヨン膜は、ワイヤボンデイング時の位置ずれに対
する半導体素子へのダメージ防止を図つている。
（実施例） 以下、図面を参照してこの発明を実施例により
説明する。
第１図ａはこの発明の半導体装置の断面図であ
り、ワイヤボンデイングが行われる前のものであ
る。リードフレーム１上に半導体素子（チツプ）
２が接合されている。上記素子２には絶縁膜３が
形成されており、この絶縁膜３の開口部には第１
層目がアルミニウム層４、第２層目がバナジウム
層５、第３層目がアルミニウム層６で構成された
電極パツド７が形成されている。さらにこの電極
パツド７の周辺上にはシリコン窒化膜からなるパ
ツシベーシヨン膜８が形成されている。
上記３層構造の電極パツド７は蒸着法により形
成し、厚さはそれぞれ、アルミニウム層４は0.3
〜2.0μｍ程度、バナジウム層５は0.1〜1μｍ程度、
そして、アルミニウム層６は0.5〜3.5μｍ程度に
形成する。一方、アルミニウム層６上のパツシベ
ーシヨン膜８（シリコン窒化膜）はプラズマ
CVD（化学気相成長）法により、厚さ0.5〜1.6μｍ
程度に形成する。このような工程後、半導体素子
ごとにカツトした後、リードフレーム１に接合す
る。
次に、上記電極パツド７上に第１図ｂに示すよ
うに例えば銅ワイヤ９がボンデイングされる。こ
の工程では、上記リードフレーム１を200〜450℃
に加熱し、銅ワイヤ９が熱圧着もしくは超音波振
動により、電極パツド７と接合される。このと
き、図示のように最上層のアルミニウム層６は変
形するが、バナジウム層５はほとんど変形しな
い。しかも、バナジウム層５下にはアルミニウム
層３が一定厚さを維持しているので、接合時のダ
メージが緩和できる。また、ワイヤボンデイング
時に位置ずれを起こしても、パツシベーシヨン膜
８はシリコン窒化膜により形成され、線膨脹係数
がシリコンとほぼ同一であるので、耐熱、耐衝撃
性が従来のものより向上している。従つて、半導
体素子２に与えるダメージは大幅に減少される。
上記発明の半導体装置を従来のものと比較した
テスト結果を述べる。同一条件で高温及び低温に
対する熱サイクルテストを行つた結果、従来の半
導体装置では200回で約20％が不良となり、さら
に400回では約40％が不良となつたのに対し、こ
の発明の半導体装置では400回でも不良が発生し
なかつた。一方、電極パツド７と銅ワイヤ９を接
合する際、ワイヤのボンデイング位置を正常位置
から50％ずらして接合した結果、従来の半導体装
置では20〜50％の電気的不良が発生したが、この
発明の半導体装置の不良発生率は0.1％以下であ
つた。さらに、高温高湿放置1000時間での電気的
特性不良発生率を比較した結果、従来の半導体装
置では70％程度であるのに対し、この発明の半導
体装置では0.2％以下であつた。
このように電極パツド７の構成をアルミニウム
層４、バナジウム層５、アルミニウム層６の３層
構造にすることによつて、銅ワイヤ９接合時の半
導体素子へのダメージの影響が大幅に減少する。
しかも、電気抵抗は従来のものと比べてほとんど
変わらない。また、パツシベーシヨン膜８を形成
するシリコン窒化膜は銅ワイヤ９のダメージ防止
だけでなく、アルカリイオン等の外部汚染防止に
も効果があるという利点がある。
なお、この発明は上記実施例に限定されるもの
ではなく種々の変形が可能であることはいうまで
もない。上記実施例ではアルミニウム層の間に形
成する金属層としてバナジウムを用いたが、この
金属層はアルミニウムより硬く、しかも電気抵抗
に影響のないものであればよく、例えばバナジウ
ム合金、チタンもしくはチタン合金を用いてもよ
い。また、パツシベーシヨン膜８もシリコン窒化
膜に限定されるものではなく、例えば、炭化ケイ
素や炭化ジルコニウムにより形成してもよい。
［発明の効果］ 以上詳述したようにこの発明によれば、ワイヤ
ボンデイングによるダメージが少ない半導体装置
が提供できる。
【図面の簡単な説明】
第１図ａ及びｂはこの発明にかかる半導体装置
の断面図、第２図ａ及びｂは従来の半導体装置の
断面図である。 １…リードフレーム、２…半導体素子、３…シ
リコン酸化膜、４，６…アルミニウム層、５…バ
ナジウム層、７…電極パツド、８…パツシベーシ
ヨン膜、９…銅ワイヤ。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体素子と、 上記半導体素子上に電極パツドとして形成され
    るアルミニウム層もしくはアルミニウム合金層の
    層間にボンデイング時の衝撃を止めるために介在
    する0.1〜1μｍの厚さを有するバナジウム層もし
    くはバナジウム合金層あるいはチタン層もしくは
    チタン合金層と、 上記電極パツド上に形成され、線膨脹係数が上
    記素子を構成する部材とほぼ等しい部材で構成さ
    れたパツシベーシヨン膜と を具備したことを特徴とする半導体装置。
JP63083802A 1988-04-05 1988-04-05 半導体装置 Granted JPH01255234A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63083802A JPH01255234A (ja) 1988-04-05 1988-04-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63083802A JPH01255234A (ja) 1988-04-05 1988-04-05 半導体装置

Publications (2)

Publication Number Publication Date
JPH01255234A JPH01255234A (ja) 1989-10-12
JPH0533823B2 true JPH0533823B2 (ja) 1993-05-20

Family

ID=13812792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63083802A Granted JPH01255234A (ja) 1988-04-05 1988-04-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH01255234A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790757B1 (en) * 1999-12-20 2004-09-14 Agere Systems Inc. Wire bonding method for copper interconnects in semiconductor devices
DE102006044691B4 (de) 2006-09-22 2012-06-21 Infineon Technologies Ag Verfahren zum Herstellen einer Anschlussleitstruktur eines Bauelements
JP2010258286A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5978587B2 (ja) * 2011-10-13 2016-08-24 日立化成株式会社 半導体パッケージ及びその製造方法
JP2014021065A (ja) * 2012-07-23 2014-02-03 Denso Corp 物理量センサ

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58212169A (ja) * 1982-06-04 1983-12-09 Toshiba Corp 三層電極構造を有する半導体装置

Also Published As

Publication number Publication date
JPH01255234A (ja) 1989-10-12

Similar Documents

Publication Publication Date Title
JPH0482183B2 (ja)
JPS6138612B2 (ja)
JPH0332912B2 (ja)
JPH01255234A (ja) 半導体装置
KR930002280B1 (ko) 반도체 회로소자 접촉 시스템
JPS59117250A (ja) 半導体装置
JPH02271561A (ja) 樹脂封止型半導体装置
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JPH03235360A (ja) 樹脂封止型半導体装置
JPS615561A (ja) 半導体装置
JPH0546978B2 (ja)
US4148056A (en) Glass-encapsulated semiconductor device containing cylindrical stack of semiconductor pellets
JPS63252457A (ja) 半導体整流素子
JP3049410B2 (ja) 半導体パッケージ
JPS5949687B2 (ja) 半導体装置
JP2531445B2 (ja) ガラス封止型ｉｃパッケ―ジ
JPH01143237A (ja) 半導体装置
JPH0511661B2 (ja)
JPH04278548A (ja) 樹脂封止型半導体装置
JPH01133337A (ja) 樹脂封止型半導体装置
JPS6345846A (ja) セラミツク接合用リ−ドフレ−ムおよびこれを用いてセラミツクタイプ半導体装置を製造する方法
JPH02285649A (ja) 半導体装置
JPS6269541A (ja) Ｉｃ用リ−ドフレ−ム
JPS5982737A (ja) 半導体装置の電極部構造およびその製造方法
JPS63311731A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees