JPS63311731A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63311731A
JPS63311731A JP62147650A JP14765087A JPS63311731A JP S63311731 A JPS63311731 A JP S63311731A JP 62147650 A JP62147650 A JP 62147650A JP 14765087 A JP14765087 A JP 14765087A JP S63311731 A JPS63311731 A JP S63311731A
Authority
JP
Japan
Prior art keywords
bonding
films
wires
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62147650A
Other languages
English (en)
Inventor
Shigeru Koshimaru
越丸　茂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62147650A priority Critical patent/JPS63311731A/ja
Publication of JPS63311731A publication Critical patent/JPS63311731A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にダイシング用に形成さ
れるスクライブ線構造を有する半導体装置に関する。
〔従来の技術〕
従来、この踵の半導体装置は、ウェーハ状態からチップ
状態にするときダイヤモンドカッター等で個々のチップ
に分離するためのシリコン基板がむき出しになったスク
ライブ線を有している。このシリコン基板をむき出しに
しｔいるのは、ダイシングする際にスクライブ線上に酸
化膜や金属が形成されていると、切断線が乱れたり、あ
るいはカッターの歯が汚れたりするからである。
第４図はかかる従来の半導体装置の組立断面図である。
第４図に示すようにこの半導体装置はシリコン基板１７
上にボンディングパッド１３が被着されており、まなこ
のパッド１３とスクライブ線１１を除く基板１７の表面
領域には表面保護膜１８が被覆されている。かかる半導
体装置をアイランド（島状領域）１６上に固着し、しか
る後パッド１３とリード側電極１５とをボンディングワ
イヤ１４によりボンディング接続している。これにより
シリコン基板１７上に形成された半導体素子（図示省略
）はリードに電気的に接続される。
〔発明が解決しようとする問題点〕
上述した従来の半導体装置はシリコン基板がむき出しに
なったスクライブ２２　Ｍ　’Ａｉとなっているので、
ボンディング接続など半導体装置の組立の際にボンデイ
ングライヤ部分が、第４図に示すコーナ一部分す部のよ
うに、チップ分離用に形成されたスクライブ線に接触し
、いわゆるエツジタッチ不良を発生し易いという欠点が
ある。
本発明の目的は、かかるボンディング接続におけるボン
ディング線のエツジタッチ不良を解消するような半導体
装置を提供することにある。
〔問題点を解決するための手段〕
本発明の半導体装置は、チップ分離用に設けられたスク
ライブ線上の一部に各チップのボンディングパッドに対
応して絶縁、膜を形成するように構成される。
〔実施例〕
次に、本発明の一実施例について図面を参照して説明す
る。
第１図は本発明の一実施例を説明するための半導体装Ｂ
ｉｔの平面図である。この半導体装置はチップに分■す
る萌の状態を示している。
第１図に示すように、スクライブ線１はシリコン基板が
むき出しになった領域であり、そのスクライブ線領域１
内に絶縁膜２が形成されている。
この絶縁膜２を形成する個所にはチップ領域の各外周部
に形成されるボンディング用パッド３に対応して被覆さ
れる。
第２図は本発明の半導体装置を組立した際の平面図であ
る。
第２図に示すように、各チップに分離された半導体装置
をアイランド（島状領域）６上にマウント固着し、しか
る後、半導体装置のパラ１〈３とリードフレームのボン
ディング電極部５とを組立ボンディングワイヤ４により
ボンディング接続した状態である。このときチップの周
囲に残っているスクライブ線領域１内のパッド３の対応
個所には絶縁膜２が形成されているのでポンティングワ
イヤ４は必ず絶縁膜２の上方に配線される。
第３図は」二連した第２図におけるＡ−Ａ’線の縦断面
図である。
第３図に示すようにシリコン基板上上にボンディングパ
ッド３と絶縁膜２および表面保護膜８を形成された半導
体装置がアイランドＧ上にマウン１−　’され、ボンデ
ィングワイヤ１１によりパッド３とリード側電極５とを
接続している。かがる半導体装置において、ボンデイン
クワイヤ４は絶縁膜２があるのでシリコン基板７とショ
ー）・することはない。
〔発明の効果〕
以上説明したように、本発明は複数個の半導体′ｉＡ置
を形成したウェーハ上のスクライブ線の一部に絶縁成金
形成することにより、ボンディング接続などの半導体装
置の組立時におけるワイヤのエツジタッチ不良を皆無に
することができる効果がある。
図面の簡りｉな説明 第１図は本発明の一実施例を説明するための半導体装置
の平面図、第２図は本発明による半導体装１１′げにボ
ンディング接続を行った状態のＪ１面図、第３図は第２
Ｕ′Ａに示す、ｌ−Ａ′線線断断面図第４図は従来の一
例を説明するための半導体装置の組立断面図である。
１゛・・・スクライブ線領域、２・・・絶縁膜、３・・
ポンディグパッド、４・・・ボンデインクワイヤ、５　
・リード側電極、６・・・アイランド、７・・・シリコ
ン１占板、８・・・ｋ面保護膜。
代理人　升埋士　内　原　　昔　゛ （・

Claims (1)

    【特許請求の範囲】
  1. シリコン基板上に半導体素子を形成した半導体装置にお
    いて、チップ分離用に設けられた境界線上の一部に各チ
    ップのボンディングパッドに対応して絶縁膜を形成した
    ことを特徴とする半導体装置。
JP62147650A 1987-06-12 1987-06-12 半導体装置 Pending JPS63311731A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62147650A JPS63311731A (ja) 1987-06-12 1987-06-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62147650A JPS63311731A (ja) 1987-06-12 1987-06-12 半導体装置

Publications (1)

Publication Number Publication Date
JPS63311731A true JPS63311731A (ja) 1988-12-20

Family

ID=15435147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62147650A Pending JPS63311731A (ja) 1987-06-12 1987-06-12 半導体装置

Country Status (1)

Country Link
JP (1) JPS63311731A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512395B1 (ko) * 2000-07-31 2005-09-07 엔이씨 일렉트로닉스 가부시키가이샤 반도체 웨이퍼, 반도체 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512395B1 (ko) * 2000-07-31 2005-09-07 엔이씨 일렉트로닉스 가부시키가이샤 반도체 웨이퍼, 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JPH08116016A (ja) リードフレーム及び半導体装置
JP4422380B2 (ja) 半導体装置の製造方法
JPS6156608B2 (ja)
JPS62112348A (ja) 半導体装置の製造方法
JP2567870B2 (ja) 半導体記憶装置
JP2885786B1 (ja) 半導体装置の製法および半導体装置
JP2680974B2 (ja) 半導体装置
KR100752884B1 (ko) 칩·온·칩 구조의 반도체장치
JP2539763B2 (ja) 半導体装置の実装方法
JP2674169B2 (ja) 半導体集積回路装置
JP2704085B2 (ja) 半導体装置
JPH01179434A (ja) 半導体集積回路装置
JPS617638A (ja) 半導体装置
JPH01257361A (ja) 樹脂封止型半導体装置
JP2680969B2 (ja) 半導体記憶装置
JPS6158248A (ja) 薄型半導体装置
JPS62219541A (ja) 半導体装置
JPH03116744A (ja) 半導体装置
JP2002373909A (ja) 半導体回路装置及びその製造方法
JPH079907B2 (ja) 半導体装置
JP2596246B2 (ja) 半導体集積回路装置
JP2963952B2 (ja) 半導体装置
JP2753363B2 (ja) 半導体装置
JPS60242643A (ja) 電子部品の配線
JP2968769B2 (ja) 樹脂封止型半導体装置