JPH05342148A - バス調停システム - Google Patents
バス調停システムInfo
- Publication number
- JPH05342148A JPH05342148A JP15246492A JP15246492A JPH05342148A JP H05342148 A JPH05342148 A JP H05342148A JP 15246492 A JP15246492 A JP 15246492A JP 15246492 A JP15246492 A JP 15246492A JP H05342148 A JPH05342148 A JP H05342148A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transmission
- priority
- bit
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 バスを介して内部の通信を行うようにした装
置におけるバス調停システムに関し、スレーブ装置の着
脱に影響されず、優先度に応じたアクセス権を割当可能
にし、さらに、信号線が送信バスおよび受信バスの２本
の信号線でのみ構成され、特別なバス調停制御信号線を
必要としないバス調停システムを提供することを目的と
する。 【構成】 各スレーブ装置Ｓ０〜Ｓｎからマスタ装置Ｍ
へ送信フレームを送信する送信バスＢ１と、各スレーブ
装置Ｓ０〜Ｓｎがマスタ装置Ｍから前記順序で受信フレ
ームを受信する受信バスＢ２、Ｂ３を備え、送信要求の
あるスレーブ装置は、送信バスＢ１上の送信フレームの
優先度ビットを検出し、その優先度よりも自らの要求す
る優先度が高いときには送信フレームの優先度ビットと
識別ビットを、自らの優先度と識別情報で書換え、マス
タ装置Ｍは、受信した送信フレームに含まれる識別ビッ
トに対応するスレーブ装置に、指名ビットによって送信
許可を与えることを特徴とする。
置におけるバス調停システムに関し、スレーブ装置の着
脱に影響されず、優先度に応じたアクセス権を割当可能
にし、さらに、信号線が送信バスおよび受信バスの２本
の信号線でのみ構成され、特別なバス調停制御信号線を
必要としないバス調停システムを提供することを目的と
する。 【構成】 各スレーブ装置Ｓ０〜Ｓｎからマスタ装置Ｍ
へ送信フレームを送信する送信バスＢ１と、各スレーブ
装置Ｓ０〜Ｓｎがマスタ装置Ｍから前記順序で受信フレ
ームを受信する受信バスＢ２、Ｂ３を備え、送信要求の
あるスレーブ装置は、送信バスＢ１上の送信フレームの
優先度ビットを検出し、その優先度よりも自らの要求す
る優先度が高いときには送信フレームの優先度ビットと
識別ビットを、自らの優先度と識別情報で書換え、マス
タ装置Ｍは、受信した送信フレームに含まれる識別ビッ
トに対応するスレーブ装置に、指名ビットによって送信
許可を与えることを特徴とする。
Description
【０００１】
【産業上の利用分野】この発明は、バスを介して内部の
通信を行うようにした装置におけるバス調停システムに
関する。
通信を行うようにした装置におけるバス調停システムに
関する。
【０００２】
【従来の技術】従来、内部にマスタ装置とスレーブ装置
を有し互いにバスを介して通信する装置においては、、
マスタ装置から、データバス、アドレスバス、及びバス
調停制御信号線がそれぞれスレーブ装置に接続されてい
る。
を有し互いにバスを介して通信する装置においては、、
マスタ装置から、データバス、アドレスバス、及びバス
調停制御信号線がそれぞれスレーブ装置に接続されてい
る。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような装置において、図６に示すような並列方式の
バス調停を採用した場合には、バス・アービタ（調停装
置）のバス調停制御信号線がスレーブ装置数だけ必要で
あり、また、直列方式のバス調停を採用した場合には、
中継のスレーブ装置が離脱すると装置全体が機能しない
という問題がある。
このような装置において、図６に示すような並列方式の
バス調停を採用した場合には、バス・アービタ（調停装
置）のバス調停制御信号線がスレーブ装置数だけ必要で
あり、また、直列方式のバス調停を採用した場合には、
中継のスレーブ装置が離脱すると装置全体が機能しない
という問題がある。
【０００４】この発明はこのような事情を考慮してなさ
れたもので、送信・受信バス上でパッシブに情報の分岐
・挿入を行うことにより、スレーブ装置の着脱に影響さ
れず、優先度に応じたアクセス権を割当可能にし、さら
に、信号線が送信バスおよび受信バスの２本の信号線で
のみ構成され、特別なバス調停制御信号線を必要としな
いバス調停システムを提供するものである。
れたもので、送信・受信バス上でパッシブに情報の分岐
・挿入を行うことにより、スレーブ装置の着脱に影響さ
れず、優先度に応じたアクセス権を割当可能にし、さら
に、信号線が送信バスおよび受信バスの２本の信号線で
のみ構成され、特別なバス調停制御信号線を必要としな
いバス調停システムを提供するものである。
【０００５】
【課題を解決するための手段】この発明は、マスタ装置
Ｍと複数のスレーブ装置Ｓ０〜Ｓｎとを備えた装置のバ
ス調停システムにおいて、各スレーブ装置Ｓ０〜Ｓｎか
らマスタ装置Ｍへ送信フレームを送信する送信バスＢ１
と、各スレーブ装置Ｓ０〜Ｓｎがマスタ装置Ｍから前記
順序で受信フレームを受信する受信バスＢ２、Ｂ３を備
え、送信フレームが、優先度を表わす優先度ビットＹと
スレーブ装置Ｓ０〜Ｓｎの識別情報を表わす識別ビット
Ｚを有すると共に、受信フレームが、特定のスレーブ装
置を指名するための指名ビットを有し、かつ、送信要求
のあるスレーブ装置は、送信バスＢ１上の送信フレーム
の優先度ビットを検出し、その優先度よりも自らの要求
する優先度が高いときには送信フレームの優先度ビット
と識別ビットを、自らの優先度と識別情報で書換え、マ
スタ装置Ｍは、受信した送信フレームに含まれる識別ビ
ットに対応するスレーブ装置に、指名ビットによって送
信許可を与えることを特徴とするバス調停システムを提
供するものである。
Ｍと複数のスレーブ装置Ｓ０〜Ｓｎとを備えた装置のバ
ス調停システムにおいて、各スレーブ装置Ｓ０〜Ｓｎか
らマスタ装置Ｍへ送信フレームを送信する送信バスＢ１
と、各スレーブ装置Ｓ０〜Ｓｎがマスタ装置Ｍから前記
順序で受信フレームを受信する受信バスＢ２、Ｂ３を備
え、送信フレームが、優先度を表わす優先度ビットＹと
スレーブ装置Ｓ０〜Ｓｎの識別情報を表わす識別ビット
Ｚを有すると共に、受信フレームが、特定のスレーブ装
置を指名するための指名ビットを有し、かつ、送信要求
のあるスレーブ装置は、送信バスＢ１上の送信フレーム
の優先度ビットを検出し、その優先度よりも自らの要求
する優先度が高いときには送信フレームの優先度ビット
と識別ビットを、自らの優先度と識別情報で書換え、マ
スタ装置Ｍは、受信した送信フレームに含まれる識別ビ
ットに対応するスレーブ装置に、指名ビットによって送
信許可を与えることを特徴とするバス調停システムを提
供するものである。
【０００６】さらに、受信バスＢ２、Ｂ３が、マスタ装
置Ｍを始点として各スレーブ装置Ｓ０〜Ｓｎに接続され
最終のスレーブ装置Ｓｎに接続されたあと折返してマス
タ装置Ｍを終点とするように接続され、送信バスＢ１
が、受信バスＢ２、Ｂ３に並列に配線されると共に各ス
レーブ装置Ｓ０〜Ｓｎに接続され、受信バスＢ２、Ｂ３
における各スレーブ装置とマスタ装置との間の信号伝送
遅延時間が、送信バスＢ１における各スレーブ装置とマ
スタ装置との間の信号伝送遅延時間に等しく設定される
ことが好ましい。
置Ｍを始点として各スレーブ装置Ｓ０〜Ｓｎに接続され
最終のスレーブ装置Ｓｎに接続されたあと折返してマス
タ装置Ｍを終点とするように接続され、送信バスＢ１
が、受信バスＢ２、Ｂ３に並列に配線されると共に各ス
レーブ装置Ｓ０〜Ｓｎに接続され、受信バスＢ２、Ｂ３
における各スレーブ装置とマスタ装置との間の信号伝送
遅延時間が、送信バスＢ１における各スレーブ装置とマ
スタ装置との間の信号伝送遅延時間に等しく設定される
ことが好ましい。
【０００７】
【作用】送信要求のあるスレーブ装置は、送信バスＢ１
上の送信フレームの優先度ビットを検出し、その優先度
よりも自らの要求する優先度が高いときには送信フレー
ムの優先度ビットと識別ビットを自らの優先度と識別情
報で書換える。
上の送信フレームの優先度ビットを検出し、その優先度
よりも自らの要求する優先度が高いときには送信フレー
ムの優先度ビットと識別ビットを自らの優先度と識別情
報で書換える。
【０００８】マスタ装置は、受信した送信フレームに含
まれる識別ビットから最も優先度の高いスレーブ装置を
判定し、判定したスレーブ装置を受信フレームに含まれ
る指名ビットにより指名して送信許可を与える。そし
て、送信許可を受けたスレーブ装置はマスタ装置へ送信
を行う。
まれる識別ビットから最も優先度の高いスレーブ装置を
判定し、判定したスレーブ装置を受信フレームに含まれ
る指名ビットにより指名して送信許可を与える。そし
て、送信許可を受けたスレーブ装置はマスタ装置へ送信
を行う。
【０００９】このように、バスによって送信される送信
フレームおよび受信フレームにバス調停用の信号を挿入
することにより、バス調停制御信号線を設けることな
く、バス調停が可能なバスシステムが提供される。
フレームおよび受信フレームにバス調停用の信号を挿入
することにより、バス調停制御信号線を設けることな
く、バス調停が可能なバスシステムが提供される。
【００１０】
【実施例】以下、図面に示す実施例に基づいてこの発明
を詳述する。これによってこの発明が限定されるもので
はない。
を詳述する。これによってこの発明が限定されるもので
はない。
【００１１】図１は実施例のシステム構成図であり、Ｍ
はマスタ装置、Ｓ０〜Ｓｎはスレーブ装置である。
はマスタ装置、Ｓ０〜Ｓｎはスレーブ装置である。
【００１２】マスタ装置Ｍとスレーブ装置Ｓ０〜Ｓｎは
送信バスＢ１及び受信バスＢ２、Ｂ３によってパッシブ
に接続され、マスタ装置Ｍと各スレーブ装置が１：Ｎの
通信を行うものである。また、送信バスＢ１の信号の流
れと受信バスＢ２、Ｂ３の信号の流れは同一方向であり
スレーブ装置Ｓ０〜Ｓｎの各々における信号伝播遅延量
は同じである。
送信バスＢ１及び受信バスＢ２、Ｂ３によってパッシブ
に接続され、マスタ装置Ｍと各スレーブ装置が１：Ｎの
通信を行うものである。また、送信バスＢ１の信号の流
れと受信バスＢ２、Ｂ３の信号の流れは同一方向であり
スレーブ装置Ｓ０〜Ｓｎの各々における信号伝播遅延量
は同じである。
【００１３】また、送信バスＢ１は受信バスＢ２、Ｂ３
と同様に最終のスレーブ装置Ｓｎを接続後、折り返して
マスタ装置Ｍに戻ることにより、マスタ装置Ｍは受信バ
スＢ３からの受信タイミングを受け、そして、スレーブ
装置Ｓ０〜Ｓｎの各々が送信バスＢ１に挿入した送信デ
ータは、バス長に無関係に一定の位相でマスタ装置Ｍに
戻ってくるようにしている。
と同様に最終のスレーブ装置Ｓｎを接続後、折り返して
マスタ装置Ｍに戻ることにより、マスタ装置Ｍは受信バ
スＢ３からの受信タイミングを受け、そして、スレーブ
装置Ｓ０〜Ｓｎの各々が送信バスＢ１に挿入した送信デ
ータは、バス長に無関係に一定の位相でマスタ装置Ｍに
戻ってくるようにしている。
【００１４】図４はこの実施例の受信フレームを、図５
はその送信フレームをそれぞれ示している。受信フレー
ムは送信許可されたスレーブ装置を指名する指名ビット
（VALID PHYSICAL ADDRESS）Ｘを、送信フレームは優先
度ビット（PRIORITY MARK BIT)Ｙおよびスレーブ装置を
識別する識別ビット（PHYSICAL ADDRESS MARK BIT)Ｚを
備える。尚、送信フレームには、優先度ビットＹおよび
識別ビットＺの逆方向への伝播時間を保護するためにガ
ードタイムＴを設けている。
はその送信フレームをそれぞれ示している。受信フレー
ムは送信許可されたスレーブ装置を指名する指名ビット
（VALID PHYSICAL ADDRESS）Ｘを、送信フレームは優先
度ビット（PRIORITY MARK BIT)Ｙおよびスレーブ装置を
識別する識別ビット（PHYSICAL ADDRESS MARK BIT)Ｚを
備える。尚、送信フレームには、優先度ビットＹおよび
識別ビットＺの逆方向への伝播時間を保護するためにガ
ードタイムＴを設けている。
【００１５】その他はいずれのフレームも通常のパケッ
トフレームと同様に、送信先アドレスＤＡ、送信元アド
レスＳＡ、送信データＩＮＦＯ、巡回冗長検査ビットＣ
ＲＣおよびフレーム同期ビットＦなどを備える。
トフレームと同様に、送信先アドレスＤＡ、送信元アド
レスＳＡ、送信データＩＮＦＯ、巡回冗長検査ビットＣ
ＲＣおよびフレーム同期ビットＦなどを備える。
【００１６】図２は実施例のマスタ装置Ｍを示すブロッ
ク図であり、１１はＭＰＵ、１２はスレーブ装置Ｓ０〜
Ｓｎから受けたデータを格納するデュアルポートＲＡ
Ｍ、１３はスレーブ装置Ｓ０〜Ｓｎへ送信するためのデ
ータを格納するデュアルポートＲＡＭ、１４はスレーブ
装置Ｓ０〜Ｓｎへ送出するデータのフレームを組立てる
フレーム組立部、１６は送信バスＢ１を介してスレーブ
装置Ｓ０〜Ｓｎから受信したデータのフレームを解析す
るためのフレーム解析部、１５はフレーム組立部１４お
よびフレーム解析部１６へ出力するタイミング信号を生
成するタイミング信号生成部、１７はスレーブ装置Ｓ０
〜Ｓｎからの送信データに基づいて送信許可アドレス
（VALID PHYSICAL ADDRESS）つまり、指名ビットＸを生
成する生成部である。
ク図であり、１１はＭＰＵ、１２はスレーブ装置Ｓ０〜
Ｓｎから受けたデータを格納するデュアルポートＲＡ
Ｍ、１３はスレーブ装置Ｓ０〜Ｓｎへ送信するためのデ
ータを格納するデュアルポートＲＡＭ、１４はスレーブ
装置Ｓ０〜Ｓｎへ送出するデータのフレームを組立てる
フレーム組立部、１６は送信バスＢ１を介してスレーブ
装置Ｓ０〜Ｓｎから受信したデータのフレームを解析す
るためのフレーム解析部、１５はフレーム組立部１４お
よびフレーム解析部１６へ出力するタイミング信号を生
成するタイミング信号生成部、１７はスレーブ装置Ｓ０
〜Ｓｎからの送信データに基づいて送信許可アドレス
（VALID PHYSICAL ADDRESS）つまり、指名ビットＸを生
成する生成部である。
【００１７】図３は実施例のスレーブ装置Ｓ０〜Ｓｎの
いずれか１つを示すブロック図であり、３１はＭＰＵ、
３２はマスタ装置Ｍから受けたデータを格納するデュア
ルポートＲＡＭ、３３はマスタ装置Ｍへ送信するための
データを格納するデュアルポートＲＡＭ、３４は受信バ
スＢ３を介してマスタ装置Ｍから受信したフレームを解
析するフレーム解析部、３５は受信フレームに含まれる
送信先アドレスＤＡを判定する送信先アドレス判定部、
３６は受信フレームに含まれる送信許可アドレス（VALI
D PHYSICAL ADDRESS）つまり、指名ビットＸを検出する
検出部である。
いずれか１つを示すブロック図であり、３１はＭＰＵ、
３２はマスタ装置Ｍから受けたデータを格納するデュア
ルポートＲＡＭ、３３はマスタ装置Ｍへ送信するための
データを格納するデュアルポートＲＡＭ、３４は受信バ
スＢ３を介してマスタ装置Ｍから受信したフレームを解
析するフレーム解析部、３５は受信フレームに含まれる
送信先アドレスＤＡを判定する送信先アドレス判定部、
３６は受信フレームに含まれる送信許可アドレス（VALI
D PHYSICAL ADDRESS）つまり、指名ビットＸを検出する
検出部である。
【００１８】３８はタイミング信号を生成するタイミン
グ信号生成部、４３は調停部、４０は優先度を判定する
優先度判定部、４１は自らのアドレス（PHYSICAL ADDRE
SS）を設定するアドレス設定部、３９は優先度判定部４
０およびアドレス設定部４１の出力を受けて優先度ビッ
トＹおよび識別ビットＺを特定するマークを送出するマ
ーク送出部、４２は受信フレームの指名ビットＸに含ま
れるマークを検出するマーク検出部、３７は送信フレー
ムをにデュアルポートＲＡＭ３３のデータ又はマーク送
出部３９の出力を選択して挿入するためのセレクタであ
る。
グ信号生成部、４３は調停部、４０は優先度を判定する
優先度判定部、４１は自らのアドレス（PHYSICAL ADDRE
SS）を設定するアドレス設定部、３９は優先度判定部４
０およびアドレス設定部４１の出力を受けて優先度ビッ
トＹおよび識別ビットＺを特定するマークを送出するマ
ーク送出部、４２は受信フレームの指名ビットＸに含ま
れるマークを検出するマーク検出部、３７は送信フレー
ムをにデュアルポートＲＡＭ３３のデータ又はマーク送
出部３９の出力を選択して挿入するためのセレクタであ
る。
【００１９】図２において、マスタ装置Ｍでは、ＭＰＵ
１１から送信要求があるとデュアルポートＲＡＭ１３に
送信パケットが送られ、次にフレーム組立部１４がタイ
ミング信号生成部１５からのタイミング信号をもとに生
成したフレームパターンに生成部１７からの指名ビット
（送信許可アドレス）Ｘを付加して受信バスＢ３に送出
する。
１１から送信要求があるとデュアルポートＲＡＭ１３に
送信パケットが送られ、次にフレーム組立部１４がタイ
ミング信号生成部１５からのタイミング信号をもとに生
成したフレームパターンに生成部１７からの指名ビット
（送信許可アドレス）Ｘを付加して受信バスＢ３に送出
する。
【００２０】送信バスＢ１からの受信パケットがある場
合は、タイミング信号生成部１５が、受信バスＢ２をも
とに送信バスＢ１のタイミング信号を生成し、フレーム
解析部１６は識別ビットＺの検出を行う。尚、スレーブ
装置Ｓ０〜Ｓｎからの送信フレームはデュアルポートＲ
ＡＭ１２に送られ、その後、ＭＰＵ１１が受信する。
合は、タイミング信号生成部１５が、受信バスＢ２をも
とに送信バスＢ１のタイミング信号を生成し、フレーム
解析部１６は識別ビットＺの検出を行う。尚、スレーブ
装置Ｓ０〜Ｓｎからの送信フレームはデュアルポートＲ
ＡＭ１２に送られ、その後、ＭＰＵ１１が受信する。
【００２１】また、図３において、マスタ装置Ｍからの
受信フレームは、受信バスＢ３からフレーム解析部３４
にはいり、送信先アドレス判定部３５に送られ、自アド
レスとマッチすれば、デュアルポートＲＡＭ３２に取り
込まれ、その後、ＭＰＵ３１にて受信される。
受信フレームは、受信バスＢ３からフレーム解析部３４
にはいり、送信先アドレス判定部３５に送られ、自アド
レスとマッチすれば、デュアルポートＲＡＭ３２に取り
込まれ、その後、ＭＰＵ３１にて受信される。
【００２２】ＭＰＵ３１から送信要求が有る場合は、デ
ュアルポートＲＡＭ３３にパケットデータとして送ら
れ、調停部４３に通知される。調停部４３は、優先度を
優先度判定部４０に送る。タイミング信号生成部３８か
らのタイミングをもとに、マーク送出部３９は優先度ビ
ットＹ及び識別ビットＺを特定するマークを発生する。
尚、自優先度より高い優先度がマーク検出部４２で検出
された場合は、識別ビットＺ特定用マークの送出は停止
される。
ュアルポートＲＡＭ３３にパケットデータとして送ら
れ、調停部４３に通知される。調停部４３は、優先度を
優先度判定部４０に送る。タイミング信号生成部３８か
らのタイミングをもとに、マーク送出部３９は優先度ビ
ットＹ及び識別ビットＺを特定するマークを発生する。
尚、自優先度より高い優先度がマーク検出部４２で検出
された場合は、識別ビットＺ特定用マークの送出は停止
される。
【００２３】その後、マスタ装置Ｍからの送信許可つま
り指名ビットＸは、検出部３６で検出され、送信許可を
受けた場合は、セレクタ３７を切り替えて、デュアルポ
ートＲＡＭ３３の送信パケット情報を送信バスＢ１に送
出する。従って、図１に示すシステムは全体として次の
ように作動する。
り指名ビットＸは、検出部３６で検出され、送信許可を
受けた場合は、セレクタ３７を切り替えて、デュアルポ
ートＲＡＭ３３の送信パケット情報を送信バスＢ１に送
出する。従って、図１に示すシステムは全体として次の
ように作動する。
【００２４】先ず、マスタ装置Ｍからスレーブ装置Ｓ０
〜Ｓｎへの送信は、受信バスＢ３を介して、パケットフ
レームとして送信される、スレーブ装置Ｓ０〜Ｓｎで
は、自己のアドレスとパケットデータの送信先アドレス
（DESTINATION ADDRESS ）ＤＡが同じであれば、パケッ
トフレームを取り込み、違う場合は無視する。
〜Ｓｎへの送信は、受信バスＢ３を介して、パケットフ
レームとして送信される、スレーブ装置Ｓ０〜Ｓｎで
は、自己のアドレスとパケットデータの送信先アドレス
（DESTINATION ADDRESS ）ＤＡが同じであれば、パケッ
トフレームを取り込み、違う場合は無視する。
【００２５】スレーブ装置Ｓ０〜Ｓｎからマスタ装置Ｍ
への送信は、スレーブ装置Ｓ０〜Ｓｎに送信要求が有る
場合、送信バスＢ１上のフレームの優先度ビット（PRIO
RITYMARK BIT ）Ｙに優先度レベルをマークし、自分よ
り高い優先度が無い場合は、続いて識別ビット（PHYSIC
AL ADDRESS MARK BIT ）Ｚの自分のポジションにマーク
する。
への送信は、スレーブ装置Ｓ０〜Ｓｎに送信要求が有る
場合、送信バスＢ１上のフレームの優先度ビット（PRIO
RITYMARK BIT ）Ｙに優先度レベルをマークし、自分よ
り高い優先度が無い場合は、続いて識別ビット（PHYSIC
AL ADDRESS MARK BIT ）Ｚの自分のポジションにマーク
する。
【００２６】そして、送信バスＢ１上のデータをマスタ
装置Ｍが取り込み識別ビットＺを解析し、識別ビットＺ
の一番大きな値を持つスレーブ装置の送信要求を許可す
る。指名ビットＸは送信許可を特定のスレーブ装置に通
知する為のものであり、指名ビットとマッチしたスレー
ブ装置だけがマスタ送置Ｍへ送信出来る。
装置Ｍが取り込み識別ビットＺを解析し、識別ビットＺ
の一番大きな値を持つスレーブ装置の送信要求を許可す
る。指名ビットＸは送信許可を特定のスレーブ装置に通
知する為のものであり、指名ビットとマッチしたスレー
ブ装置だけがマスタ送置Ｍへ送信出来る。
【００２７】尚、スレーブ装置Ｓ０〜Ｓｎの送信要求が
競合した場合は、優先度が高い装置が送信許可され、同
じの場合は、識別ビットＺが大きなスレーブ装置が送信
許可される。また、優先度が低くて送信許可が得られな
かったスレーブ装置は、次の要求時は優先度が＋１さ
れ、送信許可を得られ易くしている。
競合した場合は、優先度が高い装置が送信許可され、同
じの場合は、識別ビットＺが大きなスレーブ装置が送信
許可される。また、優先度が低くて送信許可が得られな
かったスレーブ装置は、次の要求時は優先度が＋１さ
れ、送信許可を得られ易くしている。
【００２８】図８は送信権の調停原理をさらに詳しく説
明するための説明図であり、スレーブ装置Ｓ０〜Ｓｎは
マスタ装置Ｍに近い順番に物理アドレス（PHYSICAL ADD
RESS）がそれぞれ０，１，２，…ｎと設定されている。
明するための説明図であり、スレーブ装置Ｓ０〜Ｓｎは
マスタ装置Ｍに近い順番に物理アドレス（PHYSICAL ADD
RESS）がそれぞれ０，１，２，…ｎと設定されている。
【００２９】まず、スレーブＳ０が優先度２の送信要求
をだした場合、図８の（ａ）のように、優先度ビットＹ
の２にマークし、続いて識別ビットＺに自アドレスであ
る０にマークする。
をだした場合、図８の（ａ）のように、優先度ビットＹ
の２にマークし、続いて識別ビットＺに自アドレスであ
る０にマークする。
【００３０】次に、図８の（ｂ）に示すようにスレーブ
装置Ｓ１、Ｓ２の送信要求が無く、スレーブ装置Ｓ３が
優先度３の送信要求を出した場合、既にマークされてい
る優先度ビットＹの優先度２より高いためスレーブ装置
３は優先度３にマークし、続いて識別ビットＺにの自己
アドレスの３をマークする。
装置Ｓ１、Ｓ２の送信要求が無く、スレーブ装置Ｓ３が
優先度３の送信要求を出した場合、既にマークされてい
る優先度ビットＹの優先度２より高いためスレーブ装置
３は優先度３にマークし、続いて識別ビットＺにの自己
アドレスの３をマークする。
【００３１】その後、スレーブ装置ｎまで送信要求が無
い場合には、マスタ装置Ｍは識別ビットＺの一番大きな
スレーブ３の送信要求を受付け、図８の（ｃ）に示すよ
うに指名ビットＸの３にマークし、送信許可を与える。
い場合には、マスタ装置Ｍは識別ビットＺの一番大きな
スレーブ３の送信要求を受付け、図８の（ｃ）に示すよ
うに指名ビットＸの３にマークし、送信許可を与える。
【００３２】図７は受信フレームと送信フレームの位相
関係を示す説明図であり、図１のように、送信バスＢ１
と受信バスＢ２、Ｂ３とを平行に布線することにより、
マスタ装置Ｍでの受信タイミングの生成を容易にしてい
る。つまり、図７の（ａ）のθはスレーブ装置１を通過
する時点の受信フレームと送信フレームの位相差であ
り、図７の（ｂ）に示すように、スレーブ装置ｎを通過
する時点においても、その位相差θは変わらない。ま
た、これは、マスタ装置Ｍでも同様である。なお、図７
のΦはスレーブ装置Ｓ０〜Ｓｎ間の伝送路遅延時間を示
している。
関係を示す説明図であり、図１のように、送信バスＢ１
と受信バスＢ２、Ｂ３とを平行に布線することにより、
マスタ装置Ｍでの受信タイミングの生成を容易にしてい
る。つまり、図７の（ａ）のθはスレーブ装置１を通過
する時点の受信フレームと送信フレームの位相差であ
り、図７の（ｂ）に示すように、スレーブ装置ｎを通過
する時点においても、その位相差θは変わらない。ま
た、これは、マスタ装置Ｍでも同様である。なお、図７
のΦはスレーブ装置Ｓ０〜Ｓｎ間の伝送路遅延時間を示
している。
【００３３】
【発明の効果】この発明によれば、マスタ装置と複数の
スレーブ装置は送信バスと受信バスの二本だけで通信が
可能となるため、配線の低減に効果がある。また、スレ
ーブ装置と送受信バスがパッシブに接続されているた
め、スレーブ装置の抜けや電源オフにも影響されず、拡
張性に優れている。
スレーブ装置は送信バスと受信バスの二本だけで通信が
可能となるため、配線の低減に効果がある。また、スレ
ーブ装置と送受信バスがパッシブに接続されているた
め、スレーブ装置の抜けや電源オフにも影響されず、拡
張性に優れている。
【図１】実施例のシステム構成図である。
【図２】実施例のマスタ装置を示すブロック図である。
【図３】実施例のスレーブ装置を示すブロック図であ
る。
る。
【図４】実施例の受信フレームを示す説明図である。
【図５】実施例の送信フレームを示す説明図である。
【図６】従来例の接続説明図である。
【図７】実施例の受信フレームと送信フレームの位相関
係を示す説明図である。
係を示す説明図である。
【図８】実施例の送信権の調停原理を示す説明図であ
る。
る。
Ｍ マスタ装置 Ｂ１ 送信バス Ｂ２ 受信バス Ｂ３ 受信バス Ｓ０〜Ｓｎ スレーブ装置 １１ ＭＰＵ １２ デュアルポートＲＡＭ １３ デュアルポートＲＡＭ １４ フレーム組立部 １５ タイミング信号生成部 １６ フレーム解析部 １７ 指名ビット生成部 ３１ ＭＰＵ ３２ デュアルポートＲＡＭ ３３ デュアルポートＲＡＭ ３４ フレーム解析部 ３５ 送信先アドレス判定部 ３６ 指名ビット検出部 ３７ セレクタ ３８ タイミング信号生成部 ３９ マーク送出部 ４０ 優先度判定部 ４１ アドレス設定部 ４２ マーク検出部 ４３ 調停部
Claims (2)
- 【請求項１】 マスタ装置（Ｍ）と複数のスレーブ装置
（Ｓ０〜Ｓｎ）とを備えた装置のバス調停システムにお
いて、各スレーブ装置（Ｓ０〜Ｓｎ）からマスタ装置
（Ｍ）へ送信フレームを送信する送信バス（Ｂ１）と、
各スレーブ装置（Ｓ０〜Ｓｎ）がマスタ装置（Ｍ）から
前記順序で受信フレームを受信する受信バス（Ｂ２、Ｂ
３）を備え、送信フレームが、優先度を表わす優先度ビ
ット（Ｙ）とスレーブ装置（Ｓ０〜Ｓｎ）の識別情報を
表わす識別ビット（Ｚ）を有すると共に、受信フレーム
が、特定のスレーブ装置を指名するための指名ビットを
有し、かつ、送信要求のあるスレーブ装置は、送信バス
（Ｂ１）上の送信フレームの優先度ビットを検出し、そ
の優先度よりも自らの要求する優先度が高いときには送
信フレームの優先度ビットと識別ビットを、自らの優先
度と識別情報で書換え、マスタ装置（Ｍ）は、受信した
送信フレームに含まれる識別ビットに対応するスレーブ
装置に、指名ビットによって送信許可を与えることを特
徴とするバス調停システム。 - 【請求項２】 受信バス（Ｂ２、Ｂ３）が、マスタ装置
（Ｍ）を始点として各スレーブ装置（Ｓ０〜Ｓｎ）に接
続され最終のスレーブ装置（Ｓｎ）に接続されたあと折
返してマスタ装置（Ｍ）を終点とするように接続され、
送信バス（Ｂ１）が、受信バス（Ｂ２、Ｂ３）に並列に
配線されると共に各スレーブ装置（Ｓ０〜Ｓｎ）に接続
され、受信バス（Ｂ２、Ｂ３）における各スレーブ装置
とマスタ装置との間の信号伝送遅延時間が、送信バス
（Ｂ１）における各スレーブ装置とマスタ装置との間の
信号伝送遅延時間に等しいことを特徴とする請求項１記
載のバス調停システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15246492A JPH05342148A (ja) | 1992-06-11 | 1992-06-11 | バス調停システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15246492A JPH05342148A (ja) | 1992-06-11 | 1992-06-11 | バス調停システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05342148A true JPH05342148A (ja) | 1993-12-24 |
Family
ID=15541086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15246492A Withdrawn JPH05342148A (ja) | 1992-06-11 | 1992-06-11 | バス調停システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05342148A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842075B1 (ko) * | 2002-01-04 | 2008-06-30 | 삼성전자주식회사 | 송수신 채널을 분리하여 데이터 통신을 행하는 통신장치및 그 통신방법 |
| US10033517B2 (en) | 2015-03-19 | 2018-07-24 | Mitsubishi Electric Corporation | Communication apparatus and network system |
-
1992
- 1992-06-11 JP JP15246492A patent/JPH05342148A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100842075B1 (ko) * | 2002-01-04 | 2008-06-30 | 삼성전자주식회사 | 송수신 채널을 분리하여 데이터 통신을 행하는 통신장치및 그 통신방법 |
| US10033517B2 (en) | 2015-03-19 | 2018-07-24 | Mitsubishi Electric Corporation | Communication apparatus and network system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6233635B1 (en) | Diagnostic/control system using a multi-level I2C bus | |
| EP0959590B1 (en) | Data communication system operating at maximum data rate | |
| WO1998043148A3 (en) | Novel multiprocessor distributed memory system and board and methods therefor | |
| US4509140A (en) | Data transmitting link | |
| CA1147865A (en) | Message interchange system among microprocessors connected by a synchronous transmitting means | |
| US7032080B2 (en) | Plural station memory data sharing system | |
| US6678770B1 (en) | PCI bus control system having intelligent devices that own and manage non-intelligent devices for relaying information from non-intelligent devices | |
| US6088810A (en) | Apparatus for synchronized data interchange between locally dedicated sources | |
| JPS59114941A (ja) | プログラマブルコントロ−ラ | |
| JPH09319699A (ja) | バスシステム | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| RU17230U1 (ru) | Устройство для контроля несанкционированного доступа | |
| JPS6028459B2 (ja) | デ−タ伝送方式 | |
| JP3095060B2 (ja) | Ａｔｍスイッチ装置 | |
| JPH11163910A (ja) | 非同期データ通信方法，非同期データ通信装置，及び非同期データ通信システム | |
| JPH0122300Y2 (ja) | ||
| US6862266B1 (en) | Loop test apparatus of packet routing bus in communication system and loop test method | |
| JPH0525214B2 (ja) | ||
| JPS6118240A (ja) | 時分割方向制御デ−タ通信方式 | |
| JPS645785B2 (ja) | ||
| JP2576364B2 (ja) | ループ型伝送装置 | |
| JPH06266656A (ja) | バス通信装置 | |
| JP2924209B2 (ja) | データ転送装置及びデータ転送方法 | |
| JP2842773B2 (ja) | バスリクエスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |