JPH09319699A - バスシステム - Google Patents

バスシステム

Info

Publication number
JPH09319699A
JPH09319699A JP13890596A JP13890596A JPH09319699A JP H09319699 A JPH09319699 A JP H09319699A JP 13890596 A JP13890596 A JP 13890596A JP 13890596 A JP13890596 A JP 13890596A JP H09319699 A JPH09319699 A JP H09319699A
Authority
JP
Japan
Prior art keywords
bus
data
unit
transfer
occupied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP13890596A
Other languages
English (en)
Other versions
JP3903393B2 (ja
Inventor
Masanori Ihara
正典 伊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP13890596A priority Critical patent/JP3903393B2/ja
Publication of JPH09319699A publication Critical patent/JPH09319699A/ja
Application granted granted Critical
Publication of JP3903393B2 publication Critical patent/JP3903393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 複数ビットからなるバスを分割して非同期に
使用可能なバスシステムを提供する。 【解決手段】 各デバイスの入出力ブロックは、8つの
バスユニットに分割された64ビット幅のシステムバス
に接続されており、占有されているバスユニットの位置
を設定するバス位置設定回路1と、バスユニットが占有
されている時間を出力する占有時間確定回路2と、未使
用のバス幅を出力するバス幅選択回路3と、バス位置設
定回路1、占有時間確定回路2及びバス幅選択回路3の
データから占有するバス幅、バスユニットの位置及び占
有時間を算出する出力制御回路7と、該出力制御回路か
らの指令により転送するデータの入出力を行うデータ入
出力回路4と、バスユニットを占有する時間を出力する
占有時間出力回路5と、占有するバスユニットを指定す
るバス位置出力回路6とを備えている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バスシステムに関
し、特に、複数ビットのビット幅を有するバスシステム
において情報の伝達を効率的に行い得るバスシステムに
関する。
【0002】
【従来の技術】従来、所定のビット幅を有するバスシス
テムにおいては、接続されているデバイスとビット幅全
てを使用しないでデータを送受信する場合でも、バス全
てを占有しており、バスの未使用ビットを他の目的に使
用することはできない。例えば、システムバスが64ビ
ット幅、接続されているデバイスが8ビット幅であり、
システムバスの下位8ビットを使用する場合、システム
バスの上位56ビットは未使用であるが占有されている
ため、他の目的に使用することはできない。
【0003】第4図はこの従来例の動作の例を示す図で
ある。デバイス1からデバイス7までの7つのデバイス
が64ビットのシステムバスに接続され、デバイス1か
らデバイス2に8ビットのデータを転送する場合、デー
タは例えばシステムバスの下位8ビットを使用して転送
されるが、システムバスの使用していない56ビットに
ついては未使用であるが占有されているため他のデバイ
スでは使用できない。
【0004】特開平7−65180号公報には、所定ビ
ット幅のバスの1サイクル中に、該ビット幅より小さい
ビットのデータを複数、プログラムされた動作によって
複数のデバイスに同時に出力してデータ転送効率を向上
させたデータ転送制御装置が開示されている。この装置
においては、1サイクルがデータ転送の単位であり、デ
ータの転送は各デバイス間で同期している必要がある。
【0005】また、特公平7−86853号公報には、
2mビット幅のバスにmビット幅の装置を2台接続し
て、1サイクルに2台の装置に同時にデータを転送する
バス転送制御方式が開示されている。この方式では、接
続する装置のビット幅及び接続方法が固定されており、
接続される装置及び転送するデータに合わせてビット幅
を変更することはできない。
【0006】図5は、この特公平7−86853号公報
に示された従来例の動作の例を示す図である。第4図と
同様に、デバイス1からデバイス7までの7つのデバイ
スが64ビットのシステムバスに接続され、デバイス1
からデバイス2に8ビットのデータを転送する場合、デ
ータは例えばシステムバスの下位8ビットを使用してデ
バイス1からデバイス2へ転送される。この場合、64
ビット幅のバスは上位32ビットと下位32ビットの2
つに分割して使用できるので、図に示したようにデバイ
ス1へデバイス3から8ビットのデータを転送すること
は可能である。図では転送するデータをいずれも8ビッ
トとしたが、上記のような場合には、32ビットデータ
まで同時に転送できる。
【0007】
【発明が解決しようとする課題】以上説明したように、
従来のバスシステム及び転送制御方式においては、接続
されたデバイスは予め割り当てられたビットに対して入
出力を行うよう構成されており、接続する装置及び転送
するデータに合わせて、割り当てビット幅及び転送サイ
クルを柔軟に変更することはできない。
【0008】特開平7−65180号公報に記載された
装置においては、データ転送のサイクルは固定されてお
り、転送するデータに合わせて柔軟にプロトコルを変更
することは困難である。
【0009】また、特公平7−86853号公報に記載
された装置においては、同時に入出力可能なデータ転送
経路の数は2つである。
【0010】本発明は上記のような問題点を解消すべ
く、接続する装置及び転送するデータに合わせて、柔軟
に効率的にデータ転送を行うことができるバスシステム
を提案するものである。
【0011】本発明は、複数ビットからなるバスを任意
のビット幅にバスの空きビットにあわせて分割して非同
期に使用可能なバスシステムを提供することを目的とす
る。
【0012】
【課題を解決するための手段】上述の目的は、それぞれ
が複数または単数のビット線からなる複数のバスユニッ
トに分割されたバスと、該バスを介して互いにデータを
送受信する複数のデバイスとを含むバスシステムであっ
て、該バスシステムに接続される各デバイスは、各バス
ユニットの使用状態及び占有時間を登録するための登録
手段と、該登録手段の内容から未使用のバスユニットを
検出してデータの転送が可能であるか否かを判断する判
断手段と、該判断手段がデータの転送が可能であると判
断した際には、前記登録手段に使用するバスユニット及
び占有時間を登録すると共に登録したバスユニットを介
して転送するデータを出力する出力手段とを備えること
を特徴とする本発明のバスシステムによって達成され
る。
【0013】本発明のバスシステムは、前記出力手段
が、前記バスシステムに接続された全てのデバイスの登
録手段に使用するバスユニット及び占有時間を登録する
ように構成されていてもよい。
【0014】本発明のバスシステムは、前記出力手段
が、前記判断手段がデータ転送が可能でないと判断した
際に、該データ転送に必要なバスユニット数を他のデバ
イスに通知する手段を更に備えるように構成されていて
もよい。
【0015】本発明のバスシステムは、前記各デバイス
が、連続していない複数のバスユニットを介してデータ
を分割して同時に転送可能に構成されていてもよい。
【0016】本発明のバスシステムは、前記各デバイス
が、転送するデータ幅に対応する数のバスユニットが確
保できない際には前記数より少ない数のバスユニットを
介してデータを時分割して転送するように構成されてい
てもよい。
【0017】本発明のバスシステムは、前記各デバイス
が、他のデバイスの占有時間からデータを分割する数及
び使用するバスユニットの数を決定するように構成され
ていてもよい。
【0018】本発明のバスシステムは、バスユニットの
数が3つ以上に構成されていてもよい。
【0019】
【発明の実施の形態】以下、本発明のバスシステムの実
施の形態を図を用いて詳細に説明する。本実施の形態に
おいては、システムバスは64ビット幅であり、該シス
テムバスを8ビットのバスユニット8個に多重分割して
使用する場合について説明する。
【0020】図1は、本発明のバスシステムに接続され
る各デバイスの入出力処理ブロックを示すブロック図で
ある。各入出力ブロックは、64ビット幅のシステムバ
スに接続されており、他のデバイスにより占有されてい
るバスユニットの位置を設定するバス位置設定回路1
と、他のデバイスによりバスユニットが占有されている
時間を出力する占有時間確定回路2と、占有されていな
いバス幅を出力するバス幅選択回路3と、バス位置設定
回路1、占有時間確定回路2及びバス幅選択回路3から
出力されたデータからシステムバスに対する調停を行
い、占有するバスの幅、バスユニットの位置及び占有時
間を算出する出力制御回路7と、該出力制御回路からの
指令により転送するデータの入出力を行うデータ入出力
回路4と、バスユニットを占有する時間を出力する占有
時間出力回路5と、占有するバスユニットを指定するバ
ス位置出力回路6とを備えている。
【0021】図2は、図1の入出力処理ブロックの構造
及びデータの流れを詳細に示す説明図である。
【0022】それぞれが8ビットの幅を有する8つの各
バスユニットの状態を示す占有サイクルカウンタ80が
8つ設けられており、この占有サイクルカウンタのデー
タから、空いているバスユニットの位置が空きバスユニ
ット検出手段10により検出され、最大占有時間がカウ
ンタ最大値検出手段20により検出され、空いているバ
ス幅が空きバスユニット幅検出回路30によって検出さ
れる。
【0023】同時に、バスユニットが1つでも使用され
ているかどうかがバス状態検出回路72によって検出さ
れる。バスユニットが1つも使用されていない場合には
バスを優先的に使用できるファーストバスマスタとして
動作し、そうでない場合にはセカンドバスマスタとして
動作するようにバスマスタ状態設定がなされる。
【0024】ファーストバスマスタとして動作する場合
には、自己転送データ量から占有するバスユニット幅、
バスユニット位置及び占有時間を占有バスユニット選択
回路71により選択してバス占有回路50を介して各占
有サイクルカウンタに登録して、占有したバスユニット
を使用して出力データがデータ出力回路40によって目
的のデバイスへアドレスデータと共に出力される。
【0025】セカンドバスマスタとして動作する場合に
は、設定されたバスマスタ状態と自己転送データ量とを
転送可能量比較回路70で比較して、転送可能である場
合にはファーストバスマスタの場合と同様にバスユニッ
トを占有してデータが転送される。
【0026】次に、本実施の形態における動作について
説明する。
【0027】図3は、本発明のバスシステムの動作の例
を説明する図である。デバイス1からデバイス2に64
ビット幅のバスの下位8ビットを使用してデータが転送
される場合、残りの56ビットについては使用可能であ
るので、デバイス3からデバイス4への中位32ビット
を使用したデータの転送、更にデバイス5からデバイス
6への上位16ビットを使用したデータの転送を同時に
行うことが可能である。
【0028】この場合、転送を行うデバイス間での事前
の取り決めにより、データを複数に分割することにより
転送データのビット数より少ないビット幅を使用して転
送することも可能である。
【0029】図6から図8は、それぞれのデータ転送例
のタイミングを示すタイミングチャートである。
【0030】図6は、デバイス1からデバイス2への8
ビットデータの転送(1)、デバイス3からデバイス4
への32ビットデータの転送(2)、デバイス5からデ
バイス6への64ビットデータの転送(3)、デバイス
7からデバイス1への64ビットの転送(4)が順に要
求された場合を示している。
【0031】全てのバスユニットが開放されている状態
(開始)で、デバイス1からデバイス2への8ビットデ
ータの転送が要求されると、デバイス1は自分の占有サ
イクルカウンタの値が全て0であるかどうかを確認す
る。全ての占有サイクルカウンタの値が0であればデバ
イス1はファーストバスマスタとして動作し、そうでな
い場合にはセカンドバスマスタとして動作可能であるか
否かを判断する必要がある。この場合には全てのバスユ
ニットは開放されているので、デバイス1はファースト
バスマスタとして動作する。この処理サイクルは図中
「調停」で示され、図中の開始時点から時点aまでの期
間に行われる。
【0032】次に、デバイス1は占有するバスユニット
幅、バスユニット位置及び占有時間を確保するため、専
用線又はデータバス等の信号線を介して各バスユニット
の占有サイクルカウンタに登録する。その後、占有した
バスユニットを使用して目的のデバイスのアドレスを送
信して、該アドレスのデバイスがデータを受け取るよう
に設定する。この処理サイクルは図中「宣言」で示され
ている。
【0033】占有サイクルカウンタに登録された情報に
より、他のデバイスは図中の時点aから時点bまでのデ
バイス1が転送を終了するまでの期間(ファーストバス
マスタ転送期間)は、デバイス1の占有するバスユニッ
トに対してのアクセスを自主的に禁止する。
【0034】宣言の終了後、ファーストバスマスタであ
るデバイス1は、占有しているバスユニットを使用して
デバイス2に実際にデータを転送する。図中「転送」で
示されている期間がこれに相当する。
【0035】上記デバイス1からデバイス2へのファー
ストバスマスタ転送期間の間、未使用となる56ビット
(7バスユニット)幅については以下のような手順に基
づいて他のデバイスで使用される。
【0036】デバイス1による「調停」の終了後、デバ
イス3は、占有サイクルカウンタにより、占有されてい
るバスユニット、空いているバス幅及び専有時間を認識
する。また、他のデバイスが、現在空いているバス幅よ
り広いバス幅で転送を行おうとしているか否かを確認す
る。同時に自分の転送しようとするデータがファースト
バスマスタ転送期間内に転送可能であるか否かを占有サ
イクルカウンタの値から計算して確認する。
【0037】自分の転送がファーストバスマスタ転送期
間内に転送可能でなく、かつ現在空いているビット幅よ
り拾うビット幅で転送を行おうとしているデバイスがあ
る場合、デバイス3は、自分の転送がファーストバスマ
スタ転送期間内に終了するように時間調整を行う。時間
調整によりデバイス4への転送が可能であればデータを
転送し、不可能であれば転送を中止して次の転送の機会
を待つ。
【0038】デバイス3から4への32ビット幅を使用
したデータ転送が行われている間、残りの24ビットは
まだ未使用のままである。ここで、デバイス5から6へ
の64ビットデータの転送が要求されて「調停」が行わ
れ、デバイス5が自己の転送データを4分割すればファ
ーストバスマスタ転送期間内に転送可能であると判断し
た場合は、未使用の24ビット幅の内16ビット(2バ
スユニット)を使用してデータを4つに時分割してデバ
イス5からデバイス6への転送が行われる。
【0039】以上の処理により、システムバスのビット
幅64ビットの内、未使用のビット幅は8ビット(1バ
スユニット)となる。この時点で、デバイス7がデバイ
ス1へ64ビットデータの転送を行いたい場合、64ビ
ットを8つに時分割して転送するとファーストバスマス
タ転送期間内に終了しないと判断した場合、デバイス7
は確保したいビット数を専用線によって他のデバイスに
宣言し、目的のデバイス転送に必要なビット幅が確保さ
れるまで転送を待つ。
【0040】以上説明した図6の例では、バスの占有要
求は順次出されたものとして説明したが、実際には複数
のデバイスから同時にバスを確保しようとする場合も発
生する。この場合の調停方法としては、デバイス固有の
情報により起動時に設定した順番により周期的に権利を
与え、自分の順番の際に転送を行わない場合にはその旨
他のデバイスに通知するような方法、従来のアービトレ
ーションのように先着順に確保する方法、及びSCSI
機器で行われているようにデバイス固有のIDデータを
データバスに示してその優先順位によりバスを確保する
方法等が考えられる。
【0041】図7は、図6のデバイス3からデバイス4
へのデータ転送(2)がファーストバスマスタ転送期間
内に終了しない場合においても転送が行われる変形例を
示しており、この場合にはデバイス7からデバイス1へ
の64ビット幅を使用したデータ転送(4)の調停は、
デバイス3からデバイス4への転送が終了した時点cか
ら後に行われる。
【0042】図8は、接続されたデバイスが番号の若い
順にアクセス優先順位を持っており、デバイス1から2
への64ビット幅を使用したデータ転送(1)が行われ
ている間に、デバイス3からデバイス4への32ビット
データの転送(2)、デバイス7からデバイス1への6
4ビットデータの転送(4)、及びデバイス5からデバ
イス6への64ビットデータの転送(3)が順に要求さ
れた場合のタイミングチャートである。この場合、デバ
イス1からデバイス2へのデータ転送終了後の時点bか
らデバイス3の調停が行われ、時点c以降にデバイス3
からデバイス4へのデータ転送が行われる。この間、デ
バイス5及びデバイス7は転送リクエストを送信後に待
ち状態となる。
【0043】
【発明の効果】請求項1に記載のバスシステムによれ
ば、バスの未使用ビットを使用して異なるデバイス間で
同時かつ非同期にデータの転送を行うことができる。こ
れによりバスの情報伝達効率を大幅に向上することが可
能となる。
【0044】請求項2に記載のバスシステムによれば、
各デバイスが自身の登録手段の内容から他のデバイスの
使用しているバスユニット及び占有時間を知ることがで
きる。
【0045】請求項3に記載のバスシステムによれば、
あるデータ転送が終了した後に要求のあったデバイスに
優先的にバスユニットを開放することが可能となる。
【0046】請求項4に記載のバスシステムによれば、
データのビット数に対応する数のバスユニットを連続し
て確保できない場合でも、バス中の未使用のバスユニッ
トの数が必要な数以上であればデータを転送することが
可能となる。
【0047】請求項5記載のバスシステムによれば、デ
ータのビット数に対応する数のバスユニットを確保でき
ない場合でも、データを転送することが可能となる。
【0048】請求項6記載のバスシステムによれば、デ
ータを時分割して転送する際に効率的にバスを使用する
ことが可能となる。
【0049】請求項7記載のバスシステムによれば、3
つ以上の経路で同時に非同期にデータ転送することが可
能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態のブロック図である。
【図2】図1のブロック図の構造を詳細に示す図であ
る。
【図3】本発明のデータ転送の例を示す図である。
【図4】従来の装置によるデータ転送の例を示す第1の
図である。
【図5】従来の装置によるデータ転送の例を示す第2の
図である。
【図6】本発明のデータ転送のタイミングチャートの第
1の例を示す図である。
【図7】本発明のデータ転送のタイミングチャートの第
2の例を示す図である。
【図8】本発明のデータ転送のタイミングチャートの第
3の例を示す図である。
【符号の説明】
1 バス位置設定回路 2 占有時間確定回路 3 バス幅選択回路 4 データ入出力回路 5 占有時間出力回路 6 バス位置出力回路 7 出力制御回路

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 それぞれが複数または単数のビット線か
    らなる複数のバスユニットに分割されたバスと、該バス
    を介して互いにデータを送受信する複数のデバイスとを
    含むバスシステムであって、各デバイスは、各バスユニ
    ットの使用状態及び占有時間を登録するための登録手段
    と、該登録手段の内容から未使用のバスユニットを検出
    してデータの転送が可能であるか否かを判断する判断手
    段と、該判断手段がデータの転送が可能であると判断し
    た際には、前記登録手段に使用するバスユニット及び占
    有時間を登録すると共に登録したバスユニットを介して
    転送するデータを出力する出力手段とを備えることを特
    徴とするバスシステム。
  2. 【請求項2】 前記出力手段が、各デバイスの登録手段
    に使用するバスユニット及び占有時間を登録することを
    特徴とする請求項1に記載のバスシステム。
  3. 【請求項3】 前記出力手段が、前記判断手段がデータ
    転送が可能でないと判断した際に、該データ転送に必要
    なバスユニット数を他のデバイスに通知する手段を更に
    備えることを特徴とする請求項1又は2に記載のバスシ
    ステム。
  4. 【請求項4】 前記各デバイスが、連続していない複数
    のバスユニットを介してデータを分割して同時に転送可
    能に構成されていることを特徴とする請求項1から3の
    いずれか一項に記載のバスシステム。
  5. 【請求項5】 前記各デバイスが、転送するデータ幅に
    対応する数のバスユニットが確保できない際には前記数
    より少ない数のバスユニットを介してデータを時分割し
    て転送するように構成されていることを特徴とする請求
    項1から4のいずれか一項に記載のバスシステム。
  6. 【請求項6】 前記各デバイスが、他のデバイスの占有
    時間からデータを分割する数及び使用するバスユニット
    の数を決定するように構成されていることを特徴とする
    請求項5に記載のバスシステム。
  7. 【請求項7】 前記バスユニットの数が3以上であるこ
    とを特徴とする請求項1から6のいずれか一項に記載の
    バスシステム。
JP13890596A 1996-05-31 1996-05-31 バスシステム Expired - Fee Related JP3903393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13890596A JP3903393B2 (ja) 1996-05-31 1996-05-31 バスシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13890596A JP3903393B2 (ja) 1996-05-31 1996-05-31 バスシステム

Publications (2)

Publication Number Publication Date
JPH09319699A true JPH09319699A (ja) 1997-12-12
JP3903393B2 JP3903393B2 (ja) 2007-04-11

Family

ID=15232881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13890596A Expired - Fee Related JP3903393B2 (ja) 1996-05-31 1996-05-31 バスシステム

Country Status (1)

Country Link
JP (1) JP3903393B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001236305A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体集積回路及びデータ処理装置
US6513078B1 (en) 1997-11-19 2003-01-28 Nec Corporation Data transfer control apparatus, data transfer control system and data transfer control method
JP2007072992A (ja) * 2005-09-09 2007-03-22 Koyo Electronics Ind Co Ltd 制御装置
JP2007200245A (ja) * 2006-01-30 2007-08-09 Sharp Corp システムバス制御装置、集積回路およびデータ処理システム
JP2009294853A (ja) * 2008-06-04 2009-12-17 Fujitsu Ltd 情報処理装置、データ伝送装置及びデータ伝送方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6513078B1 (en) 1997-11-19 2003-01-28 Nec Corporation Data transfer control apparatus, data transfer control system and data transfer control method
JP2001236305A (ja) * 2000-02-22 2001-08-31 Hitachi Ltd 半導体集積回路及びデータ処理装置
JP2007072992A (ja) * 2005-09-09 2007-03-22 Koyo Electronics Ind Co Ltd 制御装置
JP2007200245A (ja) * 2006-01-30 2007-08-09 Sharp Corp システムバス制御装置、集積回路およびデータ処理システム
US7721039B2 (en) 2006-01-30 2010-05-18 Sharp Kabushiki Kaisha System bus control apparatus, integrated circuit and data processing system
JP2009294853A (ja) * 2008-06-04 2009-12-17 Fujitsu Ltd 情報処理装置、データ伝送装置及びデータ伝送方法

Also Published As

Publication number Publication date
JP3903393B2 (ja) 2007-04-11

Similar Documents

Publication Publication Date Title
US4418382A (en) Information exchange processor
JP4083987B2 (ja) 多重レベル接続識別を備えた通信システム
EP0383475A2 (en) Shared resource arbitration
US6282598B1 (en) PCI bus system wherein target latency information are transmitted along with a retry request
EP0293860B1 (en) Peripheral controller and adapter interface
US6006287A (en) DMA transfer of an interleaved stream
CA2527428A1 (en) System for allocating minimum and maximum bandwidths
JPS6048791B2 (ja) アクセス制御装置
JPH09319699A (ja) バスシステム
JP2002269032A (ja) バスアービタ
JP2007122410A (ja) バス調停回路及びバス調停方法
JPH05282242A (ja) バス制御方式
JPH11504741A (ja) 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置
JPH11232215A (ja) バスコントローラ、バスマスタ装置及びバス制御システムの制御方法
JPH07210320A (ja) ファイル装置用多重化インタフェース及びその制御方法
KR100499350B1 (ko) 다중및단일채널을갖는다이렉트메모리억세스의데이터전송방법
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
JPH043239A (ja) バス制御装置
US20050165988A1 (en) Bus communication system
JPH0381855A (ja) データ転送装置
KR19980083753A (ko) 마스터-슬레이브간의 멀티플렉싱 프로토콜
JPH0690242A (ja) アクセス調停方式
JPH09171496A (ja) データ転送制御方式
KR20000039889A (ko) 교환기에서 프로세서간의 메시지 송신점유 방법
JPH05342148A (ja) バス調停システム

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050304

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050322

A521 Written amendment

Effective date: 20050425

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061219

A61 First payment of annual fees (during grant procedure)

Effective date: 20061227

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees