JPH05342182A - 分散処理システム - Google Patents
分散処理システムInfo
- Publication number
- JPH05342182A JPH05342182A JP31970192A JP31970192A JPH05342182A JP H05342182 A JPH05342182 A JP H05342182A JP 31970192 A JP31970192 A JP 31970192A JP 31970192 A JP31970192 A JP 31970192A JP H05342182 A JPH05342182 A JP H05342182A
- Authority
- JP
- Japan
- Prior art keywords
- data
- computer
- output
- transmission
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】
【目的】自系の出力が他系に影響されることのない分散
処理システムを提供することにある。 【構成】複数の計算機１１〜１Ｎと、計算機とバス２の
間にバッファメモリＢＵＦ４１〜４Ｎと、バスコントロ
ーラ５に発信元管理テーブルを設けている。ＢＵＦは自
系のデータ領域と各他系のデータ領域を、各系共通のア
ドレスによって区分している。計算機は出力データを自
系のデータ領域に書き込むまでで、ＢＵＦからの自系の
データ出力は、バスコントローラが発信元管理テーブル
にしたがい周期的に行う。たとえば、各ＢＵＦのデータ
領域ｅの発信元はＣＰＵ１１が予め割当てられている。
ＣＰＵ２が誤ってＢＵＦ４２のデータ領域ｅに書き込ん
でも、それがバスに出ることはなく、ＢＵＦ４１の出力
時に正しく書き改められる。
処理システムを提供することにある。 【構成】複数の計算機１１〜１Ｎと、計算機とバス２の
間にバッファメモリＢＵＦ４１〜４Ｎと、バスコントロ
ーラ５に発信元管理テーブルを設けている。ＢＵＦは自
系のデータ領域と各他系のデータ領域を、各系共通のア
ドレスによって区分している。計算機は出力データを自
系のデータ領域に書き込むまでで、ＢＵＦからの自系の
データ出力は、バスコントローラが発信元管理テーブル
にしたがい周期的に行う。たとえば、各ＢＵＦのデータ
領域ｅの発信元はＣＰＵ１１が予め割当てられている。
ＣＰＵ２が誤ってＢＵＦ４２のデータ領域ｅに書き込ん
でも、それがバスに出ることはなく、ＢＵＦ４１の出力
時に正しく書き改められる。
Description
【０００１】
【産業上の利用分野】本発明は、伝送路を介して複数の
計算機間でデータを伝送する分散処理システムに関し、
計算機の誤動作による他系への影響を防止するデータ伝
送システムに関する。
計算機間でデータを伝送する分散処理システムに関し、
計算機の誤動作による他系への影響を防止するデータ伝
送システムに関する。
【０００２】
【従来の技術】この種のデータ処理システムでは、複数
個の計算機が１つの入出力装置を共用している場合が少
なくない。また、このようなシステムは、計算機が演算
した制御信号を入出力装置を介してプラントに出力する
ことによって、そのプラントを制御するために多く用い
られる。
個の計算機が１つの入出力装置を共用している場合が少
なくない。また、このようなシステムは、計算機が演算
した制御信号を入出力装置を介してプラントに出力する
ことによって、そのプラントを制御するために多く用い
られる。
【０００３】しかし、入出力装置に対して複数の計算機
がアクセスすべきアドレス以外のアドレスに対してデー
タを出力することは容易に考えられる。このような事態
は、プラントを安全に制御する上からは絶対に避ける必
要がある。
がアクセスすべきアドレス以外のアドレスに対してデー
タを出力することは容易に考えられる。このような事態
は、プラントを安全に制御する上からは絶対に避ける必
要がある。
【０００４】図１に典型的なデータ処理システムを示
す。この図では、Ｎ台の計算機１１〜１Ｎがバス２を介
して入出力装置３（３１〜３Ｎ）との間でデータのやり
とりを行う。たとえば計算機１１の出力データは、自己
のプログラムによって指定されたアドレスの出力装置に
出力する。このとき出力データは他の計算機にもブロー
ドキャストされる。
す。この図では、Ｎ台の計算機１１〜１Ｎがバス２を介
して入出力装置３（３１〜３Ｎ）との間でデータのやり
とりを行う。たとえば計算機１１の出力データは、自己
のプログラムによって指定されたアドレスの出力装置に
出力する。このとき出力データは他の計算機にもブロー
ドキャストされる。
【０００５】また各計算機間でバス２を介してデータの
やりとりを行う。発信元の計算機はデータを他の計算機
にブロードキャストするが、その際、各計算機共通のア
ドレスを指定して各計算機のメモリエリアに書き込む。
やりとりを行う。発信元の計算機はデータを他の計算機
にブロードキャストするが、その際、各計算機共通のア
ドレスを指定して各計算機のメモリエリアに書き込む。
【０００６】
【発明が解決しようとする課題】図１の例において、自
系の計算機から他系の計算機にデータを伝送する場合
に、たとえば計算機１１が書き込むエリアに誤って計算
機１２が書き込むと、計算機１１による正しいデータは
失われ、各計算機が扱うデータ系や出力装置にも誤動作
が波及する。このようなことはプログラムミスやシステ
ムの改造時などに生じることが多い。
系の計算機から他系の計算機にデータを伝送する場合
に、たとえば計算機１１が書き込むエリアに誤って計算
機１２が書き込むと、計算機１１による正しいデータは
失われ、各計算機が扱うデータ系や出力装置にも誤動作
が波及する。このようなことはプログラムミスやシステ
ムの改造時などに生じることが多い。
【０００７】本発明の目的は、自系の出力が他系に影響
されることのない分散処理システムを提供することにあ
る。
されることのない分散処理システムを提供することにあ
る。
【０００８】
【課題を解決するための手段】本発明は各計算機間で直
接データ伝送するのではなく、各計算機側にバッファ装
置設け、このバッファ装置をバスコントローラの管理下
においてデータ伝送する。すなわち、データ伝送系を計
算機に対して独立させるところに特徴があり、以下のよ
うに構成されている。
接データ伝送するのではなく、各計算機側にバッファ装
置設け、このバッファ装置をバスコントローラの管理下
においてデータ伝送する。すなわち、データ伝送系を計
算機に対して独立させるところに特徴があり、以下のよ
うに構成されている。
【０００９】本発明の構成は、自律的に処理する複数の
計算機と、自系の計算機の出力を伝送路を介して他系の
計算機にデータ伝送する分散処理システムにおいて、前
記複数の計算機の各々と前記伝送路の間に、共通のアド
レスによって区分される自己の計算機のデータ領域（以
下、自系データ領域）と他の計算機各々のデータ領域
（以下、他系データ領域）を有しデータを記憶する分散
形共有メモリ（以下、バッファメモリと呼ぶ）と、デー
タの伝送指令に応じて前記バッファメモリとバス間のデ
ータの授受を制御する入出力ゲートと、前記入出力ゲー
トの開閉を、他のバッファメモリの前記他系データ領域
の一に対し、該一の領域と同一アドレスの前記自系デー
タ領域を有する唯一のバッファメモリを発信元に割当
て、該発信元の前記自系データ領域のデータが送出され
るように制御する前記伝送指令を出力する伝送路コント
ローラを設けている。
計算機と、自系の計算機の出力を伝送路を介して他系の
計算機にデータ伝送する分散処理システムにおいて、前
記複数の計算機の各々と前記伝送路の間に、共通のアド
レスによって区分される自己の計算機のデータ領域（以
下、自系データ領域）と他の計算機各々のデータ領域
（以下、他系データ領域）を有しデータを記憶する分散
形共有メモリ（以下、バッファメモリと呼ぶ）と、デー
タの伝送指令に応じて前記バッファメモリとバス間のデ
ータの授受を制御する入出力ゲートと、前記入出力ゲー
トの開閉を、他のバッファメモリの前記他系データ領域
の一に対し、該一の領域と同一アドレスの前記自系デー
タ領域を有する唯一のバッファメモリを発信元に割当
て、該発信元の前記自系データ領域のデータが送出され
るように制御する前記伝送指令を出力する伝送路コント
ローラを設けている。
【００１０】
【作用】本発明は以上のように構成されているので、計
算機の出力処理は各々のバッファメモリまでである。バ
ッファメモリから他系の計算機のバッファメモリへのデ
ータ伝送は、伝送路コントローラによって管理される。
伝送路コントローラは、各バッファメモリに共通で各計
算機単位にユニークなエリアの各アドレスと発信元を１
対１に管理しているので、誤って計算機が自己のバッフ
ァメモリの他系のエリアに書き込んでも、このデータが
外部に出力されることはない。
算機の出力処理は各々のバッファメモリまでである。バ
ッファメモリから他系の計算機のバッファメモリへのデ
ータ伝送は、伝送路コントローラによって管理される。
伝送路コントローラは、各バッファメモリに共通で各計
算機単位にユニークなエリアの各アドレスと発信元を１
対１に管理しているので、誤って計算機が自己のバッフ
ァメモリの他系のエリアに書き込んでも、このデータが
外部に出力されることはない。
【００１１】本発明によれば、計算機の誤動作の波及を
防止できる効果がある。また、システム設計時に他系の
トラブルを意識する必要がない。
防止できる効果がある。また、システム設計時に他系の
トラブルを意識する必要がない。
【００１２】
【実施例】以下本発明の実施例を図面に基づいて説明す
る。図２に本発明の一実施例を示す。各計算機１１〜１
Ｎとバス間に設けられたバッファ装置４１，４２，…４
Ｎはバス２を介して入出力装置群３，バスコントローラ
５と接続されている。各バッファ装置４１〜４Ｎは、入
出力装置群３で必要なデータ量と各計算機間でのデータ
伝送に要するデータ量を記憶するに十分な記憶装置を持
つメモリを内蔵する。これらのデータの発信元をバスコ
ントローラ５内の発信元管理テーブル６に登録する。発
信元管理テーブル６の構成例を図３および図４に示す。
入力装置310は各計算機で共用するが、出力装置３１１
〜３１Ｎは各計算機に対応するように割当てる。また計
算機間でデータ授受するデータも出力する計算機を発信
元として登録する。発信元管理テーブル６にはバス２経
由で入出力装置群３とバッファ装置４１〜４Ｎ間のデー
タを周期的に転送する時のアドレスと対応するアドレス
ａ，ｂ，〜ｇを付けておく。転送アドレスがａのときは
入力装置３１０から各バッファ装置４１〜４Ｎにデータ
を転送する。転送アドレスがｂのときはバッファ装置４
１から出力装置３１１に出力する。このとき同時にバッ
ファ装置４２〜４Ｎにもブロードキャストされる。転送
アドレスがｅの時はバッファ装置４１からバッファ装置
４２〜４Ｎに転送される。かくして入出力装置とバッフ
ァ装置間、およびバッファ装置間同士のデータ伝送が行
われる。
る。図２に本発明の一実施例を示す。各計算機１１〜１
Ｎとバス間に設けられたバッファ装置４１，４２，…４
Ｎはバス２を介して入出力装置群３，バスコントローラ
５と接続されている。各バッファ装置４１〜４Ｎは、入
出力装置群３で必要なデータ量と各計算機間でのデータ
伝送に要するデータ量を記憶するに十分な記憶装置を持
つメモリを内蔵する。これらのデータの発信元をバスコ
ントローラ５内の発信元管理テーブル６に登録する。発
信元管理テーブル６の構成例を図３および図４に示す。
入力装置310は各計算機で共用するが、出力装置３１１
〜３１Ｎは各計算機に対応するように割当てる。また計
算機間でデータ授受するデータも出力する計算機を発信
元として登録する。発信元管理テーブル６にはバス２経
由で入出力装置群３とバッファ装置４１〜４Ｎ間のデー
タを周期的に転送する時のアドレスと対応するアドレス
ａ，ｂ，〜ｇを付けておく。転送アドレスがａのときは
入力装置３１０から各バッファ装置４１〜４Ｎにデータ
を転送する。転送アドレスがｂのときはバッファ装置４
１から出力装置３１１に出力する。このとき同時にバッ
ファ装置４２〜４Ｎにもブロードキャストされる。転送
アドレスがｅの時はバッファ装置４１からバッファ装置
４２〜４Ｎに転送される。かくして入出力装置とバッフ
ァ装置間、およびバッファ装置間同士のデータ伝送が行
われる。
【００１３】図５はバスコントローラと入出力ゲートの
具体的例を示す。バスコントローラ５は転送アドレス信
号７を生成するアドレスカウンタ５１と発信元管理テー
ブルを収納するメモリ５２、および前記メモリ５２から
出力される発信元情報１０を解読するデコーダ５３より
構成される。前記デコーダ１１は発信元となり得る入力
装置３１０，バッファ装置４１１〜４１Ｎのデータをデ
ータバス１２に乗せるゲート(３１００，４３１〜４３
Ｎ)、およびデータバス１２上のデータを出力装置３１
１〜３１Ｎ，バッファ装置４１〜４Ｎ内のバッファメモ
リ４１１〜４１Ｎに取り込むゲート(３１１０〜３１Ｎ
Ｎ,４２１〜４２Ｎ）を制御するゲート制御信号１３を
出力する。
具体的例を示す。バスコントローラ５は転送アドレス信
号７を生成するアドレスカウンタ５１と発信元管理テー
ブルを収納するメモリ５２、および前記メモリ５２から
出力される発信元情報１０を解読するデコーダ５３より
構成される。前記デコーダ１１は発信元となり得る入力
装置３１０，バッファ装置４１１〜４１Ｎのデータをデ
ータバス１２に乗せるゲート(３１００，４３１〜４３
Ｎ)、およびデータバス１２上のデータを出力装置３１
１〜３１Ｎ，バッファ装置４１〜４Ｎ内のバッファメモ
リ４１１〜４１Ｎに取り込むゲート(３１１０〜３１Ｎ
Ｎ,４２１〜４２Ｎ）を制御するゲート制御信号１３を
出力する。
【００１４】本実施例では下記の如く動作する。
【００１５】（１）入力装置３１０からデータを各計算
機側に伝送するときは、アドレスカウンタ５１の値はａ
となりメモリ５２は発信元が入力装置３１０であること
を示すデータを出す。このデータはデコーダ５３で解読
され、ゲート３１００を開く信号１３０が出る。バッフ
ァ装置４１〜４Ｎ内の出力ゲート４３１〜４３Ｎを開く
信号１３１〜１３Ｎは出力されない。したがって、１３
１〜１３Ｎの信号の逆の動作をする入力ゲート４２１〜
４２Ｎが開きバッファメモリ４１１〜４１Ｎの予め特定
されたアドレスにそのデータが書き込まれる。
機側に伝送するときは、アドレスカウンタ５１の値はａ
となりメモリ５２は発信元が入力装置３１０であること
を示すデータを出す。このデータはデコーダ５３で解読
され、ゲート３１００を開く信号１３０が出る。バッフ
ァ装置４１〜４Ｎ内の出力ゲート４３１〜４３Ｎを開く
信号１３１〜１３Ｎは出力されない。したがって、１３
１〜１３Ｎの信号の逆の動作をする入力ゲート４２１〜
４２Ｎが開きバッファメモリ４１１〜４１Ｎの予め特定
されたアドレスにそのデータが書き込まれる。
【００１６】（２）計算機側から出力装置へのデータ伝
送の場合、例えば４１から出力装置３１１へデータを出
力するときは、アドレスカウンタ５１のはｂとなり、メ
モリ５２からは発信元が計算機１１であることを示すデ
ータが出力される。このデータはデコーダ５３で解読さ
れ、ゲート４３１，３１１０を開く信号が出る。他のゲ
ート制御信号は出力されないため、３１１０以外の入出
力装置３内のゲートおよびバッファ装置４１以外のゲー
ト４３２〜４３Ｎはゲートを閉じている。このとき、バ
ッファ装置４１の入力ゲートは閉じ、他のバッファ装置
の入力ゲート４２２〜４２Ｎは開く。したがって、バッ
ファ装置４１のデータが出力装置311とバッファ装置４
２〜４Ｎに転送される。
送の場合、例えば４１から出力装置３１１へデータを出
力するときは、アドレスカウンタ５１のはｂとなり、メ
モリ５２からは発信元が計算機１１であることを示すデ
ータが出力される。このデータはデコーダ５３で解読さ
れ、ゲート４３１，３１１０を開く信号が出る。他のゲ
ート制御信号は出力されないため、３１１０以外の入出
力装置３内のゲートおよびバッファ装置４１以外のゲー
ト４３２〜４３Ｎはゲートを閉じている。このとき、バ
ッファ装置４１の入力ゲートは閉じ、他のバッファ装置
の入力ゲート４２２〜４２Ｎは開く。したがって、バッ
ファ装置４１のデータが出力装置311とバッファ装置４
２〜４Ｎに転送される。
【００１７】図６は本発明によるシステムに於て、任意
の計算機の異常（ハードウエア誤動作やプログラムミ
ス）により誤ったデータが他の計算機が扱うデータ系へ
波及しないことを説明するための図である。今、計算機
１２が誤動作し、計算機１１が出力すべきエリア（アド
レスｂ）へデータを書き込もうとしたとする。このと
き、計算機１２が書き込む対象はバッファ装置４２内の
メモリのエリアｂを指定することになる。ところがバス
コントローラ５によりｂのエリアのデータ発信元は計算
機１１と管理されているので、出力装置３１１０に転送
するときは計算機１１に接続されているバッファ装置４
１内のメモリのエリアｂのデータが出力装置３１１に転
送される。そして、計算機１２に接続されているバッフ
ァ装置４２内のメモリのエリアｂにも計算機１１のデー
タに書き換えられる。したがって、計算機１２の誤動作
による出力装置３１１への影響はなく、また他の計算機
が扱うデータ系にも誤動作が波及しない。この利点を生
かして各プロセッサ単位でのデバッグやサブシステム毎
の分割調整が可能である。
の計算機の異常（ハードウエア誤動作やプログラムミ
ス）により誤ったデータが他の計算機が扱うデータ系へ
波及しないことを説明するための図である。今、計算機
１２が誤動作し、計算機１１が出力すべきエリア（アド
レスｂ）へデータを書き込もうとしたとする。このと
き、計算機１２が書き込む対象はバッファ装置４２内の
メモリのエリアｂを指定することになる。ところがバス
コントローラ５によりｂのエリアのデータ発信元は計算
機１１と管理されているので、出力装置３１１０に転送
するときは計算機１１に接続されているバッファ装置４
１内のメモリのエリアｂのデータが出力装置３１１に転
送される。そして、計算機１２に接続されているバッフ
ァ装置４２内のメモリのエリアｂにも計算機１１のデー
タに書き換えられる。したがって、計算機１２の誤動作
による出力装置３１１への影響はなく、また他の計算機
が扱うデータ系にも誤動作が波及しない。この利点を生
かして各プロセッサ単位でのデバッグやサブシステム毎
の分割調整が可能である。
【００１８】上記の例は、計算機１１からバッファ装置
４１のエリアｂを介して出力装置３１１にデータ伝送す
る場合であるが、計算機間の伝送でも同様である。図３
や図４の発信元管理テーブル６に示すように、各バッフ
ァメモリのエリアｅは、計算機１１のバッファメモリ４
１を発信元に割当ている。すなわち、計算機１１からバ
ッファ４１のエリアｅに書き込まれたデータは、バスコ
ントローラ５の伝送指令に従って他系のバッファメモリ
４２〜４Ｎに伝送され、そのエリアｅに書き込まれる。
このエリアｅは、バッファメモリ４１が唯一の発信元に
管理されているから、計算機１２〜１Ｎが誤って自系の
エリアｅにミスデータを書いても出力されることはな
い。そして、バッファ４１が再びエリアｅの発信元とな
るタイミングに、このミスデータは正しく書き改められ
る。
４１のエリアｂを介して出力装置３１１にデータ伝送す
る場合であるが、計算機間の伝送でも同様である。図３
や図４の発信元管理テーブル６に示すように、各バッフ
ァメモリのエリアｅは、計算機１１のバッファメモリ４
１を発信元に割当ている。すなわち、計算機１１からバ
ッファ４１のエリアｅに書き込まれたデータは、バスコ
ントローラ５の伝送指令に従って他系のバッファメモリ
４２〜４Ｎに伝送され、そのエリアｅに書き込まれる。
このエリアｅは、バッファメモリ４１が唯一の発信元に
管理されているから、計算機１２〜１Ｎが誤って自系の
エリアｅにミスデータを書いても出力されることはな
い。そして、バッファ４１が再びエリアｅの発信元とな
るタイミングに、このミスデータは正しく書き改められ
る。
【００１９】以上説明したように、本発明は各計算機間
で直接データ伝送するのではなく、各計算機側にバッフ
ァ装置設け、このバッファ装置をバスコントローラの管
理下においてデータ伝送する。したがって、本発明では
複数の計算機が同一出力装置をアクセスすることを防止
できる。また任意のプロセッサの誤動作が他のプロセッ
サの出力装置に悪影響を与えることも防止できる。この
ことを利用し分散システムに於ける分割調整が可能とな
りシステムの現地調整期間の短縮や、主系オンライン下
におけるサブシステムの調整も可能となる。また入出力
装置をバスに接続しているため、システム機能追加によ
る増設も計算機とバッファ装置の増設と発信元管理テー
ブルの変更のみで対処することが可能となる。
で直接データ伝送するのではなく、各計算機側にバッフ
ァ装置設け、このバッファ装置をバスコントローラの管
理下においてデータ伝送する。したがって、本発明では
複数の計算機が同一出力装置をアクセスすることを防止
できる。また任意のプロセッサの誤動作が他のプロセッ
サの出力装置に悪影響を与えることも防止できる。この
ことを利用し分散システムに於ける分割調整が可能とな
りシステムの現地調整期間の短縮や、主系オンライン下
におけるサブシステムの調整も可能となる。また入出力
装置をバスに接続しているため、システム機能追加によ
る増設も計算機とバッファ装置の増設と発信元管理テー
ブルの変更のみで対処することが可能となる。
【００２０】
【発明の効果】本発明によれば、計算機に対してデータ
伝送系を独立できるので、分散処理している計算機の誤
動作が他系に波及することを防止でき、信頼性の高い分
散処理システムを提供できる。また、計算機単位に設計
や試験を行っても他系への影響を意識する必要がないの
で、分散処理単位の設計や試験が可能になり、システム
の構築や改造が容易になる。
伝送系を独立できるので、分散処理している計算機の誤
動作が他系に波及することを防止でき、信頼性の高い分
散処理システムを提供できる。また、計算機単位に設計
や試験を行っても他系への影響を意識する必要がないの
で、分散処理単位の設計や試験が可能になり、システム
の構築や改造が容易になる。
【図１】従来のシステム構成を示す図。
【図２】本発明の一実施例を示す構成図。
【図３】発信元管理テーブルの割当ての一例を示す説明
図。
図。
【図４】発信元管理テーブルの詳細な割当ての一例を示
す説明図。
す説明図。
【図５】図２のより詳細な一例を示す構成図。
【図６】本発明の動作を説明するための説明図。
１１〜１Ｎ…計算機、２…バス、３…入出力装置、３１
０…入力装置、３１１〜３１Ｎ…出力装置、５…バスコ
ントローラ、５１…アドレスカウンタ、５２…メモリ、
５３…デコーダ、６…発信元管理テーブル、４１〜４Ｎ
…バッファ装置、４１１〜４１Ｎ…バッファメモリ、４
３１〜４３Ｎ，３１００…出力ゲート、４２１〜４２
Ｎ，３１１０〜３１ＮＮ…入力ゲート。
０…入力装置、３１１〜３１Ｎ…出力装置、５…バスコ
ントローラ、５１…アドレスカウンタ、５２…メモリ、
５３…デコーダ、６…発信元管理テーブル、４１〜４Ｎ
…バッファ装置、４１１〜４１Ｎ…バッファメモリ、４
３１〜４３Ｎ，３１００…出力ゲート、４２１〜４２
Ｎ，３１１０〜３１ＮＮ…入力ゲート。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 梓沢 昇 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 吉田 長生 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 斉藤 裕 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 桜井 孝員 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 木谷 進 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 菊池 雄司 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内 (72)発明者 上金 良博 茨城県日立市大みか町五丁目２番１号 株 式会社日立製作所大みか工場内
Claims (5)
- 【請求項１】自律的に処理する複数の計算機と、前記計
算機の出力を伝送路を介して他の計算機にデータ伝送す
る分散処理システムにおいて、前記複数の計算機の各々
と前記伝送路の間に、共通のアドレスによって区分され
る自己の計算機のデータ領域（以下、自系データ領域）
と他の計算機各々のデータ領域（以下、他系データ領
域）を有しデータを記憶する分散形共有メモリ（以下、
バッファメモリと呼ぶ）と、データの伝送指令に応じて
前記バッファメモリとバス間のデータの授受を制御する
入出力ゲートと、前記入出力ゲートの開閉を、他のバッ
ファメモリの前記他系データ領域の一に対し、該一の領
域と同一アドレスの前記自系データ領域を有する唯一の
バッファメモリを発信元に割当て、該発信元の前記自系
データ領域のデータが送出されるように制御する前記伝
送指令を出力する伝送路コントローラを設け、該伝送路
コントローラの伝送指令に応じて各計算機間のデータ伝
送を行うことを特徴とする分散処理システム。 - 【請求項２】前記伝送路コントローラは前記入出力ゲー
トの一をデータが出力されるように制御する場合には、
他の入出力ゲートを全てデータが入力されるように制御
することを特徴とする請求項１記載の分散処理システ
ム。 - 【請求項３】前記発信元の割当ては、前記計算機から前
記伝送路コントローラの発信元管理手段に予め登録され
ることを特徴とする請求項１または２記載の分散処理シ
ステム。 - 【請求項４】前記伝送路コントローラは、前記伝送指令
を周期的に出力することを特徴とする請求項１〜３のい
ずれか１に記載の分散処理システム。 - 【請求項５】前記伝送路はバスで構成されることを特徴
とする請求項１〜４のいずれか１に記載の分散処理シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319701A JP2529069B2 (ja) | 1992-11-30 | 1992-11-30 | 分散処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319701A JP2529069B2 (ja) | 1992-11-30 | 1992-11-30 | 分散処理システム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15874281A Division JPS5860334A (ja) | 1981-10-07 | 1981-10-07 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05342182A true JPH05342182A (ja) | 1993-12-24 |
| JP2529069B2 JP2529069B2 (ja) | 1996-08-28 |
Family
ID=18113219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319701A Expired - Lifetime JP2529069B2 (ja) | 1992-11-30 | 1992-11-30 | 分散処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2529069B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123749A (ja) * | 1994-10-27 | 1996-05-17 | Fuji Electric Co Ltd | バスコントローラ |
-
1992
- 1992-11-30 JP JP4319701A patent/JP2529069B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08123749A (ja) * | 1994-10-27 | 1996-05-17 | Fuji Electric Co Ltd | バスコントローラ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2529069B2 (ja) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386402A (en) | Computer with dual vat buffers for accessing a common memory shared by a cache and a processor interrupt stack | |
| EP0159548B1 (en) | Lsi-microcomputer | |
| JPH02291044A (ja) | 大域データ複写および２レベルのアドレス変換装置を備えた多重プロセッサ・システム | |
| US5822761A (en) | Data processing system which controls operation of cache memory based and the address being accessed | |
| US4821169A (en) | Access verification arrangement for digital data processing system which has demand-paged memory with page crossing detection | |
| US5089953A (en) | Control and arbitration unit | |
| US6308244B1 (en) | Information processing apparatus with improved multiple memory access and control | |
| GB1437985A (ja) | ||
| JP2529069B2 (ja) | 分散処理システム | |
| US5008817A (en) | Method and apparatus for transferring addresses and information in a buffer memory and a common main storage device | |
| GB2331379A (en) | Controlling access to a shared memory by dual mapping | |
| US5483645A (en) | Cache access system for multiple requestors providing independent access to the cache arrays | |
| JPH0526222B2 (ja) | ||
| US5790892A (en) | Information handling system for modifying coherency response set to allow intervention of a read command so that the intervention is not allowed by the system memory | |
| US7676631B2 (en) | Methods for operating a CPU having an internal data cache | |
| JPS6250863B2 (ja) | ||
| KR0129793B1 (ko) | 태그 비트를 사용한 메모리 엑세스 장치 및 방법 | |
| JPH0322073A (ja) | データ転送制御装置 | |
| SU1541623A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
| JPH0391191A (ja) | マルチポートメモリ | |
| JP2754692B2 (ja) | データ処理装置 | |
| KR900009212Y1 (ko) | 어드레스 제어장치 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| JPS58115566A (ja) | 共用メモリのアクセス制御方式 | |
| JPH0664561B2 (ja) | 同時書込み回路 |