JPH04330541A - 共通データ転送システム - Google Patents
共通データ転送システムInfo
- Publication number
- JPH04330541A JPH04330541A JP3038827A JP3882791A JPH04330541A JP H04330541 A JPH04330541 A JP H04330541A JP 3038827 A JP3038827 A JP 3038827A JP 3882791 A JP3882791 A JP 3882791A JP H04330541 A JPH04330541 A JP H04330541A
- Authority
- JP
- Japan
- Prior art keywords
- common
- common table
- devices
- system bus
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims description 10
- 230000005540 biological transmission Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 35
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はそれぞれ共通データを格
納するための共通テーブルを備え、システムバスに接続
された３つ以上の装置からなるシステムであって、常時
、前記装置のうちの所定の２つが共通テーブルを相互に
読み書きしてその内容を更新しても、他の装置が前記２
つの装置側の負担を増すことなく２つの装置の共通テー
ブルの更新内容を共有し得るようにした共通データ転送
システムに関する。なお以下各図において同一の符号は
同一もしくは相当部分を示す。
納するための共通テーブルを備え、システムバスに接続
された３つ以上の装置からなるシステムであって、常時
、前記装置のうちの所定の２つが共通テーブルを相互に
読み書きしてその内容を更新しても、他の装置が前記２
つの装置側の負担を増すことなく２つの装置の共通テー
ブルの更新内容を共有し得るようにした共通データ転送
システムに関する。なお以下各図において同一の符号は
同一もしくは相当部分を示す。
【０００２】
【従来の技術】図１は本発明の一実施例としてのシステ
ム構成図であるが、以下この図を流用して従来の技術を
説明する。同図において、１はホストとしての稼動系Ｃ
ＰＵボード、２は同じくホストとしての待機系ＣＰＵボ
ード、３は通信アダプタ、９はこの各ボード１〜３を結
合するシステムバスである。ここで各々のボード１〜３
はプロセッサ４，メモリ５を持ち、プロセッサバス８を
介し内部メモリ，レジスタのアクセスを行い、バス制御
回路７を通じ、他のボードのマスタやスレーブとなる。 なおＣＢはこの系が外部と通信するための通信ケーブル
で、この通信ケーブルは通信アダプタ３内の通信インタ
フェース回路ＩＦを介してそのシステムバス８に結合さ
れている。この系では常時は稼動系ＣＰＵ１が通信アダ
プタ３，通信ケーブルＣＢを介して外部と交信を行うが
、稼動系ＣＰＵボード１に何らかの異常が生じた場合、
該ボード１の動作を停止させ、新たに待機系ＣＰＵボー
ド２を稼動系に切換えて外部との交信を継続する。 通信アダプタ３は、このような際の通信制御を行うほか
、稼動系ＣＰＵボード１と待機系ＣＰＵボード２とが共
有すべきデータをこの両ボード１，２に書込む等の動作
を行う。なおこの図１の共通テーブル６は、前記３つの
ボード１，２，３内のメモリ５に割当てられた領域で、
この３つのボード１〜３が共有すべきデータ、例えば外
部との通信制御を行うために必要なデータ等の格納され
る領域であるものとする。
ム構成図であるが、以下この図を流用して従来の技術を
説明する。同図において、１はホストとしての稼動系Ｃ
ＰＵボード、２は同じくホストとしての待機系ＣＰＵボ
ード、３は通信アダプタ、９はこの各ボード１〜３を結
合するシステムバスである。ここで各々のボード１〜３
はプロセッサ４，メモリ５を持ち、プロセッサバス８を
介し内部メモリ，レジスタのアクセスを行い、バス制御
回路７を通じ、他のボードのマスタやスレーブとなる。 なおＣＢはこの系が外部と通信するための通信ケーブル
で、この通信ケーブルは通信アダプタ３内の通信インタ
フェース回路ＩＦを介してそのシステムバス８に結合さ
れている。この系では常時は稼動系ＣＰＵ１が通信アダ
プタ３，通信ケーブルＣＢを介して外部と交信を行うが
、稼動系ＣＰＵボード１に何らかの異常が生じた場合、
該ボード１の動作を停止させ、新たに待機系ＣＰＵボー
ド２を稼動系に切換えて外部との交信を継続する。 通信アダプタ３は、このような際の通信制御を行うほか
、稼動系ＣＰＵボード１と待機系ＣＰＵボード２とが共
有すべきデータをこの両ボード１，２に書込む等の動作
を行う。なおこの図１の共通テーブル６は、前記３つの
ボード１，２，３内のメモリ５に割当てられた領域で、
この３つのボード１〜３が共有すべきデータ、例えば外
部との通信制御を行うために必要なデータ等の格納され
る領域であるものとする。
【０００３】ところで、稼動系ＣＰＵボード１と通信ア
ダプタ３との間で共通テーブル６を介して変換された情
報を常に待機系ＣＰＵボード２が認知する方法として以
下の方法が考えられる。 （１）稼動系ＣＰＵボード１のＣＰＵ４が稼動系の共通
テーブル６内における通信アダプタ３との交換情報を変
更した時は、待機系ＣＰＵボード２内の共通テーブル６
も書換える。 （２）待機系のＣＰＵ４が稼動系の共通テーブル６を定
周期で監視し、稼動系のＣＰＵ４によりその共通テーブ
ル６が書換えられた時に、待機系のＣＰＵ４が待機系内
の共通テーブル４を書換える。 （３）通信アダプタ３内のＣＰＵ４が稼動系ＣＰＵボー
ド１の共通テーブル６をリードし、その内容に変更があ
った場合に待機系ＣＰＵボード２の共通テーブル６も書
換える。
ダプタ３との間で共通テーブル６を介して変換された情
報を常に待機系ＣＰＵボード２が認知する方法として以
下の方法が考えられる。 （１）稼動系ＣＰＵボード１のＣＰＵ４が稼動系の共通
テーブル６内における通信アダプタ３との交換情報を変
更した時は、待機系ＣＰＵボード２内の共通テーブル６
も書換える。 （２）待機系のＣＰＵ４が稼動系の共通テーブル６を定
周期で監視し、稼動系のＣＰＵ４によりその共通テーブ
ル６が書換えられた時に、待機系のＣＰＵ４が待機系内
の共通テーブル４を書換える。 （３）通信アダプタ３内のＣＰＵ４が稼動系ＣＰＵボー
ド１の共通テーブル６をリードし、その内容に変更があ
った場合に待機系ＣＰＵボード２の共通テーブル６も書
換える。
【０００４】
【発明が解決しようとする課題】しかしながら従来の技
術で述べた（１）〜（３）の方法により待機系内の共通
テーブルを管理する場合、待機系を意識した制御が必要
となり、管理が複雑となる。また待機系の共通テーブル
が複数あるシステムにおいては、その待機系の共通テー
ブルも全て書換えなければならないので、ＣＰＵの負荷
が増大したり、本来のホスト（ＣＰＵボード）と通信ア
ダプタ間の情報交換とは別にバスのアクセスが増えるた
めに、システム全体の性能に影響を与える。さらに従来
の方法ではホストと通信アダプタ間で情報交換が行われ
ても待機系の共通テーブルが書換わらないことがあると
いった問題がある。そこで本発明は上述の問題を解消で
きる共通データ転送システムを提供することを課題とす
る。
術で述べた（１）〜（３）の方法により待機系内の共通
テーブルを管理する場合、待機系を意識した制御が必要
となり、管理が複雑となる。また待機系の共通テーブル
が複数あるシステムにおいては、その待機系の共通テー
ブルも全て書換えなければならないので、ＣＰＵの負荷
が増大したり、本来のホスト（ＣＰＵボード）と通信ア
ダプタ間の情報交換とは別にバスのアクセスが増えるた
めに、システム全体の性能に影響を与える。さらに従来
の方法ではホストと通信アダプタ間で情報交換が行われ
ても待機系の共通テーブルが書換わらないことがあると
いった問題がある。そこで本発明は上述の問題を解消で
きる共通データ転送システムを提供することを課題とす
る。
【０００５】
【課題を解決するための手段】前記の課題を解決するた
めに請求項１の共通データ転送システムは、『それぞれ
システムバス（９など）に接続された３つ以上の装置（
稼動系ＣＰＵボード１，待機系ＣＰＵボード２，通信ア
ダプタ３など）からなり、この各装置はＣＰＵ（４など
）と、この各装置に共通の情報を格納するための共通テ
ーブル（６など）を備え、常時、前記装置のうちの所定
の２つ（稼動系ＣＰＵボード１および通信アダプタ３な
ど）が前記システムバスを介し相互の共通テーブルのデ
ータを読み書きするシステムであって、前記装置のうち
、前記２つの装置を除く他の装置（待機系ＣＰＵボード
２など）は前記システムバスを監視し、該バス上の前記
読み書きされる共通テーブルのデータを自身の前記共通
テーブルに書込む』ようにし、また
めに請求項１の共通データ転送システムは、『それぞれ
システムバス（９など）に接続された３つ以上の装置（
稼動系ＣＰＵボード１，待機系ＣＰＵボード２，通信ア
ダプタ３など）からなり、この各装置はＣＰＵ（４など
）と、この各装置に共通の情報を格納するための共通テ
ーブル（６など）を備え、常時、前記装置のうちの所定
の２つ（稼動系ＣＰＵボード１および通信アダプタ３な
ど）が前記システムバスを介し相互の共通テーブルのデ
ータを読み書きするシステムであって、前記装置のうち
、前記２つの装置を除く他の装置（待機系ＣＰＵボード
２など）は前記システムバスを監視し、該バス上の前記
読み書きされる共通テーブルのデータを自身の前記共通
テーブルに書込む』ようにし、また
【０００６】請求項２の共通データ転送システムでは、
請求項１に記載の共通データ転送システムにおいて、『
前記他の装置は、他の装置である旨の（スイッチ３０な
どへの）設定に基づいて、前記システムバス上の前記共
通テーブルに対するアドレス信号（１４など）を（アド
レスデコーダ２０などを介し）解読したときは、前記シ
ステムバス上のデイレクション信号（１５など）をライ
ト信号（ライトパルス１８など）に変換する手段（待機
系共通テーブル・ライトパルス制御回路２３など）を介
して前記の書込を行う』ようにする。
請求項１に記載の共通データ転送システムにおいて、『
前記他の装置は、他の装置である旨の（スイッチ３０な
どへの）設定に基づいて、前記システムバス上の前記共
通テーブルに対するアドレス信号（１４など）を（アド
レスデコーダ２０などを介し）解読したときは、前記シ
ステムバス上のデイレクション信号（１５など）をライ
ト信号（ライトパルス１８など）に変換する手段（待機
系共通テーブル・ライトパルス制御回路２３など）を介
して前記の書込を行う』ようにする。
【０００７】
【作 用】システムバス９上のアドレス信号１４を監
視し、稼動系ＣＰＵボード１と通信アダプタ３間の共通
テーブルのアクセスを解読し、システムバス上のディレ
クション信号（リード・ライト信号）１５をライト信号
パルス１８に変換し、システムバス９上のデータを取込
む手段を少なくとも待機系ＣＰＵボード２が備えて、自
身の共通テーブル６を更新するようにすることで稼動系
ＣＰＵボード１あるいは通信アダプタ３のＣＰＵの負担
を軽減する。
視し、稼動系ＣＰＵボード１と通信アダプタ３間の共通
テーブルのアクセスを解読し、システムバス上のディレ
クション信号（リード・ライト信号）１５をライト信号
パルス１８に変換し、システムバス９上のデータを取込
む手段を少なくとも待機系ＣＰＵボード２が備えて、自
身の共通テーブル６を更新するようにすることで稼動系
ＣＰＵボード１あるいは通信アダプタ３のＣＰＵの負担
を軽減する。
【０００８】
【実施例】以下図１ないし図３に基づいて本発明の実施
例を説明する。図１においては、本発明に関わるデータ
転送の流れが破線矢印で示されている。本発明では、各
ボード１〜３の共通テーブル６の内容は最終的には稼動
系ＣＰＵボード１および通信アダプタ３内の各ＣＰＵ４
によって管理される形になる。通信アダプタ３が稼動系
ＣＰＵボード１内の共通テーブル６にライトする場合、
共通テーブル６のアドレスを待機系ＣＰＵボード２につ
いても同じ領域に見えるようにマッピングすることによ
り、通信アダプタ３は同じデータを稼動系，待機系の各
ＣＰＵボード１，２内の共通テーブル６に書込む。逆に
通信アダプタ３が稼動系ＣＰＵボード１内の共通テーブ
ル６をリードする場合、図１の破線矢印のように通信ア
ダプタ３内のＣＰＵはデータを通常と同様に取込むが、
同時に待機系ＣＰＵボード２内はこのデータを自身の共
通テーブル６にライトする。
例を説明する。図１においては、本発明に関わるデータ
転送の流れが破線矢印で示されている。本発明では、各
ボード１〜３の共通テーブル６の内容は最終的には稼動
系ＣＰＵボード１および通信アダプタ３内の各ＣＰＵ４
によって管理される形になる。通信アダプタ３が稼動系
ＣＰＵボード１内の共通テーブル６にライトする場合、
共通テーブル６のアドレスを待機系ＣＰＵボード２につ
いても同じ領域に見えるようにマッピングすることによ
り、通信アダプタ３は同じデータを稼動系，待機系の各
ＣＰＵボード１，２内の共通テーブル６に書込む。逆に
通信アダプタ３が稼動系ＣＰＵボード１内の共通テーブ
ル６をリードする場合、図１の破線矢印のように通信ア
ダプタ３内のＣＰＵはデータを通常と同様に取込むが、
同時に待機系ＣＰＵボード２内はこのデータを自身の共
通テーブル６にライトする。
【０００９】図２は稼動系ＣＰＵボード１および待機系
ＣＰＵボード２内の各共通テーブル６のアクセスを制御
する回路を示す。稼動系，待機系の各ＣＰＵボード１，
２はシステムバス９からアドレス信号１４を入力し、ア
ドレスデコーダ２０により、共通テーブル６の領域がア
クセスされたことを示す共通テーブルセレクト信号２７
を出力する。この共通テーブルセレクト信号２７および
、システムバス９上のディレクション信号（リード・ラ
イト信号）１５により、外部データを共通テーブル６に
転送するタイミングを作るライトパルス１８、共通テー
ブル６からシステムバス９にデータを転送するタイミン
グを作るリードパルス１９を生成する。当該のＣＰＵボ
ードが稼動系ＣＰＵボード１か待機系ＣＰＵボード２か
の設定はスイッチ３０により識別され（この例では‘Ｈ
’で稼動系、‘Ｌ’で待機系とする）、稼動系の共通テ
ーブル・リード・ライトパルス制御回路２２か、待機系
の共通テーブル・ライトパルス制御回路２３のどちらか
が選択される。稼動系の共通テーブル・リード・ライト
パルス制御回路２２はシステムバス９からのディレクシ
ョン信号１５のリード，ライトに応じて、正しく夫々リ
ードパルス１９，ライトパルス１８を生成しているが、
待機系の共通テーブル・ライトパルス制御回路２３はデ
ィレクション信号がリード方向の時でもリードパルス１
９を出力せず、ライトパルス１９を発生させる。
ＣＰＵボード２内の各共通テーブル６のアクセスを制御
する回路を示す。稼動系，待機系の各ＣＰＵボード１，
２はシステムバス９からアドレス信号１４を入力し、ア
ドレスデコーダ２０により、共通テーブル６の領域がア
クセスされたことを示す共通テーブルセレクト信号２７
を出力する。この共通テーブルセレクト信号２７および
、システムバス９上のディレクション信号（リード・ラ
イト信号）１５により、外部データを共通テーブル６に
転送するタイミングを作るライトパルス１８、共通テー
ブル６からシステムバス９にデータを転送するタイミン
グを作るリードパルス１９を生成する。当該のＣＰＵボ
ードが稼動系ＣＰＵボード１か待機系ＣＰＵボード２か
の設定はスイッチ３０により識別され（この例では‘Ｈ
’で稼動系、‘Ｌ’で待機系とする）、稼動系の共通テ
ーブル・リード・ライトパルス制御回路２２か、待機系
の共通テーブル・ライトパルス制御回路２３のどちらか
が選択される。稼動系の共通テーブル・リード・ライト
パルス制御回路２２はシステムバス９からのディレクシ
ョン信号１５のリード，ライトに応じて、正しく夫々リ
ードパルス１９，ライトパルス１８を生成しているが、
待機系の共通テーブル・ライトパルス制御回路２３はデ
ィレクション信号がリード方向の時でもリードパルス１
９を出力せず、ライトパルス１９を発生させる。
【００１０】図３は通信アダプタ３が稼動系ＣＰＵボー
ド１内の共通テーブル６をリードする際の主要な信号の
タイミングを示す。稼動系の共通テーブル・リード・ラ
イトパルス制御回路２２および待機系の共通テーブル・
ライトパルス制御回路２３は稼動系ＣＰＵボード１の共
通テーブル６をリードするタイミングで待機系ＣＰＵボ
ード２の共通テーブル６にライトするようにしているた
め、稼動系では待機系のライトが終了するタイミングを
考慮したリードパルス１９（アクティブ‘Ｌ’）を出力
し、待機系では稼動系からのデータがバスに出力され確
定した後にライトパルス１８（アクティブ‘Ｌ’）を出
力する。稼動系および待機系の共通テーブルのデータバ
ッファ制御部２５，２６は前記の共通テーブルセレクト
信号２７（アクティブ‘Ｌ’）とリード，ライトパルス
１８，１９による稼動系あるいは待機系のデータの方向
とタイミングを利用し、データ１６を制御する。
ド１内の共通テーブル６をリードする際の主要な信号の
タイミングを示す。稼動系の共通テーブル・リード・ラ
イトパルス制御回路２２および待機系の共通テーブル・
ライトパルス制御回路２３は稼動系ＣＰＵボード１の共
通テーブル６をリードするタイミングで待機系ＣＰＵボ
ード２の共通テーブル６にライトするようにしているた
め、稼動系では待機系のライトが終了するタイミングを
考慮したリードパルス１９（アクティブ‘Ｌ’）を出力
し、待機系では稼動系からのデータがバスに出力され確
定した後にライトパルス１８（アクティブ‘Ｌ’）を出
力する。稼動系および待機系の共通テーブルのデータバ
ッファ制御部２５，２６は前記の共通テーブルセレクト
信号２７（アクティブ‘Ｌ’）とリード，ライトパルス
１８，１９による稼動系あるいは待機系のデータの方向
とタイミングを利用し、データ１６を制御する。
【００１１】
【発明の効果】本発明によれば、それぞれシステムバス
９に接続された３つ以上の装置（稼動系ＣＰＵボード１
，待機系ＣＰＵボード２，通信アダプタ３など）からな
り、この各装置はＣＰＵ４と、この各装置に共通の情報
を格納するための共通テーブル６を備え、常時、前記装
置のうちの所定の２つ（稼動系ＣＰＵボード１および通
信アダプタ３）が前記システムバス９を介し相互の共通
テーブル６のデータを読み書きするシステムであって、
前記装置のうち、前記２つの装置を除く他の装置（待機
系ＣＰＵボード２）は、他の装置である旨のスイッチ３
０への設定に基づいて、前記システムバス９上の前記共
通テーブル６に対するアドレス信号１４をアドレスデコ
ーダ２０を介し解読したときは、前記システムバス９上
のディレクション信号１５をライトパルス１８に変換す
る待機系共通テーブル・ライトパルス制御回路２３を介
して前記システムバス上の前記読み書きされる共通テー
ブルのデータを自身の前記共通テーブルに書込むように
したので、簡単な回路を用いることにより、通信アダプ
タが稼動系の共通テーブルをリードするときでも待機系
の共通テーブルにそのデータが書込まれ、共通テーブル
を介しての稼動系ＣＰＵボードと通信アダプタとの情報
交換動作において、待機系ＣＰＵボードを意識した制御
をせずとも待機系ＣＰＵボードが常にシステムバス経由
での共通テーブルデータの交換情報を認識することが可
能となる。待機系の共通テーブルが複数あるようなシス
テムにおいても、通信アダプタ側のリードで待機系の全
ての共通テーブルが書換わるので、通信アダプタに及ぼ
す性能面での影響もない。
９に接続された３つ以上の装置（稼動系ＣＰＵボード１
，待機系ＣＰＵボード２，通信アダプタ３など）からな
り、この各装置はＣＰＵ４と、この各装置に共通の情報
を格納するための共通テーブル６を備え、常時、前記装
置のうちの所定の２つ（稼動系ＣＰＵボード１および通
信アダプタ３）が前記システムバス９を介し相互の共通
テーブル６のデータを読み書きするシステムであって、
前記装置のうち、前記２つの装置を除く他の装置（待機
系ＣＰＵボード２）は、他の装置である旨のスイッチ３
０への設定に基づいて、前記システムバス９上の前記共
通テーブル６に対するアドレス信号１４をアドレスデコ
ーダ２０を介し解読したときは、前記システムバス９上
のディレクション信号１５をライトパルス１８に変換す
る待機系共通テーブル・ライトパルス制御回路２３を介
して前記システムバス上の前記読み書きされる共通テー
ブルのデータを自身の前記共通テーブルに書込むように
したので、簡単な回路を用いることにより、通信アダプ
タが稼動系の共通テーブルをリードするときでも待機系
の共通テーブルにそのデータが書込まれ、共通テーブル
を介しての稼動系ＣＰＵボードと通信アダプタとの情報
交換動作において、待機系ＣＰＵボードを意識した制御
をせずとも待機系ＣＰＵボードが常にシステムバス経由
での共通テーブルデータの交換情報を認識することが可
能となる。待機系の共通テーブルが複数あるようなシス
テムにおいても、通信アダプタ側のリードで待機系の全
ての共通テーブルが書換わるので、通信アダプタに及ぼ
す性能面での影響もない。
【図１】本発明の一実施例としてのシステム構成図
【図
２】同じく共通テーブルのアクセス制御回路の構成図
２】同じく共通テーブルのアクセス制御回路の構成図
【図３】図２の動作説明用のタイムチャート
１ 稼動系ＣＰＵボード
２ 待機系ＣＰＵボード
３ 通信アダプタ
４ ＣＰＵ
５ メモリ
６ 共通テーブル
７ バス制御回路
８ プロセッサバス
９ システムバス
１４ アドレス信号
１５ ディレクション信号
１６ データ
１７ 稼動・待機識別信号
１８ ライトパルス
１９ リードパルス
２０ アドレスデコーダ
２２ 稼動系共通テーブル・リード・ライトパル
ス制御回路 ２３ 待機系共通テーブル・ライトパルス制御回
路３０ スイッチ
ス制御回路 ２３ 待機系共通テーブル・ライトパルス制御回
路３０ スイッチ
Claims (2)
- 【請求項１】それぞれシステムバスに接続された３つ以
上の装置からなり、この各装置はＣＰＵと、この各装置
に共通の情報を格納するための共通テーブルを備え、常
時、前記装置のうちの所定の２つが前記システムバスを
介し相互の共通テーブルのデータを読み書きするシステ
ムであって、前記装置のうち、前記２つの装置を除く他
の装置は前記システムバスを監視し、該バス上の前記読
み書きされる共通テーブルのデータを自身の前記共通テ
ーブルに書き込むことを特徴とする共通データ伝送シス
テム。 - 【請求項２】請求項１に記載の共通データ転送システム
において、前記他の装置は、他の装置である旨の設定に
基づいて、前記システムバス上の前記共通テーブルに対
するアドレス信号を解読したときは、前記システムバス
上のディレクション信号をライト信号に変換する手段を
介して前記の書込を行うことを特徴とする共通データ転
送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038827A JPH04330541A (ja) | 1991-03-06 | 1991-03-06 | 共通データ転送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3038827A JPH04330541A (ja) | 1991-03-06 | 1991-03-06 | 共通データ転送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04330541A true JPH04330541A (ja) | 1992-11-18 |
Family
ID=12536069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3038827A Pending JPH04330541A (ja) | 1991-03-06 | 1991-03-06 | 共通データ転送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04330541A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007097060A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | マルチプロセッサシステムおよびそれを備えた表示装置 |
| JP2014153902A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 二重化システム |
-
1991
- 1991-03-06 JP JP3038827A patent/JPH04330541A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007097060A1 (ja) * | 2006-02-24 | 2009-07-09 | シャープ株式会社 | マルチプロセッサシステムおよびそれを備えた表示装置 |
| JP2014153902A (ja) * | 2013-02-08 | 2014-08-25 | Mitsubishi Electric Corp | 二重化システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1012734B1 (en) | Address translation in computer bus bridge devices | |
| JP3807250B2 (ja) | クラスタシステム、コンピュータ及びプログラム | |
| US5845130A (en) | Mailbox traffic controller | |
| US5517669A (en) | Cyclic data communication system | |
| KR20030083572A (ko) | 상위버스와 하위버스를 가지며, 네트워크에서의 데이터액세스의 제어를 행하는 마이크로 컴퓨터 시스템 | |
| JPH04330541A (ja) | 共通データ転送システム | |
| US6112259A (en) | Integrated circuit for direct memory access | |
| JPH0140432B2 (ja) | ||
| JPH0323026B2 (ja) | ||
| JP2511146B2 (ja) | デ―タ処理装置 | |
| KR20050004157A (ko) | 다중 코히런시 단위들을 지원하는 데이터 전송 유닛 | |
| EP0439594B1 (en) | Device for interfacing a main processor bus connected to a main processor to a peripheral bus having a number of peripheral devices connected thereto | |
| JP5425022B2 (ja) | ネットワークシステム | |
| JP3077992B2 (ja) | データ伝送装置 | |
| JP2576236B2 (ja) | プログラマブルコントローラの通信方法 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| JPS61193245A (ja) | 記憶制御方式 | |
| JPS63196968A (ja) | 入出力制御装置 | |
| JPS61234447A (ja) | バス獲得制御装置 | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPH1027004A (ja) | 待機冗長システム | |
| JPH06332842A (ja) | ダイレクト・メモリ・アクセス・制御回路 | |
| JPH04367050A (ja) | 通信制御装置 | |
| JPH03231534A (ja) | データ伝送装置 | |
| JPS62226366A (ja) | メモリ共有方式 |