JPH05342995A

JPH05342995A - Ｍｉｓ型冷陰極電子放出装置

Info

Publication number: JPH05342995A
Application number: JP14758292A
Authority: JP
Inventors: Yoshinori Ota; 好紀太田
Original assignee: Olympus Optical Co Ltd
Current assignee: Olympus Corp
Priority date: 1992-06-08
Filing date: 1992-06-08
Publication date: 1993-12-24

Abstract

(57)【要約】（修正有）【目的】ホットエレクトロンがゲート絶縁膜とゲート電
極を突き抜ける確率を高め、もって冷陰極からの引き出
し電流を高める。【構成】基板31に形成されたカソード電極37と、前記基
板31上に極薄のゲート絶縁膜34を介して形成された極薄
のゲート電極35と、前記カソード電極37と対向して設け
られたアノード電極38とを具備し、前記カソード電極3
7，アノード電極38に電圧を印加することによりゲート
絶縁膜34からアノード電極38へ電子を放出させるＭＩＳ
型冷陰極電子放出装置において、前記基板31上に高抵抗
層32を介して前記ゲート絶縁膜34とゲート電極35を設け
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＭＩＳ型冷陰極電子放
出装置の改良に関する。

【０００２】

【従来の技術】近年、映像・情報関連の市場が拡大し、
表示素子として高精細，高輝度，大画面表示素子の開発
が進められている。従来のＣＲＴを用いる表示素子は大
画面化に伴い、体積の増大を余儀なくされ、その薄型化
が大きな課題となっている。

【０００３】液晶表示素子（ＬＣＤ）は、現在急速に量
産化体制が進められ、その薄型化の特徴を生かし、ＣＲ
Ｔに置き代わる可能性のある表示素子である。ＬＣＤは
フルカラーのディスプレイ化が可能であり、ＴＶ，パー
ソナルコンピュータ，車のナビゲーション用表示素子と
して最有力な表示素子である。

【０００４】しかし、ＬＣＤは応答速度が数１０msec
と、ＣＲＴに比べ遅く、また視野角の制限（上下３０〜
６０°，左右６０〜１２０°程度）があり、自発光表示
素子ではないためバックライトによる照明が必要であ
り、低消費電力化を困難にしている。一方、真空管技術
とマイクロマシーニングが結合して生まれた真空マイク
ロエレクトロニクスの分野が台頭し、真空菅の固体化技
術が急速に進んでいる。

【０００５】図10は、米国スタンフォード研究所（ＳＲ
Ｉ）のＳpindt らが提案したＳpindt 型冷陰極電子源
（マイクロエミッタ）の断面構造である（IEEE Ｔran
s，Ｅlectron Ｄevices，38，10，2355．1991）。図
において、１はカソード電極の機能を果たすＳｉ基板で
あり、平坦であればガラスなどでもよい。この基板１上
には、絶縁膜２を介して金属製のゲート電極３が設けら
れている。なお、図中の４はゲート開口部５に設けられ
たコーン型をした金属ティップを示す。図10の装置の動
作は、以下に述べる通りである。

【０００６】まず、電子放出源となる金属ティップ４に
接続されている基板１に対してゲート電極３に正の電圧
を印加すると、金属ティップ４の先端に電界が集中し、
金属ティップ４から電界放出により電子が真空６中に引
き出される。従って、ゲート電極３は電子の引き出し電
極となる。さらに、図示しないアノード電極をＳpindt
型マイクロエミッタに対向して配置し、アノード電極に
ゲート電圧よりも高い正の電圧を加えることで、ゲート
電極３によって引き出された電子の一部をアノード電流
として取り出すことができる。

【０００７】この構造の装置は、従来のＣＲＴを小型，
固体化したもので非常に薄型で真空管の機能を実現でき
る。また、Ｓpindt 型マイクロエミッタをアレイ状に配
置し、大きな電流を取り出し、かつ平均化の効果で均一
性に優れた電子放出源とすることができる。マイクロエ
ミッタは、真空電子回路への応用の他に図11に示すフラ
ットパネルディスプレイへの応用も進められている。

【０００８】図11は、マイクロエミッタをフラットパネ
ルディスプレイへ応用したフランスＬＥＴＩから発表さ
れた表示素子の断面構造である（IEDM91−197 ）。図中
の11はＳpindt 型マイクロエミッタであり、これに対向
してガラス基板12上に形成されたＩＴＯアノード透明電
極13が形成されている。この透明電極13上には金属ティ
ップ４に対向して蛍光体14が形成されており、金属ティ
ップ４からゲート電極３で引き出された電子15が蛍光体
14に入射することにより蛍光16を発し、自発光型表示素
子として機能させることができる。

【０００９】しかし、上記マイクロエミッタは、電界放
出を利用して電子を真空中に引き出すため、金属ティッ
プ４の材料（仕事関数に関係する）、形状、ティップ・
ゲートの位置関係、雰囲気の真空度、ティップ表面への
吸着ガス種によってアノード電流が変化し、初期特性、
経時変化、ノイズに影響を与える。このため、上記エミ
ッタを用いた表示素子を実用化するに当り製作精度、テ
ィップ表面の安定性等の解決すべき問題が多いのも事実
である。

【００１０】図12（Ａ），（Ｂ）は、東北大通研から発
表のあったＭＯＳ型構造を有する冷陰極電子源であ
る（’９２．春、応用物理学会31a-Nc-5）。但し、同図
（Ａ）はその断面構造、同図（Ｂ）は同図（Ａ）のＸ−
Ｘのエネルギーバンド構造の模式図である。

【００１１】図中の21は、ｎ型のＳｉ基板を示す。この
基板21上には、厚い（0.45μｍ）フィールド絶縁膜（Ｓ
ｉＯ₂）22と極めて薄い（〜10nm）ゲート絶縁膜（Ｓｉ
Ｏ₂）23が形成されている。前記ゲート絶縁膜23上に
は、Ａｌからなる極めて薄い（６nm）ゲート電極24が形
成されている。このゲート電極24には、コンタクト電極
25が接続されている。前記基板21の上方にはアノード電
極26が配置され、前記基板21の裏面にはカソード電極27
が設けられている。そして、前記アノード電極26には正
の電圧が印加され、前記カソード電極27には負の電圧が
印加される。

【００１２】この電圧印加時、図12（Ｂ）のエネルギー
バンド構造に示すように基板21の表面には電子の蓄積層
28が形成され、この電子は基板21に対してに対して正電
圧を加えられたゲート電極24の電界によって、ゲート絶
縁膜23をトンネリングし、ゲート電極24に達する。ゲー
ト電極24内での電子の平均自由工程は２．４nmなので、
これと同等厚みのゲート電極24を設けることにより、ゲ
ート絶縁膜23をトンネリングした電子群25の一部はアノ
ード電極26に引かれ、真空29中へ自由電子30として引き
出される。

【００１３】この構造の特徴は、電子放出面がＳｉＯ₂
で覆われパッシベーションされているため、電子放出面
が真空中に露出している従来のＳpindt 型冷陰極に比べ
安定であることである。

【００１４】

【発明が解決しようとする課題】しかしながら、ＭＯＳ
型トンネル陰極は従来の冷陰極にない良好な安定性が期
待でき、低電圧での電子の引き出しが可能である一方
で、引き出し電流が小さい欠点がある。これは、電子が
トンネリングするゲート絶縁膜23が比較的厚いのとゲー
ト電極24の厚みが電子の平均自由工程に較べ厚いことの
他に、Ｓｉ基板21内での電子のエネルギーが小さいた
め、ゲート絶縁膜23をトンネリングし、ゲート電極24を
突き抜けるには電子のエネルギーは小さいことが原因と
して考えられる。

【００１５】本発明は上記事情を鑑みてなされたもの
で、基板内に電子を加速する構造を作ることにより、電
子の持つエネルギーを高めて、ホットエレクトロンがゲ
ート酸化膜とゲート電極を突き抜ける確率を高め、もっ
て冷陰極からの引き出し電流を高めうるＭＩＳ型冷陰極
電子放出装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明は、基板に形成さ
れたカソード電極と、前記基板上に極薄のゲート絶縁膜
を介して形成された極薄のゲート電極と、前記カソード
電極と対向して設けられたアノード電極とを具備し、前
記カソード電極，アノード電極に電圧を印加することに
よりゲート絶縁膜からアノード電極へ電子を放出させる
ＭＩＳ型冷陰極電子放出装置において、前記基板上に高
抵抗層を介して前記ゲート絶縁膜とゲート電極を設けた
ことを特徴とするＭＩＳ型冷陰極電子放出装置である。

【００１７】本発明において、高抵抗層の濃度は好まし
くは不純物濃度１×１０¹⁴atom／cm³ 以下にする。この
理由は、この数値を越えると、基板表面付近に電子の加
速領域となる十分な巾の空乏層を得ることが困難なため
である。

【００１８】本発明において、極薄のゲート絶縁膜及び
極薄のゲート電極の厚みは好ましくは数ｎｍ〜十ｎｍで
ある。これは、ゲート電極等に電圧を印加した時に電子
の加速領域で加速されたホットエレクトロンを効率良く
トンネリングさせ、ゲート絶縁膜，ゲート電極を突き抜
けさせるためである。

【００１９】

【作用】本発明においては、基板内に電子を加速する領
域を設け、空乏化した領域で加速されたホットエレクト
ロンを効率良くトンネリングさせ、ゲート電極を突き抜
ける電子の量を増大させ、従来のＭＯＳ型トンネル陰極
から得られる電子量に比較して低電圧でより大きな電子
量を得ることができる。

【００２０】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。（実施例１）図１（Ａ）〜（Ｄ）を参照する。

【００２１】図中の31は、高濃度ｎ⁺ 型（１００）Ｓｉ
基板である。この基板31上には、エピタキシャル成長に
より形成されたｐ^- 層又はｉ層（高低抗層）32が形成さ
れている。ここで、前記基板31と高抵抗層32を総称して
基体と呼ぶ。前記基体上には、０．５μｍ程度の厚いＳ
ｉＯ₂膜（フィールド酸化膜）33が形成され、更にこの
フィールド酸化膜33のゲート開口部33ａに厚さ数nm程度
の熱酸化膜（ゲート絶縁膜）34がそれぞれ形成されてい
る。このゲート絶縁膜34上には、厚さ数nmのゲート電極
35がフィールド酸化膜33上に延出して形成されている。
ここで、ゲート電極35は、金属あるいは高濃度にドーピ
ングされた多結晶シリコンからなる。前記フィールド酸
化膜33上には、前記ゲート電極35に接続するゲートコン
タクト電極36が形成されている。前記基板31の裏面に
は、カソード電極37が形成されている。前記基体の上方
には、カソード電極37と対向してアノード電極38が配置
されている。なお、図１（Ｂ）中の39はゲートコンタク
ト電極36の端部、40はゲート電極35の端部、41はゲート
開口部34の端部、42はゲート開口部の端部41とフィール
ド酸化膜33の端部の間の傾斜部、43はゲートコンタクト
電極用パッドを示す。

【００２２】次に、上記構成のＭＩＳ型冷陰極電子放出
装置の動作について、説明する。この際、図１（Ｃ）の
ようにカソード電極37を接地し、ゲートコンタクト電極
36に正の電圧Ｖ_Gを、アノード電極38に正の電圧Ｖ_Aを
印加する。この時のエネルギーバンド図を模式的に示す
と、図１（Ｄ）のようになる。

【００２３】ゲート電極35に正の電圧Ｖ_Gを印加するこ
とで、基板31の高抵抗層34を空乏化し、この空乏層を電
子の加速領域とする。電子44は基板31からこの空乏層内
へ注入，加速され、ゲート絶縁膜34をトンネリングして
ゲート電極35に達する。図中の45は基板31からゲート電
極35へ引き出された電子群を示し、その一部はアノード
電極38へ放出される。図中の47は真空中46へ放出された
電子群である。

【００２４】図12（Ｂ）（従来）のバンド図では表面が
ｎ型の蓄積層となっているため電子のもつエネルギーは
小さく、これをゲート電圧でゲート絶縁膜をトンネリン
グさせ、アノード電極で真空中へ引き出す機構であるの
に対し、上記実施例１による図１（Ｄ）では基板31内に
意図的に空乏層を設け空乏化した高抵抗層32へ基板31側
から電子を注入し、加速することで電子のもつエネルギ
ーを高めた後、ゲート電極35に加えた電圧により電子を
容易にゲート絶縁膜34をトンネリングさせることができ
る。高エネルギー電子はゲート電極35をも突き抜けて真
空中へ飛び出し、ゲート電圧よりも高電圧を印加された
アノード電極38に捕獲されアノード電流となる。

【００２５】このように、上記実施例１によれば、高濃
度ｎ⁺ 型（１００）Ｓｉ基板31上にエピタキシャル成長
により形成された高低抗層32を設け、これを介して厚さ
が夫々数ｎｍ程度のゲート絶縁膜34、ゲート電極35を設
けた構成なっているため、ゲートコンタクト電極36に正
の電圧Ｖ_Gを、アノード電極38に正の電圧Ｖ_Aを印加
し、かつカソード電極37を接地することで、基板31内に
意図的に空乏層を設け、基板31側から空乏化した高抵抗
層32へ電子を注入、加速して電子のもつエネルギーを高
め、ゲート電極35に加えた電圧により電子を容易にゲー
ト絶縁膜34をトンネリングさせることができる。

【００２６】なお、上記実施例１では、基板として（１
００）Ｓｉ基板を用いたが、これに限定されず、例えば
（１１１）Ｓｉ基板、あるいはＧａＡｓ等のＳｉ半導体
基板でもよい。

【００２７】上記実施例１では、ゲート電極、ゲートコ
ンタクト電極、ゲート開口部の平面形状が角型である場
合について述べたが、これに限らず、図２に示すように
円型であってもよい。（実施例２）

【００２８】図３（Ａ），（Ｂ）を参照する。但し、図
１と同部材は同符号を付して説明を省略する。図中の51
は、ゲート絶縁膜34に対応する箇所に複数の微細孔52が
格子状に形成されたゲート電極である。

【００２９】実施例２では、実施例１と同様に、カソー
ド電極37を接地し、ゲート電極51にゲートコンタクト電
極36を介して正の電圧を印加する。このゲート電圧によ
り、高抵抗層32が空乏化し、基板31から空乏層へ注入さ
れる電子が空乏層内で加速され、高エネルギー状態とな
った後、ゲート絶縁膜34をトンネリングにより突き抜け
る。ここで、ゲート電極51には複数の微細孔52が開口さ
れているため、真空中へ取り出されるアノード（図示せ
ず）電流となる電子はゲート電極51を突き抜けた成分と
微細孔52を通り抜けた成分の和になる。従って、実施例
２によれば、ゲート電極51の微細孔52の大きさと高抵抗
層32の厚みを最適化することにより、実施利１に比べ大
きなアノード電流を得ることが期待できる。

【００３０】図４（Ａ）〜（Ｃ）は、上記実施例１，２
に係る装置による電子引き出し時のバンド図を示す。ゲ
ート電極35（又は51）に基板31に対して正電圧を印加
し、高抵抗層32を空乏化し、基板31から注入される電子
44を加速し、真空46中に取り出す様子を示してあるが、
基板31／ゲート絶縁膜34（Ｓｉ／ＳｉＯ₂）の界面53に
到達したホットエレクトロンが全てゲート絶縁膜34をト
ンネリングするわけではなく、界面には電子が蓄積した
状態となる（図４（Ｂ））。そして、ゲート電極に印加
された正電圧が高抵抗層32に形成される空乏層54の幅が
短くなり、また基板31と高抵抗層32間の障壁電位（54は
基板31と高抵抗層32間に形成される空乏層）により基板
31から注入される電子は途絶えてしまう。

【００３１】ところで、Ｓｉ／ＳｉＯ₂の界面53に蓄積
した電子55は、ゲート電圧によりゲート絶縁膜34をトン
ネリングし失われので、再び空乏層54の幅が広がり、基
板31と高抵抗層32間の障壁電位が下がり、基板31からの
電子の注入が起きる。従って、実際には、図４（Ａ）と
図４（Ｂ）の中間のバンド状態になるとう思われ、電子
の空乏層への注入は続くと思われるが、その量は少なく
電子の加速も十分には行われないことになる。

【００３２】そこで、図４（Ｃ）に示すように、ゲート
電極に負の電圧を印加し、Ｓｉ／ＳｉＯ₂界面に蓄積し
た電子55を正孔56と再結合させることにより消失させ
る。その後、再度図４（Ａ）に示すように、ゲート電極
に正の電圧を印加し、高抵抗層32を空乏化し、同時に基
板31あるいは高抵抗層32の間に形成される電位障壁を下
げることで、基板31から空乏層54に注入される電子量を
増加させ、十分加速した後、ゲート絶縁膜34をトンネリ
ングさせる。図４（Ａ）と図４（Ｃ）の動作を駆動回路
により繰り返すことにより、多量のホットエレクトロン
を真空中に引き出し、アノード電流として取り出すこと
ができる。（実施例３）

【００３３】図５を参照する。但し、図１と同部材は同
符号を付して説明を省略する。図５の装置は、Ｓpindt
型マイクロエミッタにＭＩＳ構造を導入し、ＭＩＳ電極
を第１ゲート電極とし、これとは別にマイクロエミッタ
の周囲を取り囲んで設けた第２ゲート電極とでマイクロ
エミッタからの引き出し電子量の増大を図るものであ
る。

【００３４】図中の61は、高抵抗層32の表面の一部に形
成されたコーン状のマイクロエミッタである。このマイ
クロエミッタ61の表面には、厚さ数ｎｍ〜１０ｎｍの第
１ゲート絶縁膜62が形成されている。この第１ゲート絶
縁膜62上には、厚さ数ｎｍの第１ゲート電極63がフィー
ルド酸化膜33上に延出するように形成されている。前記
第１ゲート電極63は、金属あるいは高濃度にドープした
多結晶シリコンからなる。前記第１ゲート電極63には、
第１ゲートコンタクト電極64が接続されている。前記フ
ィールド酸化膜33上の前記第１ゲート電極63上には、絶
縁膜64を介して第２ゲート電極65が前記マイクロエミッ
タ61を囲むように形成されている。

【００３５】実施例３では、第１ゲート電極63には第１
ゲートコンタクト電極64を介して、カソード電極37に対
して正の電圧を印加し、実施例１と同様に高抵抗層32を
空乏化し、基板31から高抵抗層へ電子を注入し、空乏層
で加速した後、第１ゲート絶縁膜62をトンエリングし、
第１ゲート電極63に達し、第１ゲート電極63を突き抜け
た電子がアノード電極（図示せず）に印加した正の電圧
に引かれアノード電流として取り出される。第２ゲート
電極65にもカソード電極37に対して正の電圧を加え、マ
イクロエミッタ61の先端に電界を集中させることによっ
て、マイクロエミッタ61からの電子の電界放出を促進さ
せることができる。（実施例４）

【００３６】図６（Ａ），（Ｂ）を参照する。但し、図
１と同部材は同符号を付して説明を省略する。この実施
例４は、実施例１あるいは実施例２のＭＩＳ型電界放出
電子源を集積化し、フラットパネルディスプレイへ応用
したものである。

【００３７】図６（Ａ）において、１画素は、１つのＭ
ＩＳ型冷陰極電子源71とＭＯＳトランジスタ72からな
る。前記ＭＩＳ型冷陰極電子源71は、ゲート絶縁膜34と
ゲート電極35を有する。前記ＭＯＳトランジスタ72は、
Ｐウェル73に形成されたｎ型のソース・ドレイン74，75
と、Ｐウェル73上にゲート酸化膜76を介して形成された
ゲート電極77とを有している。前記ソース領域74に対応
する前記ゲート酸化膜76は部分的に除去され、前記ソー
ス領域74と前記ゲート電極35とを金属配線78が接続して
いる。また、前記ドレイン領域75に対応する前記ゲート
酸化膜76も部分的に除去され、ここにドレイン電極79が
設けられている。

【００３８】通常、基板31とＰウェル73は接地され、Ｍ
ＯＳトランジスタ72のゲート電極77に正電圧を加え、Ｍ
ＯＳトランジスタ72をＯＮ状態とし、ドレイン電極79を
介してドレイン電圧をＭＩＳ型冷陰極電子源71のゲート
電極35に伝えることで、ＭＩＳ型冷陰極電子源71を駆動
する。

【００３９】図６（Ｂ）において、ＭＯＳトランジスタ
72のソース領域74は前記冷陰極電子源71のゲート電極35
に接続され、ドレイン領域75はＸライン80、ゲート電極
77はＹライン81に接続されている。Ｙライン81は水平シ
フトレジスタ82に、Ｘライン80はＭＯＳトランジスタ72
を介してパルス発生器83に接続され、ＭＯＳトランジス
タ72のゲート電極77は垂直シフトレジスタ84に接続され
ている。こうした構成の装置の動作は、次のとうりであ
る。

【００４０】図６（Ｂ）において、Ｘライン80のＸ−１
に接続されているＭＯＳトランジスタ72のゲート電極77
に垂直シフトレジスタ84より正のパルス電圧を印加し、
同時にＹライン81のＹ−１に水平シフトレジスタ82より
正のパルス電圧を印加することにより、これに対応して
１つの冷陰極電子源71（例えば71ａ）が選択的にパルス
発生器83に接続される。

【００４１】パルス発生器83から正の電圧あるいは正と
負を交互に繰り返すパルス電圧を冷陰極電子源71ａに印
加することで、冷陰極電子源71ａから電子線を引き出
し、これと対向して配置され傾向板を有する透明アノー
ド電極（図示せず）に冷陰極電子源のゲート電極35より
高い正の電圧を印加することで、冷陰極電子源71ａが位
置する蛍光板から発光を得ることができる。

【００４２】垂直シフトレジスタ84でＸライン80のＸ−
１を選択し、水平シフトレジスタ82から順次Ｙ−１，Ｙ
−２，Ｙ−３…を選択するためのパルス電圧を加えるこ
とにより、冷陰極電子源71を横方向に走査し、パルス発
生器83により冷陰極電子源71から放射される電子線の量
を制御することでフラットパネルディスプレイの発光パ
ターンを任意に変化させることができる。この発光パタ
ーンの輝度は、パルス発生器からのパルス電圧を制御す
ることでアナログ的に変化させることができる。（実施例５）

【００４３】図７（Ａ），（Ｂ）を参照する。但し、図
１と同部材は同符号を付して説明を省略する。この実施
例５は、Ｓｉ基板の表面に形成した空乏層を横方向に走
行するホットエレクトロンを、その空乏層上に設けたＭ
ＩＳ型電極に正電圧を加えることで、ＭＩＳ構造をトン
ネリングして電子を真空中に取り出すものである。

【００４４】図中の91は、ｐ型のＳｉ基板である。この
基板91のフィールド酸化膜33で囲まれた素子領域にはｎ
⁺ 型のソース，ドレイン領域92，93が離間して形成さ
れ、これらソース，ドレイン領域92，93間にはｐ^- ある
いはｉ層（高抵抗層）94が形成されている。前記フィー
ルド酸化膜33で囲まれた素子領域上には、厚さ数ｎｍ〜
１０ｎｍ程度のゲート絶縁膜95を介して厚さが電子の平
均自由工程と同等以下のゲート電極96が形成されてい
る。

【００４５】こうした構成の装置において、ソース領域
92は接地され、ドレイン領域93に正の電圧Ｖ_Dを印加す
る。ドレイン電圧Ｖ_Dにより、ソース領域92とドレイン
領域93間の表面に形成した高抵抗層94は空乏化し、ゲー
ト電圧Ｖ_G＝０Ｖでソース領域92，ドレイン領域93間に
電子電流が流れる。この電子電流はゲート電極96側の障
壁電位が引き下げられることにより空乏化したチャネル
に電子が注入されることにより発生する。注入された電
子は空乏層間で加速されホットエレクトロンとなりドレ
イン領域93に達する。ここで、ゲート電極96に正の電圧
を印加すると、ホットエレクトロンはゲート絶縁膜95を
トンネリングし、ゲート電極96に達し、更に真空中へ飛
び出し真空中に基板34と対向して設けられゲート電圧よ
りも更に高電圧を印加されたアノード電極（図示せず）
に取り込まれる。なお、図中の98はホットエレクトロン
の進行方向を示すもので、一部真空中へ、残りはドレイ
ン領域93へ流れる。また、実施例５は図７（Ｂ）に示す
ようにゲート電極96がソース，ドレイン領域92，93を一
部覆う例であるが、チャネル電流はゲート電圧Ｖ_G＝０
Ｖの時にもドレイン電圧Ｖ_Dによって流れるので、ゲー
ト電極96は必ずしもソース，ドレイン領域92，93を覆う
必要はない。

【００４６】なお、実施例５では、ホットエレクトロン
の真空中への引き出しをゲート電極96に加える正のゲー
ト電圧Ｖ_Gで行なっているが、図７（Ａ）に97で示すよ
うな紙面に垂直で手前と反対側に向かう磁界を印加する
ことで真空中の引き出される電子量を増加させることが
できる。

【００４７】図８（Ａ）〜（Ｃ）は、図７（Ｂ）とは異
なるＭＩＳ型陰極のレイアウト図を示す。具体的には、
図８（Ａ）は１つのドレイン領域100 に対して２つのソ
ース領域101 を有する例を、図８（Ｂ）は１つのドレイ
ン領域100 に対して４つのソース領域102 を有する例
を、図８（Ｃ）は円形のドレイン領域100 の周囲に円形
のソール領域を示した例をそれぞれ示す。なお、103
（斜線部分）はゲート電極を示す。このゲート電極はメ
ッシュ状に配置することも可能である。（実施例６）

【００４８】図９を参照する。但し、図１，図７と同部
材は同符号を付して説明を省略する。この実施例６は、
逆バイアスされたｐｉｎダイオードのアバランシェ降伏
による高エネルギー電子をＭＩＳ型電極で真空中に引き
出すものである。

【００４９】図中の111 は、高抵抗層32に形成された空
乏層である。この空乏層111 の表面には、複数のｎ⁺ の
拡散層112 が格子状に形成されている。一部の拡散層11
2 には、層間絶縁膜113 に開口された開口部より電気的
にコンタクトをとるためのｎ⁺ コンタクト電極114 が形
成されている。ｐ⁺ 型のＳｉ基板31とｎ⁺ の拡散層112
とはｐｉｎダイオードを構成している。

【００５０】２つのｐｉｎダイオードは逆バイアスさ
れ、高抵抗層32を空乏化する。更に、逆バイアス電圧を
大きくすると、アバランシェ降伏が起こる。これは、空
乏層内で加速された電子が高いエネルギーをもち電子−
正孔対を発生させ、更に発生した電子が次々と空乏層11
1 内で電子−正孔対を発生させるプロセスを経て大電流
を発生させるものである。電子は空乏層111 内を高抵抗
層32の表面へ向かって流れ、拡散層112 に取り込まれ
る。拡散層112 は格子状に形成されているので、一部の
電子は加速された状態で高抵抗層32／ゲート絶縁膜に達
し、ゲート電極に加える正のゲート電圧Ｖ_Gによりトン
ネリングによりゲート絶縁膜を突き抜け、ゲート電極に
達し、一部はゲート電極を突き抜け真空中に引き出さ
れ、基板31に対向して配置されＶ_GあるいはＶ_Rよりも
高電圧にバイアスされたアノードド電極（図示せず）に
取り込まれアノード電流となる。この時、電子の流れる
方向に磁界を加えることにより、電子を螺旋運動させ、
電子−正孔対の発生を促進し、アバランシェ降伏電圧を
下げることができる。

【００５１】なお、上記実施例１〜６ではゲート絶縁膜
として熱酸化膜を用いた場合について述べたが、これに
限らず、熱窒化膜を用いても良い。また、ＭＯＳトラン
ジスタはいずれの実施例でも同一基板上に集積化するこ
とができ、ＭＩＳ型冷陰極の駆動回路等を含めることが
できる。更に、アノード電極にＩＴＯ等の透明電極を用
い、その上に蛍光体を形成することにより、自発光表示
素子としてフラットパッケージプレイへの応用が可能で
ある。

【００５２】

【発明の効果】以上詳述した如く本発明によれば、基板
内に電子を加速する領域を設け、空乏化した領域で加速
されたホットエレクトロンを効率よくトンネリングさ
せ、ホットエレクトロンがゲート絶縁膜とゲート電極を
突き抜ける確率を高め、もって冷陰極からの引き出し電
流を高めうるＭＩＳ型冷陰極電子放出装置を提供でき
る。

【図面の簡単な説明】

【図１】本発明の実施例１に係るＭＩＳ型冷陰極電子放
出装置の説明図であり、図１（Ａ）は断面図、図１
（Ｂ）は同図（Ａ）の平面図、図１（Ｃ）は図１（Ａ）
のアノードとバイアス電圧を印加した状態の断面図、図
１（Ｄ）は同図（Ｂ）のＸ−Ｘ線に沿うバンドギャップ
図。

【図２】図１の電子放出装置の変形例を示す装置の平面
図。

【図３】本発明の実施例２に係るＭＩＳ型冷陰極電子放
出装置の説明図であり、図３（Ａ）は断面図、図３
（Ｂ）は同図（Ａ）の平面図。

【図４】図１，図２の電子引き出し時のエネルギーバン
ド図を示す。

【図５】本発明の実施例３に係るＭＩＳ型冷陰極電子放
出装置の断面図。

【図６】本発明の実施例４に係るＭＩＳ型冷陰極電子放
出装置の説明図であり、図６（Ａ）は断面図、図６
（Ｂ）は同図（Ａ）の回路図。

【図７】本発明の実施例５に係るＭＩＳ型冷陰極電子放
出装置の説明図であり、図７（Ａ）は断面図、図７
（Ｂ）は同図（Ａ）の要部の平面図。

【図８】図７の電子放出装置と原理が同じ装置における
ソース，ドレイン領域の各種のレイアウトを示す図。

【図９】本発明の実施例６に係るＭＩＳ型冷陰極電子放
出装置の断面図。

【図１０】Ｓpindt 型マイクロエミッタの概略断面図。

【図１１】図11のマイクロエミッタのフラットパネルデ
ィスプレイへの応用例を示す概略図。

【図１２】従来のＭＯＳ型冷陰極電子放出装置の説明図
であり、図12（Ａ）は断面図、図12（Ｂ）は同図（Ａ）
のＸ−Ｘ線に沿うエネルギーバンド図。

【符号の説明】

31…Ｓｉ基板、32…高抵抗層、33…フィールド酸化膜、
34，62，67…ゲート絶縁膜、35，51，63，65，77…ゲー
ト電極、36，64…ゲートコンタクト電極、37…カソード
電極、38…アノード電極、61…マイクロエミッタ、71…
ＭＩＳ型冷陰極電子線、72…ＭＯＳトランジスタ、73…
Ｐウェル、74…ソース領域、75…ドレイン領域。

Claims

【特許請求の範囲】

【請求項１】基板に形成されたカソード電極と、前記
基板上に極薄のゲート絶縁膜を介して形成された極薄の
ゲート電極と、前記カソード電極と対向して設けられた
アノード電極とを具備し、前記カソード電極，アノード
電極に電圧を印加することによりゲート絶縁膜からアノ
ード電極へ電子を放出させるＭＩＳ型冷陰極電子放出装
置において、前記基板上に高抵抗層を介して前記ゲート
絶縁膜とゲート電極を設けたことを特徴とするＭＩＳ型
冷陰極電子放出装置。