JPH05343489A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 半導体装置の一種である、マルチチップ・モ
ジュールのベース基板の検査を容易にする短絡回路の検
査終了後の切断工程を不要にする。 【構成】 ベース基板に形成される配線パターン９ａ，
９ｂのパッド６ａ，６ｃ間に、これらを相互に電気的に
接続された配線パターンのつながりの集合とし、かつ、
検査終了後に切断されてこれらの配線パターン９ａ，９
ｂを電気的に互いに独立した配線に戻す短絡回路１５０
を、その一部がダイシングライン２００ｂ上に位置する
ように設けたので、検査終了後にダイシングを実行すれ
ば自動的にその切断が実行される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multi chip Module:ＭＣＭ）と呼ばれる半導体
装置における、ＩＣを搭載する配線基板（以下、ベース
基板と称す）の改良に関するものであり、特にその検査
の簡略化を達成できるようにしたものに関するものであ
る。

【０００２】

【従来の技術】マルチチップ・モジュールは同一のパッ
ケージの中にベアチップ、即ちパッケージングしない状
態のＩＣチップをリードフレーム（プラスチックパッケ
ージの場合）やベース基板（セラミックパッケージの場
合）に複数搭載して直接実装するものであり、チップ自
体のパッケージが不要となるためインダクタンスとキャ
パシタンスが低減する。同時にその実装密度も向上する
ので、チップ間の配線が短くなり信号の伝搬遅延時間も
短くなる。従って、マルチチップ・モジュールを使用す
ることにより、ＣＰＵモジュールではボード実装方式で
は不可能であった１００ＭＨｚでの動作も可能となると
いわれている。

【０００３】なお、ワークステーションのＣＰＵモジュ
ール等、高信頼性が要求されたり発熱対策を施す必要が
ある分野では、セラミックパッケージを使用するのが一
般的であり、低価格を意図した分野ではプラスチックパ
ッケージを使用するのが一般的である。

【０００４】図５はセラミックパッケージを使用するマ
ルチチップ・モジュールの一般的な構成を示す図であ
る。

【０００５】この図に示すように、マルチチップ・モジ
ュールは複数のＩＣチップ３とこれを搭載する配線基板
であるベース基板２およびこのベース基板をそのキャビ
ティ部（凹部）１ａに収容するパッケージ１より構成さ
れている。そしてそのＩＣチップ３とベース基板２間の
接続にはＡｌワイヤ４等によるワイヤーボンディングや
フリップチップ等の実装方式が用いられる。

【０００６】図６はベース基板２のパターンの一例を示
す。このベース基板のパターンは、ベース基板２とパッ
ケージ１間の接続用ボンディングパッド６と、ＩＣ３と
ベース基板２との間の接続用ボンディングパッド８と、
これらのパッド間を接続する配線パターン９とで構成さ
れている。

【０００７】ベース基板２の配線は、図６にその一例を
示すようにベース基板２の基板上に、ベース基板２−パ
ッケージ１間用ボンディングパッド（以下、Ａパッドと
称す）６とベース基板２−ＩＣ３間用ボンディングパッ
ド（以下、Ｂパッドと称す）８との間の配線９がなされ
ている。また、この図６に１０としてその例を示すよう
に、Ａパッド間，Ｂパッド間および各々複数パット間等
の配線もある。

【０００８】そしてこのベース基板におけるＩＣ３の搭
載位置を図６に破線７にて示している。ワイヤーボンデ
ィング方式による実装を行った場合、ボンディングパッ
ド６とパッケージ１のインナーリード，ボンディングパ
ッド８とＩＣ３のボンディングパッドとが各々接続され
る。

【０００９】次に、このベース基板２の断面構造の一例
を図７に示す。ベース基板はシリコン、セラミック等か
らなる基板本体１１上にＳｉＯ₃ ，Ｓｉ₃ Ｎ₄ ，ポリイ
ミド等をその材質とする絶縁膜１２を形成し、その上に
配線膜およびパターン形成を行い、Ａｌ，Ｃｕ，Ｃｒ等
の第１配線層１３を形成する。さらに、ポリイミドやＳ
ｉＯ₂ 等からなる層間絶縁膜１４の形成をコンタクトホ
ールとともに行い、以下同様にして、配線層，層間絶縁
膜を交互に複数層形成し、最後に保護膜１８の形成をボ
ンディングパッドの開口とともに行う。

【００１０】そして完成したベース基板５を検査するに
は、図８に示すように、配線の断線，配線間のショート
および配線に付随する容量等を検出すればよく、このた
めには、ベース基板−パッケージ間接続用ボンディング
パッド（Ａパッド）６およびベース基板−ＩＣチップ接
続間用ボンディングパッド（Ｂパッド）８の両者にプロ
ーブカードの針４３，４４等を接触させ、その電気的な
検査を行えばよい。

【００１１】従来のマルチチップ・モジュールのベース
基板は以上のように構成されており、ベース基板内の配
線の検査を行う際、ベース基板−パッケージ間接続用ボ
ンディングパッド（Ａパッド）およびベース基板−ＩＣ
チップ間接続用ボンディングパッド（Ｂパッド）の両者
にプローブカードの針を接触させて電気検査を行う必要
があった。

【００１２】ところで、例えば３２ビットＲＩＳＣ(Red
uced Instruction Set Computer)ＣＰＵを１チップ、Ｆ
ＰＵ(Floating Point Processing Unit)を１チップ、キ
ャッシュメモリを４チップ搭載したマルチチップ・モジ
ュールの場合、そのベース基板は外周部パッド（Ａパッ
ド）が例えば２５０パッド、チップ搭載接続用パッド
（Ｂパッド）が、ＣＰＵに例えば１８０パッド、ＦＰＵ
に例えば８０パッド、各キャッシュメモリに例えば４０
パッド、即ち４チップで１６０パッド必要であり、計４
２０パッドが必要となる。従って、ベース基板全体では
例えば６７０パッドものパッドが必要となる。

【００１３】このため、このパッド数全部を一括でプロ
ービングするような、プローブカードは必然的に多ピン
となり、また、プローブカードが単に多ピンであるとい
うだけでなく、基板の外周部のＡパッドのみならず基板
の内側にもＢパッドが存在するため、人手作業に依存す
るプローブカードの作成が極めて困難となっていた。

【００１４】また、仮りにこのようなプローブカードを
実際に作成できたとしても、それは非常に高価なものに
なってしまい、結果的にマルチチップ・モジュールのコ
ストアップにつながってしまうという問題があった。

【００１５】また、検査の際、ボンディングパッドに異
物が付着している等によりプローブカードとボンディン
グバッド間の接触不良の問題の発生確率が、多ピンであ
るがゆえに高くなるという問題があった。

【００１６】また、検査を行なうテスタについても、全
パッドを検査するため多くの時間を必要とし、これもコ
ストアップの要因になる。

【００１７】また、全ピンを一括してプロービングする
のではなく、一部のパッドについてのみプロービングを
行なうプローブカードを複数作成した場合にも、プロー
ブカードが複数必要になることからコストが上昇するの
みならず、検査機へのプローブカードの装着を１つのマ
ルチチップ・モジュールの検査において複数回行う必要
があったり、検査機を複数台必要としたりするため、コ
ストアップや作業の煩雑さを招いていた。

【００１８】ところで、上述のような従来のベース基板
の検査の困難さを克服できる技術が本件出願人により既
に開発されている。

【００１９】即ち、この技術は、図４(a) に示すよう
に、ベース基板に形成された配線パターンに９ａ，９ｂ
に、これらの配線パターンを、相互に電気的に接続され
た配線パターンのつながりの集合とし、かつ図４(b) に
示すように、ベース基板検査後にレーザー等により切断
されることにより、各配線パターンのつながりを電気的
に独立した本来の配線パターンに戻す短絡回路１００を
設けるようにしたのものである。

【００２０】これにより、複数の配線パターンを、相互
に電気的に接続された配線パターンのつながりを単位と
して試験できるようになり、プローブカードのピン数が
大幅に減少する。なお、図４(c) は短絡回路１００中の
任意の箇所に設けられるヒューズパターンを示してい
る。

【００２１】従って、この技術によれば、ベース基板の
電気検査の際、プローブカードを実際に作成することが
可能となり、プローブカードとボンディングパッド間の
接触不良の確率をできるだけ小さくすることができ、良
品を不良と誤判定する確率を大幅に低減できるととも
に、プローブカードを安価に提供可能なマルチチップ・
モジュールのベース基板を得ることができる。

【００２２】また、この技術によれば、短絡回路により
接続する配線パターンを、相互に並行（隣接）する箇所
がないように選択することにより、配線パターンのつな
がり同士のショートをチェックすることも可能となる。

【００２３】

【発明が解決しようとする課題】しかしながら、この技
術には以下に述べるような問題がある。即ち、この検査
容易化のために短絡回路を設けたベース基板によれば、
検査時に全パッドをプロービングする必要はないが、検
査後において、その全てのヒューズ部をレーザー等の方
法により切断する必要が生じる。

【００２４】そしてこの切断には専用のレーザカッター
が必要であり、また、その全てのヒューズ部を切断する
必要があることから、その切断にかなりの時間を要し、
これがコストアップの要因となっていた。

【００２５】また、ヒューズ部が切断されたか否かのチ
ェックは目視検査によるため、そのチェックを確実に行
なうことができず、検査工程としての信頼性が低いもの
になっていた。

【００２６】この発明は、上記のような従来のものの問
題点を解消するためになされたもので、その検査の容易
化のために短絡回路を設けたベース基板の検査終了後の
切断工程を不要にできるマルチチップ・モジュールのベ
ース基板を得ることを目的とする。

【００２７】

【課題を解決するための手段】この発明に係るマルチチ
ップ・モジュールのベース基板は、短絡回路のパターン
をベース基板のダイシング工程において削除される部分
に設けるようにしたものである。

【００２８】

【作用】この発明においては、短絡回路の切断箇所を上
述のように、ベース基板のダイシング工程において削除
される部分に設けるようにしたので、本来短絡回路のヒ
ューズ部をレーザー等で切断する工程が必要であったも
のが、ダイシング工程を行なうことにより必然的にこれ
を実現でき、特別な切断工程を必要とすることなく当初
予定していた回路を得ることができる。

【００２９】

【実施例】以下、この発明の一実施例を図について説明
する。

【００３０】図１はこの発明の一実施例によるマルチチ
ップ・モジュールのベース基板を示すものであり、特に
その配線パターンとこの実施例で付加した短絡回路とを
示すものである。

【００３１】図において、２はＩＣ等を搭載する配線基
板であるベース基板、６ａ，６ｂはベース基板−パッケ
ージ間接続用ボンディングパッド（Ａパッド）、８ａ，
８ｂはベース基板−ＩＣチップ間接続用ボンディングパ
ッド（Ｂパッド）、９ａ，９ｂはベース基板２に形成さ
れた、ＡパッドとＢパッドを電気的に接続するための配
線である。また２００ａ，２００ｂはベース基板２を個
別に切り出す際のダイシングライン（ダイシング領
域）、１５０はこのベース基板２の検査を容易にするた
めの短絡回路であり、これはその一部がベース基板２か
らはみ出し、ダイシングライン２００ｂにかかるように
形成されている。

【００３２】次にその作用，効果について説明する。

【００３３】本実施例では、パッド６ａ−８ａ，パッド
６ｂ−８ｂ間を結ぶ２つの回路があり、検査の容易化の
ために、パッド６ａ−６ｂ間を短絡回路１５０で結んで
いる。さらに、この短絡回路１５０はその一部がダイシ
ングライン内に配置されるようにこれを設けている。

【００３４】このことにより、パッド８ａ，８ｂの２個
のプロービングのみを行なうことにより配線９ａ，９ｂ
の検査が同時に可能となる。さらに、短絡回路１５０は
ダイシングライン２００ｂ内にこれを設けているため、
検査が終了した後に実施されるベース基板のダイシング
工程を実行することによって自動的に除去されるので、
特別に短絡回路を切断する工程を設ける必要はない。

【００３５】また、回路数が増加し短絡回路がダイシン
グライン部のみでレイアウト不可能となった場合は、図
２に示す本発明の他の実施例のように、本来のダイシン
グライン２００ｂの外側に短絡回路を設ける専用の領域
（ダイシング領域）Ｄを設けることも可能である。

【００３６】即ち、この実施例においては、パッド６ａ
−８ａ，パッド６ｂ−８ｂ，パッド６ｃ−８ｃ、６ｄ−
８ｄ間を結ぶ４つの回路があり、検査の容易化のため
に、ダイシングライン２００ａ，２００ｂ，２００ｃに
囲まれた領域Ｄにパッド６ａ−６ｂを結ぶ短絡回路１５
０ａおよびパッド６ｃ−６ｄを結ぶ短絡回路１５０ｂを
それぞれ設けている。

【００３７】これにより、パッド８ａ，８ｂ，８ｃ，８
ｄの４個のパッドにプロービングを行なうのみでその検
査が同時に可能となり、さらに、検査が終了した後に実
施されるベース基板のダイシング工程を実行することに
よって、図２の斜線部Ｄは自動的に除去されるので、短
絡回路用の切断工程を特に設けることなくべース基板と
して、希望の回路を得ることが可能となる。

【００３８】また、上記実施例では、実際にプロービン
グを行なう検査用パッドがＢパッドであるため、そのピ
ッチが例えば１２５μｍと狭く、プローブカードの作成
が困難になる場合は、図３に示す本発明のさらに他の実
施例のように、配線９ａ，９ｂ，９ｃ，９ｄ，…の途中
に検査専用のＣパッド３１ａ，３１ｂ，３１ｃ，３１
ｄ，…を設け、これにプロービングすればよい。

【００３９】但し、このＣパッドとＢパッド間の断線等
はこれを検出することができないので、ＣパッドとＢパ
ッド間はその距離Ｅを可能な限り短くするのが望まし
い。

【００４０】

【発明の効果】以上のように、この発明に係るマルチチ
ップ・モジュールのベース基板によれば、短絡回路を設
けることにより、全パッドをプローピングする必要なく
検査を実行できるようにしたものにおいて、その短絡回
路の一部をベース基板のダイシング領域上に形成するよ
うにしたので、ダイシング工程を実行することにより、
短絡回路が自動的に切断され、検査完了後の短絡回路の
切断工程を別途設ける必要がなくなり、検査コストの大
幅な低減が極めて容易に実現できる効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるマルチチップ・モジ
ュールのベース基板の配線パターンおよび短絡回路を示
す図。

【図２】この発明の他の実施例によるマルチチップ・モ
ジュールのベース基板の配線パターンおよび短絡回路を
示す図。

【図３】この発明のさらに他の実施例によるマルチチッ
プ・モジュールのベース基板の配線パターンを示す図。

【図４】本件出願人の開発になる、テストの容易化を図
った短絡回路を有するマルチチップ・モジュールのベー
ス基板の配線パターンを示す図。

【図５】セラミックパッケージを使用するマルチチップ
・モジュールの一般的な構成を示す図。

【図６】図５のベース基板のパターンの一例を示す図。

【図７】図５のベース基板の断面構造の一例を示す図。

【図８】従来のベース基板の配線の検査方法を示す図。

【符号の説明】

１ パッケージ ２ ベース基板 ３ ＩＣチップ ４ Ａｌワイヤ ６， ６ａ，６ｂ Ａパッド ８，８ａ，８ｂ，８ｃ，８ｄ Ｂパッド ９，９ａ，９ｂ，９ｃ，９ｄ 配線パターン １０ 配線パターン １５０，１５０ａ，１００ｂ 短絡回路 ２００ａ，２００ｂ，２００ｃ ダイシングライン Ｄ ダイシング領域

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年５月２１日

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 半導体装置

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】０００１

【補正方法】変更

【補正内容】

【０００１】

【産業上の利用分野】この発明は、マルチチップ・モジ
ュール（Multi chip Module:ＭＣＭ）と呼ばれる半導体
装置において、ＩＣを搭載する配線基板（以下、ベース
基板と称す）であるところの半導体装置の改良に関する
ものであり、特にその検査の簡略化を達成できるように
したものに関するものである。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００２７

【補正方法】変更

【補正内容】

【００２７】

【課題を解決するための手段】この発明に係る半導体装
置は、短絡回路のパターンをベース基板のダイシング工
程において削除される部分に設けるようにしたものであ
る。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】図１はこの発明の一実施例による半導体装
置であるところのマルチチップ・モジュールのベース基
板を示すものであり、特にその配線パターンとこの実施
例で付加した短絡回路とを示すものである。

【手続補正７】

【補正対象書類名】明細書

【補正対象項目名】００４０

【補正方法】変更

【補正内容】

【００４０】

【発明の効果】以上のように、この発明に係る半導体装
置によれば、短絡回路を設けることにより、全パッドを
プローピングする必要なく検査を実行できるようにした
ものにおいて、その短絡回路の一部をベース基板のダイ
シング領域上に形成するようにしたので、ダイシング工
程を実行することにより、短絡回路が自動的に切断さ
れ、検査完了後の短絡回路の切断工程を別途設ける必要
がなくなり、検査コストの大幅な低減が極めて容易に実
現できる効果がある。

【手続補正８】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】この発明の一実施例による半導体装置であると
ころのマルチチップ・モジュールのベース基板の配線パ
ターンおよび短絡回路を示す図。

【図２】この発明の他の実施例による半導体装置である
ところのマルチチップ・モジュールのベース基板の配線
パターンおよび短絡回路を示す図。

【図３】この発明のさらに他の実施例による半導体装置
であるところのマルチチップ・モジュールのベース基板
の配線パターンを示す図。

【図４】本件出願人の開発になる、テストの容易化を図
った短絡回路を有する半導体装置であるところのマルチ
チップ・モジュールのベース基板の配線パターンを示す
図。

【図５】セラミックパッケージを使用するマルチチップ
・モジュールの一般的な構成を示す図。

【図６】図５のベース基板のパターンの一例を示す図。

【図７】図５のベース基板の断面構造の一例を示す図。

【図８】従来のベース基板の配線の検査方法を示す図。

【符号の説明】 １ パッケージ ２ ベース基板 ３ ＩＣチップ ４ Ａｌワイヤ ６， ６ａ，６ｂ Ａパッド ８，８ａ，８ｂ，８ｃ，８ｄ Ｂパッド ９，９ａ，９ｂ，９ｃ，９ｄ 配線パターン １０ 配線パターン １５０，１５０ａ，１００ｂ 短絡回路 ２００ａ，２００ｂ，２００ｃ ダイシングライン Ｄ ダイシング領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パッケージに封入しない状態の複数の半
   導体集積回路チップ（以下、ＩＣチップと称す）を同一
   パッケージ内に搭載してなるマルチチップ・モジュール
   の、ＩＣチップを搭載し、かつ当該基板に形成された複
   数の配線パターンを、相互に電気的に接続された配線パ
   ターンのつながりの集合とし、かつその検査後において
   切断される短絡回路を有するベース基板において、 上記短絡回路の一部を上記ベース基板のダイシング領域
   上に形成したことを特徴とするマルチチップ・モジュー
   ルのベース基板。