JPH05343530A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH05343530A JPH05343530A JP4150532A JP15053292A JPH05343530A JP H05343530 A JPH05343530 A JP H05343530A JP 4150532 A JP4150532 A JP 4150532A JP 15053292 A JP15053292 A JP 15053292A JP H05343530 A JPH05343530 A JP H05343530A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- circuit
- signal
- mode
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 バーンイン専用端子を用いずにバーンインモ
ードの設定および解除の制御ができるようにする。 【構成】 クロック信号Ａをカウントし任意の時間ごと
にパルス信号Ｄを発生する計時回路４と、所定の入力ポ
ート端子３からのバーンインモード設定を指示するバー
ンインモード指示信号Ｃに基づいてバーンインモードの
設定および解除を決定するためのバーンインモード設定
信号Ｅをオン・オフするバーンインモード設定回路５
と、計時回路４から出力されるパルス信号Ｄとバーンイ
ンモード設定回路５から出力されるバーンインモード設
定信号Ｅを照合しバーンインモードの設定および解除を
制御するためのバーンインモード制御信号Ｇのオン・オ
フを行なうバーンインモード制御回路６とを設ける。
ードの設定および解除の制御ができるようにする。 【構成】 クロック信号Ａをカウントし任意の時間ごと
にパルス信号Ｄを発生する計時回路４と、所定の入力ポ
ート端子３からのバーンインモード設定を指示するバー
ンインモード指示信号Ｃに基づいてバーンインモードの
設定および解除を決定するためのバーンインモード設定
信号Ｅをオン・オフするバーンインモード設定回路５
と、計時回路４から出力されるパルス信号Ｄとバーンイ
ンモード設定回路５から出力されるバーンインモード設
定信号Ｅを照合しバーンインモードの設定および解除を
制御するためのバーンインモード制御信号Ｇのオン・オ
フを行なうバーンインモード制御回路６とを設ける。
Description
【０００１】
【産業上の利用分野】この発明は、半導体集積回路、と
くにバーンインモード設定のための専用端子を用いずに
内蔵された回路によってバーンインモードの設定および
解除を行なう機能を有する半導体集積回路に関する。
くにバーンインモード設定のための専用端子を用いずに
内蔵された回路によってバーンインモードの設定および
解除を行なう機能を有する半導体集積回路に関する。
【０００２】
【従来の技術】従来、半導体集積回路のバーンインモー
ドの設定および解除は、半導体集積回路の１本以上のバ
ーンイン専用端子を任意の状態に設定することにより行
なわれていた。
ドの設定および解除は、半導体集積回路の１本以上のバ
ーンイン専用端子を任意の状態に設定することにより行
なわれていた。
【０００３】
【発明が解決しようとする課題】上記のような従来の半
導体集積回路においては、バーンインモードの設定およ
び解除を行なうために１本以上のバーンイン専用端子が
必要であるという欠点があり、そのため半導体集積回路
のパッド数の増加や端子数の増加が必要であるという問
題があった。
導体集積回路においては、バーンインモードの設定およ
び解除を行なうために１本以上のバーンイン専用端子が
必要であるという欠点があり、そのため半導体集積回路
のパッド数の増加や端子数の増加が必要であるという問
題があった。
【０００４】この発明の目的は、上記の問題を解決し、
バーンイン専用端子を用いずにバーンインモードの設定
および解除の制御ができる経済的な半導体集積回路を提
供することにある。
バーンイン専用端子を用いずにバーンインモードの設定
および解除の制御ができる経済的な半導体集積回路を提
供することにある。
【０００５】
【課題を解決するための手段】この発明による半導体集
積回路は、クロック信号をカウントし任意の時間ごとに
パルス信号を発生する計時回路と、所定の入力ポート端
子からのバーンインモード設定を指示するバーンインモ
ード指示信号に基づいてバーンインモードの設定および
解除を決定するためのバーンインモード設定信号をオン
・オフするバーンインモード設定回路と、計時回路から
出力されるパルス信号とバーンインモード設定回路から
出力されるバーンインモード設定信号を照合しバーンイ
ンモードの設定および解除を制御するためのバーンイン
モード制御信号のオン・オフを行なうバーンインモード
制御回路とを備えているものである。
積回路は、クロック信号をカウントし任意の時間ごとに
パルス信号を発生する計時回路と、所定の入力ポート端
子からのバーンインモード設定を指示するバーンインモ
ード指示信号に基づいてバーンインモードの設定および
解除を決定するためのバーンインモード設定信号をオン
・オフするバーンインモード設定回路と、計時回路から
出力されるパルス信号とバーンインモード設定回路から
出力されるバーンインモード設定信号を照合しバーンイ
ンモードの設定および解除を制御するためのバーンイン
モード制御信号のオン・オフを行なうバーンインモード
制御回路とを備えているものである。
【０００６】
【作用】計時回路において、半導体集積回路のクロック
入力端子から入力するクロック信号がカウントされ、任
意の数のクロック信号が入力するたびに間欠的にパルス
信号が発生される。バーンインモード設定を指示するた
めのバーンインモード指示信号が半導体集積回路の所定
の入力ポート端子から入力すると、バーンインモード設
定回路において、バーンインモード設定信号がオンされ
る。バーンインモード制御回路において、計時回路から
のパルス信号とバーンインモード設定回路からのバーン
インモード設定信号が照合される。そして、パルス信号
が出力されたときにバーンインモード設定信号がオンに
なっていれば、バーンインモード制御信号がオンされ
て、バーンインモードに設定され、パルス信号が出力さ
れたときにバーンインモード設定信号がオフになってい
れば、バーンインモード制御信号がオフされて、バーン
インモードが解除される。したがって、計時回路からパ
ルス信号が出力されたときにバーンインモード設定信号
がオンになっている間、バーンインモードが設定され
る。
入力端子から入力するクロック信号がカウントされ、任
意の数のクロック信号が入力するたびに間欠的にパルス
信号が発生される。バーンインモード設定を指示するた
めのバーンインモード指示信号が半導体集積回路の所定
の入力ポート端子から入力すると、バーンインモード設
定回路において、バーンインモード設定信号がオンされ
る。バーンインモード制御回路において、計時回路から
のパルス信号とバーンインモード設定回路からのバーン
インモード設定信号が照合される。そして、パルス信号
が出力されたときにバーンインモード設定信号がオンに
なっていれば、バーンインモード制御信号がオンされ
て、バーンインモードに設定され、パルス信号が出力さ
れたときにバーンインモード設定信号がオフになってい
れば、バーンインモード制御信号がオフされて、バーン
インモードが解除される。したがって、計時回路からパ
ルス信号が出力されたときにバーンインモード設定信号
がオンになっている間、バーンインモードが設定され
る。
【０００７】このように、この発明の半導体集積回路に
よれば、所定の入力ポート端子から信号を入力すること
によってバーンインモードの設定および解除を制御する
ことができ、従来のようなバーンイン専用端子を必要と
しない。
よれば、所定の入力ポート端子から信号を入力すること
によってバーンインモードの設定および解除を制御する
ことができ、従来のようなバーンイン専用端子を必要と
しない。
【０００８】
【実施例】以下、図面を参照して、この発明の実施例に
ついて説明する。
ついて説明する。
【０００９】図１は、半導体集積回路のうちのバーンイ
ン回路の部分を示している。
ン回路の部分を示している。
【００１０】図１には、半導体集積回路の端子のうち、
クロック入力端子(1) 、システムリセット入力端子(2)
および１つの入力ポート端子(3) が示されており、クロ
ック入力端子(1) からはクロック信号Ａが、リセット入
力端子(2) からはリセット入力信号Ｂが、入力ポート端
子(3) からはバーンインモード設定を指示するためのバ
ーンインモード指示信号Ｃがそれぞれバーンイン回路に
入力する。クロック信号Ａは、一定の周期でオン・オフ
を繰り返し、システムクロックとしても使用される。リ
セット入力信号Ｂは、オンのときにリセットモードにな
る。指示信号Ｃは、オンのときにバーンインモード設定
を表わす。入力ポート端子(3) からは、ポート入力信号
も入力される。
クロック入力端子(1) 、システムリセット入力端子(2)
および１つの入力ポート端子(3) が示されており、クロ
ック入力端子(1) からはクロック信号Ａが、リセット入
力端子(2) からはリセット入力信号Ｂが、入力ポート端
子(3) からはバーンインモード設定を指示するためのバ
ーンインモード指示信号Ｃがそれぞれバーンイン回路に
入力する。クロック信号Ａは、一定の周期でオン・オフ
を繰り返し、システムクロックとしても使用される。リ
セット入力信号Ｂは、オンのときにリセットモードにな
る。指示信号Ｃは、オンのときにバーンインモード設定
を表わす。入力ポート端子(3) からは、ポート入力信号
も入力される。
【００１１】バーンイン回路は、計時回路(4) 、バーン
インモード設定回路(5) 、バーンインモード制御回路
(6) およびリセット回路(7) を備えている。計時回路
(4) は、クロック信号Ａをカウントし、任意の時間ごと
にオンになるパルス信号Ｄを発生するものである。設定
回路(5) は、指示信号Ｃに基づいて、バーンインモード
の設定および解除を決定するためのバーンインモード設
定信号Ｅを発生するものである。設定信号Ｅは、オンの
ときにバーンインモードの設定を表わす。リセット回路
(7) は、クロック信号Ａとパルス信号Ｄに基づいてリセ
ット信号Ｆを発生するものである。制御回路(6) は、パ
ルス信号Ｄと設定信号Ｅを照合して、バーンインモード
の設定および解除を制御するためのバーンインモード制
御信号Ｇを発生するものである。制御信号Ｇは、オンの
ときにバーンインモードを設定することを表わす。
インモード設定回路(5) 、バーンインモード制御回路
(6) およびリセット回路(7) を備えている。計時回路
(4) は、クロック信号Ａをカウントし、任意の時間ごと
にオンになるパルス信号Ｄを発生するものである。設定
回路(5) は、指示信号Ｃに基づいて、バーンインモード
の設定および解除を決定するためのバーンインモード設
定信号Ｅを発生するものである。設定信号Ｅは、オンの
ときにバーンインモードの設定を表わす。リセット回路
(7) は、クロック信号Ａとパルス信号Ｄに基づいてリセ
ット信号Ｆを発生するものである。制御回路(6) は、パ
ルス信号Ｄと設定信号Ｅを照合して、バーンインモード
の設定および解除を制御するためのバーンインモード制
御信号Ｇを発生するものである。制御信号Ｇは、オンの
ときにバーンインモードを設定することを表わす。
【００１２】リセット入力信号Ｂは、第１ＮＯＴ回路
(8) に入力する。リセット入力信号Ｂを反転した信号
（反転リセット入力信号）ＮＢである第１ＮＯＴ回路
(8) の出力が第１ＮＯＲ回路(9) の第１入力端子に入力
し、第１ＮＯＲ回路(9) の出力が第２ＮＯＲ回路(10)の
第１入力端子に入力する。第２ＮＯＲ回路(10)の出力が
ＡＣＬ信号となっており、これが第１ＮＯＲ回路(9) の
第２入力端子に入力する。リセット入力信号Ｂと通常Ａ
ＣＬ解除信号が第１ＯＲ回路(11)に入力し、第１ＯＲ回
路(11)の出力が第２ＯＲ回路(12)の第１入力端子に入力
し、さらに第２ＯＲ回路(12)の出力が第２ＮＯＲ回路(1
0)の第２入力端子に入力する。
(8) に入力する。リセット入力信号Ｂを反転した信号
（反転リセット入力信号）ＮＢである第１ＮＯＴ回路
(8) の出力が第１ＮＯＲ回路(9) の第１入力端子に入力
し、第１ＮＯＲ回路(9) の出力が第２ＮＯＲ回路(10)の
第１入力端子に入力する。第２ＮＯＲ回路(10)の出力が
ＡＣＬ信号となっており、これが第１ＮＯＲ回路(9) の
第２入力端子に入力する。リセット入力信号Ｂと通常Ａ
ＣＬ解除信号が第１ＯＲ回路(11)に入力し、第１ＯＲ回
路(11)の出力が第２ＯＲ回路(12)の第１入力端子に入力
し、さらに第２ＯＲ回路(12)の出力が第２ＮＯＲ回路(1
0)の第２入力端子に入力する。
【００１３】リセット回路(7) は、ＡＮＤ回路(13)とＯ
Ｒ回路(14)を備えている。パルス信号ＤがＡＮＤ回路(1
3)の第１入力端子に入力し、クロック信号Ａが計時回路
(4)に入力するとともに、第２ＮＯＴ回路(15)を介して
ＡＮＤ回路(13)の第２入力端子に入力する。そして、リ
セット入力信号ＢとＡＮＤ回路(13)の出力が、ＯＲ回路
(14)に入力する。ＯＲ回路(14)の出力がリセット信号Ｆ
となっており、これが計時回路(4) のリセット端子およ
び設定回路(5) のリセット端子に入力する。
Ｒ回路(14)を備えている。パルス信号ＤがＡＮＤ回路(1
3)の第１入力端子に入力し、クロック信号Ａが計時回路
(4)に入力するとともに、第２ＮＯＴ回路(15)を介して
ＡＮＤ回路(13)の第２入力端子に入力する。そして、リ
セット入力信号ＢとＡＮＤ回路(13)の出力が、ＯＲ回路
(14)に入力する。ＯＲ回路(14)の出力がリセット信号Ｆ
となっており、これが計時回路(4) のリセット端子およ
び設定回路(5) のリセット端子に入力する。
【００１４】反転リセット入力信号ＮＢと指示信号Ｃが
ＡＮＤ回路(16)に入力し、ＡＮＤ回路(16)の出力が設定
回路(5) に入力する。
ＡＮＤ回路(16)に入力し、ＡＮＤ回路(16)の出力が設定
回路(5) に入力する。
【００１５】制御回路(6) は、フリップフロップ(17)と
ＡＮＤ回路(18)を備えている。パルス信号Ｄが、フリッ
プフロップ(17)のＣＫ端子（クロックパルス入力端子）
に入力する。設定信号Ｅが、フリップフロップ(17)のＤ
端子（入力端子）に入力する。反転リセット入力信号Ｎ
Ｂとフリップフロップ(17)の出力Ｑが、ＡＮＤ回路(18)
に入力する。ＡＮＤ回路(18)の出力が制御信号Ｇとなっ
ており、これが第２ＯＲ回路(12)の第２入力端子に入力
する。
ＡＮＤ回路(18)を備えている。パルス信号Ｄが、フリッ
プフロップ(17)のＣＫ端子（クロックパルス入力端子）
に入力する。設定信号Ｅが、フリップフロップ(17)のＤ
端子（入力端子）に入力する。反転リセット入力信号Ｎ
Ｂとフリップフロップ(17)の出力Ｑが、ＡＮＤ回路(18)
に入力する。ＡＮＤ回路(18)の出力が制御信号Ｇとなっ
ており、これが第２ＯＲ回路(12)の第２入力端子に入力
する。
【００１６】図２は、上記のバーンイン回路の各部の信
号を示すタイムチャートである。次に、図２を参照し
て、バーンイン回路の動作の１例を説明する。
号を示すタイムチャートである。次に、図２を参照し
て、バーンイン回路の動作の１例を説明する。
【００１７】まず、リセット入力信号Ｂがオフになって
いる状態について説明する。図２において、ａ部からｂ
部までの間がリセット入力信号Ｂがオフになっている部
分である。この場合、計時回路(4) におけるクロック信
号Ａのカウント値が予め設定された所定値になれば、ｃ
部のように、パルス信号Ｄがオンになる。なお、パルス
信号Ｄは、クロック信号Ａの立上がりでオンになる。パ
ルス信号Ｄがオフになっている間、リセット回路(7) の
ＡＮＤ回路(13)の第１入力端子はオフになっており、し
たがって、ＡＮＤ回路(13)の出力はオフになっている。
また、リセット入力信号Ｂもオフであるから、ＯＲ回路
(14)の２つの入力がともにオフになり、リセット信号Ｆ
はオフである。パルス信号Ｄがオンになると、クロック
信号Ａがオンになっている間は、リセット回路(7) のＡ
ＮＤ回路(13)の第２入力端子に入力する第２ＮＯＴ回路
(15)の出力がオフであるため、ＡＮＤ回路(13)の出力は
オフであり、リセット信号Ｆはオフのままである。この
ため、パルス信号Ｄはオンの状態に保持される。パルス
信号Ｄがオンになっている状態で、クロック信号Ａがオ
フになると、リセット回路(7) のＡＮＤ回路(13)の第２
入力端子に入力する第２ＮＯＴ回路(15)の出力がオンに
なり、ＡＮＤ回路(13)の第１入力端子に入力するパルス
信号Ｄがオンになっていることから、ＡＮＤ回路(13)の
出力がオンになり、ｄ部のように、リセット信号Ｆがオ
ンになる。リセット信号Ｆがオンになると、計時回路
(4) がリセットされ、パルス信号Ｄがオフになる。パル
ス信号Ｄがオフになると、リセット回路(7) のＡＮＤ回
路(13)の第１入力端子がオフになり、リセット信号Ｆも
オフになる。また、計時回路(4) がリセットされると、
カウント値がクリアされ、再びカウントが行なわれ、上
記の動作が繰り返される。このため、ｃ部、ｅ部、ｆ部
のように、パルス信号Ｄが一定時間ごとに一定時間だけ
オンになる。また、ｄ部、ｇ部、ｈ部のように、パルス
信号Ｄがオンになるたびにリセット信号Ｆもパルス信号
Ｄより短い一定時間だけオンになる。入力ポート端子
(3) には、ｉ部、ｊ部のように、外部からパルス状の指
示信号Ｃが入力する。リセット入力信号Ｂがオフである
から、ＡＮＤ回路(16)に入力する反転リセット入力信号
ＮＢはオンになっている。このため、ＡＮＤ回路(16)の
出力は、指示信号Ｃがオンになっている間だけオンにな
り、これが設定回路(5) に入力する。設定回路(5) の出
力である設定信号Ｅは、ｋ部、ｌ部のように、ＡＮＤ回
路(16)の出力がオンからオフに変わる立下がり時点でオ
ンになり、ｍ部、ｎ部のように、設定回路のリセット端
子に入力するリセット信号Ｆがオンになった時点でオフ
になる。したがって、ある時点で設定信号Ｅがオンにな
ると、次にパルス信号Ｄがオンになったときには設定信
号Ｅはオンになっており、リセット信号Ｆがオンになっ
た時点で設定信号Ｅはオフになる。制御回路(6) のフリ
ップフロップ(17)においては、ＣＫ端子に入力するパル
ス信号Ｄがオンになったときに、Ｄ端子に入力している
設定信号Ｅが出力ＱとしてＡＮＤ回路(18)に出力され
る。一方、リセット入力信号Ｂがオフであるから、ＡＮ
Ｄ回路(18)の第１入力端子に入力している反転リセット
入力信号ＮＢはオンである。したがって、ｃ部、ｆ部の
ように、パルス信号Ｄがオンになったときに設定信号Ｅ
がオンになっていれば、ＡＮＤ回路(18)の第２入力端子
に入力する出力Ｑがオンになり、ＡＮＤ回路(18)の出力
である制御信号Ｇがオンになる。なお、ｃ部において
は、その前から制御信号Ｇがオンになっているので、オ
ンの状態が維持される。また、ｅ部のように、パルス信
号Ｄがオンになったときに設定信号Ｅがオフになってい
れば、ＡＮＤ回路(18)の第２入力端子に入力する出力Ｑ
がオフになり、制御信号Ｇがオフになる。以上の説明か
ら明らかなように、リセット入力信号Ｂがオフである間
は、パルス信号Ｄがオフになっている間に指示信号Ｃが
オンになって、パルス信号Ｄがオンになったときに設定
信号Ｅがオンになっている限り、制御信号Ｇはオンの状
態に保たれる。逆に、パルス信号Ｄがオフになっている
間に指示信号Ｃがオンにならず、パルス信号Ｄがオンに
なったときに設定信号Ｅがオンになっていなければ、制
御信号Ｇはオフになる。したがって、指示信号Ｃを繰り
返しオンにすることにより、制御信号Ｇがオンになっ
て、バーンインモードに設定され、指示信号Ｃをオフの
状態にしておくことにより、バーンインモードが解除さ
れる。
いる状態について説明する。図２において、ａ部からｂ
部までの間がリセット入力信号Ｂがオフになっている部
分である。この場合、計時回路(4) におけるクロック信
号Ａのカウント値が予め設定された所定値になれば、ｃ
部のように、パルス信号Ｄがオンになる。なお、パルス
信号Ｄは、クロック信号Ａの立上がりでオンになる。パ
ルス信号Ｄがオフになっている間、リセット回路(7) の
ＡＮＤ回路(13)の第１入力端子はオフになっており、し
たがって、ＡＮＤ回路(13)の出力はオフになっている。
また、リセット入力信号Ｂもオフであるから、ＯＲ回路
(14)の２つの入力がともにオフになり、リセット信号Ｆ
はオフである。パルス信号Ｄがオンになると、クロック
信号Ａがオンになっている間は、リセット回路(7) のＡ
ＮＤ回路(13)の第２入力端子に入力する第２ＮＯＴ回路
(15)の出力がオフであるため、ＡＮＤ回路(13)の出力は
オフであり、リセット信号Ｆはオフのままである。この
ため、パルス信号Ｄはオンの状態に保持される。パルス
信号Ｄがオンになっている状態で、クロック信号Ａがオ
フになると、リセット回路(7) のＡＮＤ回路(13)の第２
入力端子に入力する第２ＮＯＴ回路(15)の出力がオンに
なり、ＡＮＤ回路(13)の第１入力端子に入力するパルス
信号Ｄがオンになっていることから、ＡＮＤ回路(13)の
出力がオンになり、ｄ部のように、リセット信号Ｆがオ
ンになる。リセット信号Ｆがオンになると、計時回路
(4) がリセットされ、パルス信号Ｄがオフになる。パル
ス信号Ｄがオフになると、リセット回路(7) のＡＮＤ回
路(13)の第１入力端子がオフになり、リセット信号Ｆも
オフになる。また、計時回路(4) がリセットされると、
カウント値がクリアされ、再びカウントが行なわれ、上
記の動作が繰り返される。このため、ｃ部、ｅ部、ｆ部
のように、パルス信号Ｄが一定時間ごとに一定時間だけ
オンになる。また、ｄ部、ｇ部、ｈ部のように、パルス
信号Ｄがオンになるたびにリセット信号Ｆもパルス信号
Ｄより短い一定時間だけオンになる。入力ポート端子
(3) には、ｉ部、ｊ部のように、外部からパルス状の指
示信号Ｃが入力する。リセット入力信号Ｂがオフである
から、ＡＮＤ回路(16)に入力する反転リセット入力信号
ＮＢはオンになっている。このため、ＡＮＤ回路(16)の
出力は、指示信号Ｃがオンになっている間だけオンにな
り、これが設定回路(5) に入力する。設定回路(5) の出
力である設定信号Ｅは、ｋ部、ｌ部のように、ＡＮＤ回
路(16)の出力がオンからオフに変わる立下がり時点でオ
ンになり、ｍ部、ｎ部のように、設定回路のリセット端
子に入力するリセット信号Ｆがオンになった時点でオフ
になる。したがって、ある時点で設定信号Ｅがオンにな
ると、次にパルス信号Ｄがオンになったときには設定信
号Ｅはオンになっており、リセット信号Ｆがオンになっ
た時点で設定信号Ｅはオフになる。制御回路(6) のフリ
ップフロップ(17)においては、ＣＫ端子に入力するパル
ス信号Ｄがオンになったときに、Ｄ端子に入力している
設定信号Ｅが出力ＱとしてＡＮＤ回路(18)に出力され
る。一方、リセット入力信号Ｂがオフであるから、ＡＮ
Ｄ回路(18)の第１入力端子に入力している反転リセット
入力信号ＮＢはオンである。したがって、ｃ部、ｆ部の
ように、パルス信号Ｄがオンになったときに設定信号Ｅ
がオンになっていれば、ＡＮＤ回路(18)の第２入力端子
に入力する出力Ｑがオンになり、ＡＮＤ回路(18)の出力
である制御信号Ｇがオンになる。なお、ｃ部において
は、その前から制御信号Ｇがオンになっているので、オ
ンの状態が維持される。また、ｅ部のように、パルス信
号Ｄがオンになったときに設定信号Ｅがオフになってい
れば、ＡＮＤ回路(18)の第２入力端子に入力する出力Ｑ
がオフになり、制御信号Ｇがオフになる。以上の説明か
ら明らかなように、リセット入力信号Ｂがオフである間
は、パルス信号Ｄがオフになっている間に指示信号Ｃが
オンになって、パルス信号Ｄがオンになったときに設定
信号Ｅがオンになっている限り、制御信号Ｇはオンの状
態に保たれる。逆に、パルス信号Ｄがオフになっている
間に指示信号Ｃがオンにならず、パルス信号Ｄがオンに
なったときに設定信号Ｅがオンになっていなければ、制
御信号Ｇはオフになる。したがって、指示信号Ｃを繰り
返しオンにすることにより、制御信号Ｇがオンになっ
て、バーンインモードに設定され、指示信号Ｃをオフの
状態にしておくことにより、バーンインモードが解除さ
れる。
【００１８】リセット入力信号Ｂがオフになっている場
合、通常ＡＣＬ解除信号もオフであれば、第１ＯＲ回路
(11)の出力がオンになり、第２ＯＲ回路(12)の第１入力
端子がオフになる。そして、制御信号Ｇがオンになる
と、第２ＯＲ回路(12)の出力がオンになり、ＡＣＬ信号
がオフになる。一方、反転リセット入力信号ＮＢはオン
であるから、第１ＮＯＲ回路(9) の出力もオフであり、
第２ＮＯＲ回路(10)の第１入力端子はオフになってい
る。制御信号Ｇがオフになると、第２ＯＲ回路(12)の第
１入力端子がオフであることから、第２ＯＲ回路(12)の
出力がオフになり、第２ＮＯＲ回路(10)の第１入力端子
がオフであることから、ＡＣＬ信号がオンになる。リセ
ット入力信号Ｂがオフになっている状態で、通常ＡＣＬ
解除信号がオンになれば、第１ＯＲ回路(11)の出力がオ
ンになり、制御信号Ｇのオン・オフにかかわらず第２Ｏ
Ｒ回路(12)の出力がオンになり、これによってＡＣＬ信
号がオフになる。
合、通常ＡＣＬ解除信号もオフであれば、第１ＯＲ回路
(11)の出力がオンになり、第２ＯＲ回路(12)の第１入力
端子がオフになる。そして、制御信号Ｇがオンになる
と、第２ＯＲ回路(12)の出力がオンになり、ＡＣＬ信号
がオフになる。一方、反転リセット入力信号ＮＢはオン
であるから、第１ＮＯＲ回路(9) の出力もオフであり、
第２ＮＯＲ回路(10)の第１入力端子はオフになってい
る。制御信号Ｇがオフになると、第２ＯＲ回路(12)の第
１入力端子がオフであることから、第２ＯＲ回路(12)の
出力がオフになり、第２ＮＯＲ回路(10)の第１入力端子
がオフであることから、ＡＣＬ信号がオンになる。リセ
ット入力信号Ｂがオフになっている状態で、通常ＡＣＬ
解除信号がオンになれば、第１ＯＲ回路(11)の出力がオ
ンになり、制御信号Ｇのオン・オフにかかわらず第２Ｏ
Ｒ回路(12)の出力がオンになり、これによってＡＣＬ信
号がオフになる。
【００１９】次に、リセット入力信号Ｂがオンになって
いる状態について説明する。図２において、ｂ部のよう
にリセット入力信号Ｂがオンになると、反転リセット入
力信号ＮＢがオフになり、設定回路(6) のＡＮＤ回路(1
8)の第１入力端子がオフになる。このため、パルス信号
Ｄ、設定信号Ｅなどのオン・オフにかかわらず、制御信
号Ｇはおフォーム輪転機状態に保持される。一方、リセ
ット入力信号Ｂがオンになると、第１ＯＲ回路(11)の出
力がオンになって、第２ＯＲ回路(12)の出力がオンにな
り、これによってＡＣＬ信号がオフになる。
いる状態について説明する。図２において、ｂ部のよう
にリセット入力信号Ｂがオンになると、反転リセット入
力信号ＮＢがオフになり、設定回路(6) のＡＮＤ回路(1
8)の第１入力端子がオフになる。このため、パルス信号
Ｄ、設定信号Ｅなどのオン・オフにかかわらず、制御信
号Ｇはおフォーム輪転機状態に保持される。一方、リセ
ット入力信号Ｂがオンになると、第１ＯＲ回路(11)の出
力がオンになって、第２ＯＲ回路(12)の出力がオンにな
り、これによってＡＣＬ信号がオフになる。
【００２０】
【発明の効果】この発明の半導体集積回路によれば、上
述のように、バーンイン専用端子を用いずにバーンイン
モードの設定および解除の制御ができる。したがって、
パッド数の増加や端子数の増加の必要がなく、経済的で
ある。
述のように、バーンイン専用端子を用いずにバーンイン
モードの設定および解除の制御ができる。したがって、
パッド数の増加や端子数の増加の必要がなく、経済的で
ある。
【図１】この発明の実施例を示す半導体集積回路のバー
ンイン回路の部分のブロック図である。
ンイン回路の部分のブロック図である。
【図２】図１の回路の各部の信号を示すタイムチャート
である。
である。
(1) クロック入力端子 (3) 入力ポート端子 (4) 計時回路 (5) バーンインモード設定回路 (6) バーンインモード制御回路 Ａ クロック信号 Ｃ 指示信号 Ｄ パルス信号 Ｅ バーンインモード設定信号 Ｇ バーンインモード制御信号
Claims (1)
- 【請求項１】クロック信号をカウントし任意の時間ごと
にパルス信号を発生する計時回路と、所定の入力ポート
端子からのバーンインモード設定を指示するバーンイン
モード指示信号に基づいてバーンインモードの設定およ
び解除を決定するためのバーンインモード設定信号をオ
ン・オフするバーンインモード設定回路と、計時回路か
ら出力されるパルス信号とバーンインモード設定回路か
ら出力されるバーンインモード設定信号を照合しバーン
インモードの設定および解除を制御するためのバーンイ
ンモード制御信号のオン・オフを行なうバーンインモー
ド制御回路とを備えている半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150532A JPH05343530A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150532A JPH05343530A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05343530A true JPH05343530A (ja) | 1993-12-24 |
Family
ID=15498933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150532A Withdrawn JPH05343530A (ja) | 1992-06-10 | 1992-06-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05343530A (ja) |
-
1992
- 1992-06-10 JP JP4150532A patent/JPH05343530A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS634151B2 (ja) | ||
| JPH05343530A (ja) | 半導体集積回路 | |
| EP0403047A2 (en) | A frequency divider circuit | |
| US4801875A (en) | Integrated circuit with frequency dividing test function | |
| JP2953713B2 (ja) | 半導体集積回路 | |
| JPH11316694A (ja) | テストモード設定回路 | |
| KR910014785A (ko) | 집적회로장치(integrated circuit device) | |
| JPS6139720A (ja) | トリガ制御回路 | |
| JP2513032B2 (ja) | マイクロコンピュ―タの入力制御回路 | |
| KR880000515Y1 (ko) | 스위칭 신호 제어 장치 | |
| JPS598009A (ja) | マイクロプロセツサ制御装置 | |
| JPS61140876A (ja) | 半導体集積回路装置 | |
| JPS63250743A (ja) | テストモ−ド設定方式 | |
| JP3704718B2 (ja) | ダウンカウンタを用いたタイマ回路 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JPH04150614A (ja) | 集積回路装置 | |
| JPH02205940A (ja) | ウオッチドッグタイマ装置 | |
| JPS63123215A (ja) | 半導体集積回路の入力回路 | |
| JPH0216808A (ja) | デューティ制御装置 | |
| JPH0380317A (ja) | リセットパルス信号出力回路 | |
| JPH02294811A (ja) | リセツト回路 | |
| JPS63287109A (ja) | タイミング発生回路 | |
| JPS61288259A (ja) | マイクロコンピユ−タ | |
| JPH04169429A (ja) | 冗長切替禁止装置 | |
| JPH05282066A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |