JPH05344184A - 回線接続部監視回路 - Google Patents
回線接続部監視回路Info
- Publication number
- JPH05344184A JPH05344184A JP4145147A JP14514792A JPH05344184A JP H05344184 A JPH05344184 A JP H05344184A JP 4145147 A JP4145147 A JP 4145147A JP 14514792 A JP14514792 A JP 14514792A JP H05344184 A JPH05344184 A JP H05344184A
- Authority
- JP
- Japan
- Prior art keywords
- data
- path pattern
- memory
- address
- line connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】
【目的】アドレスコントロールメモリを回線接続先デー
タ用とパスパタン用に分離することにより初期化による
回線接続部の装置異常の誤検出を防止する。 【構成】回線接続部監視用のパスパタンと回線接続先デ
ータとをメモリするデータメモリ３と、回線接続先デー
タをメモリ３にメモリさせるためのアドレスコントロー
ルを行うアドレスコトロールメモリ１と、パスパタン用
のアドレスコントロール２と、パスパタンを生成しメモ
リ３に送り込むパスパタン生成回路と、メモリ３からの
パスパタンにより回線接続状態を照合するパスパタン検
出回路５とから構成されている。初期化時にパスパタン
はアドレスコントロールが分離されているので、メモリ
３に必ずメモリされる。
タ用とパスパタン用に分離することにより初期化による
回線接続部の装置異常の誤検出を防止する。 【構成】回線接続部監視用のパスパタンと回線接続先デ
ータとをメモリするデータメモリ３と、回線接続先デー
タをメモリ３にメモリさせるためのアドレスコントロー
ルを行うアドレスコトロールメモリ１と、パスパタン用
のアドレスコントロール２と、パスパタンを生成しメモ
リ３に送り込むパスパタン生成回路と、メモリ３からの
パスパタンにより回線接続状態を照合するパスパタン検
出回路５とから構成されている。初期化時にパスパタン
はアドレスコントロールが分離されているので、メモリ
３に必ずメモリされる。
Description
【０００１】
【産業上の利用分野】本発明は、通信機器等に用いられ
る回線接続部の監視に関し、特にアドレスコントロール
メモリ初期化時の装置故障誤検出を防止する機能を持つ
回線接続部監視回路に関する。
る回線接続部の監視に関し、特にアドレスコントロール
メモリ初期化時の装置故障誤検出を防止する機能を持つ
回線接続部監視回路に関する。
【０００２】
【従来の技術】従来、この種の回線接続部監視回路は、
多重化装置・中継装置・交換装置などの通信装置におい
て、時分割回線接続を行う回線接続部の装置故障監視の
為に用いられている。
多重化装置・中継装置・交換装置などの通信装置におい
て、時分割回線接続を行う回線接続部の装置故障監視の
為に用いられている。
【０００３】図２は、従来の回線接続部監視回路の一例
を示すブロック図である。図２において、アドレスコン
トロールメモリ７は、データメモリ３のアドレスバス１
５に接続されている。パスパタン生成回路４は、入力デ
ータバス１２を介してデータメモリ３に接続され、デー
タメモリ３は、出力データバス１６を介してパスパター
ン検出回路５に接続されている。
を示すブロック図である。図２において、アドレスコン
トロールメモリ７は、データメモリ３のアドレスバス１
５に接続されている。パスパタン生成回路４は、入力デ
ータバス１２を介してデータメモリ３に接続され、デー
タメモリ３は、出力データバス１６を介してパスパター
ン検出回路５に接続されている。
【０００４】次に動作について説明する。通常、アドレ
スコントロールメモリ７にはパスパタン及び回線データ
の接続先データを記録するデータメモリ上のアドレスが
記録されている。パスパタンに対するアドレスコントロ
ールメモリ上の領域が読み出されデータメモリ３のアド
レスバス１５に入力されるときに、パスパタン生成回路
４からのパスパタンデータは、入力データバス１２を介
し、データメモリ３に記録される。このパスパタンデー
タを、パスパタン検出回路５が検出し、回線接続状態と
このパスパタンデータとの照合を行うことにより回線接
続部の監視を行う。
スコントロールメモリ７にはパスパタン及び回線データ
の接続先データを記録するデータメモリ上のアドレスが
記録されている。パスパタンに対するアドレスコントロ
ールメモリ上の領域が読み出されデータメモリ３のアド
レスバス１５に入力されるときに、パスパタン生成回路
４からのパスパタンデータは、入力データバス１２を介
し、データメモリ３に記録される。このパスパタンデー
タを、パスパタン検出回路５が検出し、回線接続状態と
このパスパタンデータとの照合を行うことにより回線接
続部の監視を行う。
【０００５】
【発明が解決しようとする課題】この従来の回線接続部
監視回路では、回線接続用のアドレスとパスパタン用の
アドレスがアドレスコントロールメモリに混在するた
め、アドレスコントロールメモリが初期化された場合、
パスパタンデータがデータメモリ３に記録されなくな
る。この際、パスパタン検出回路において、回線設定部
の装置故障を誤検出してしまう問題がある。
監視回路では、回線接続用のアドレスとパスパタン用の
アドレスがアドレスコントロールメモリに混在するた
め、アドレスコントロールメモリが初期化された場合、
パスパタンデータがデータメモリ３に記録されなくな
る。この際、パスパタン検出回路において、回線設定部
の装置故障を誤検出してしまう問題がある。
【０００６】
【課題を解決するための手段】本発明による回線接続部
監視回路は、入力データバスを介し入力される回線デー
タの接続先データとパスパタンデータとをメモリするデ
ータメモリと、前記データメモリにデータをメモリする
アドレスを指定し書込みと読出しをコントロールするア
ドレスコントロールメモリと、前記パスパタンデータを
生成するパスパタン生成回路と、出力データバスを介し
出力される前記データメモリの前記パルスパタンデータ
を照会するパスパタン検出回路とを備える回線接続部監
視回路において、前記アドレスコントロールメモリは前
記回線データの接続先データのアドレスを指定する第１
のアドレスコントロールメモリと、前記パスパタンデー
タのアドレスを指定する第２のアドレスコントロールメ
モリととの２ケのメモリから成っている。
監視回路は、入力データバスを介し入力される回線デー
タの接続先データとパスパタンデータとをメモリするデ
ータメモリと、前記データメモリにデータをメモリする
アドレスを指定し書込みと読出しをコントロールするア
ドレスコントロールメモリと、前記パスパタンデータを
生成するパスパタン生成回路と、出力データバスを介し
出力される前記データメモリの前記パルスパタンデータ
を照会するパスパタン検出回路とを備える回線接続部監
視回路において、前記アドレスコントロールメモリは前
記回線データの接続先データのアドレスを指定する第１
のアドレスコントロールメモリと、前記パスパタンデー
タのアドレスを指定する第２のアドレスコントロールメ
モリととの２ケのメモリから成っている。
【０００７】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図１は本実施例を示すブロック図であ
る。
して説明する。図１は本実施例を示すブロック図であ
る。
【０００８】図１において接続線データ用のアドレスコ
ントロールメモリ１とパスパタン用のアドレスコントロ
ールメモリ２とはアンド回路６によりその出力が結合さ
れデータメモリ３のアドレスバス１５に接続されてい
る。パスパタン生成回路４は、入力データバス１２を介
してデータメモリ３に接続され、データメモリ３は、出
力データバス１６を介してパスパタン検出回路５に接続
されている。
ントロールメモリ１とパスパタン用のアドレスコントロ
ールメモリ２とはアンド回路６によりその出力が結合さ
れデータメモリ３のアドレスバス１５に接続されてい
る。パスパタン生成回路４は、入力データバス１２を介
してデータメモリ３に接続され、データメモリ３は、出
力データバス１６を介してパスパタン検出回路５に接続
されている。
【０００９】次に、図１の回路の動作について説明す
る。アドレスコードコントロールメモリ２には、データ
メモリ３にパスパタンを記録する領域のアドレスのみが
記録され、他の領域には、全て１が記録されている。ア
ドレスコントロールメモリ１には、接続先アドレスのみ
が記録され、パスパタン用の領域には全て１が記録され
ている。これら２個のアドレスコントロールメモリ出力
のアンド回路６による論理積が、データメモリ３のアド
レスに接続される。この結果、データメモリ３のアドレ
スに、アドレスコントロールメモリ１からの接続先アド
レスか、またはアドレスコントロールメモリ２からのパ
スパタン用アドレスのいずれかが、データメモリ３に入
力される。このとき、従って、回線接続部を初期化する
場合にアドレスコントロールメモリ１のみを初期化する
ことにより、アドレスコトロールメモリ２によりアドレ
ス指定されるパスパタンはデータメモリ３に記録され
る。この様にして、回線接続部の初期化による装置故障
の誤検出を防止することができる。
る。アドレスコードコントロールメモリ２には、データ
メモリ３にパスパタンを記録する領域のアドレスのみが
記録され、他の領域には、全て１が記録されている。ア
ドレスコントロールメモリ１には、接続先アドレスのみ
が記録され、パスパタン用の領域には全て１が記録され
ている。これら２個のアドレスコントロールメモリ出力
のアンド回路６による論理積が、データメモリ３のアド
レスに接続される。この結果、データメモリ３のアドレ
スに、アドレスコントロールメモリ１からの接続先アド
レスか、またはアドレスコントロールメモリ２からのパ
スパタン用アドレスのいずれかが、データメモリ３に入
力される。このとき、従って、回線接続部を初期化する
場合にアドレスコントロールメモリ１のみを初期化する
ことにより、アドレスコトロールメモリ２によりアドレ
ス指定されるパスパタンはデータメモリ３に記録され
る。この様にして、回線接続部の初期化による装置故障
の誤検出を防止することができる。
【００１０】
【発明の効果】以上説明したように、本発明の回線接続
部監視回路は、回線接続用アドレスコントロールメモリ
とパスパタン用アドレスコントロールメモリを分割した
ため、アドレスコントロールメモリを初期化してもパス
パタン検出が可能となり、装置故障の誤検出しないとい
う効果がある。
部監視回路は、回線接続用アドレスコントロールメモリ
とパスパタン用アドレスコントロールメモリを分割した
ため、アドレスコントロールメモリを初期化してもパス
パタン検出が可能となり、装置故障の誤検出しないとい
う効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
【符号の説明】 １ アドレスコントロールメモリ ２ アドレスコントロールメモリ ３ データメモリ ４ パスパタン生成回路 ５ パスパタン検出回路 １１ アドレスバス １２，１５ 入力データバス １３ 出力データバス
Claims (1)
- 【請求項１】 入力データバスを介し入力される回線デ
ータの接続先データとパスパタンデータとをメモリする
データメモリと、前記データメモリにデータをメモリす
るアドレスを指定し書込みと読出しをコントロールする
アドレスコントロールメモリと、前記パスパタンデータ
を生成するパスパタン生成回路と、出力データバスを介
し出力される前記データメモリの前記パルスパタンデー
タを照会するパスパタン検出回路とを備える回線接続部
監視回路において、前記アドレスコントロールメモリは
前記回線データの接続先データのアドレスを指定する第
１のアドレスコントロールメモリと、前記パスパタンデ
ータのアドレスを指定する第２のアドレスコントロール
メモリととの２ケのメモリから成ることを特徴とする回
線接続監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145147A JP2888030B2 (ja) | 1992-06-05 | 1992-06-05 | 回線接続部監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145147A JP2888030B2 (ja) | 1992-06-05 | 1992-06-05 | 回線接続部監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05344184A true JPH05344184A (ja) | 1993-12-24 |
| JP2888030B2 JP2888030B2 (ja) | 1999-05-10 |
Family
ID=15378508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145147A Expired - Lifetime JP2888030B2 (ja) | 1992-06-05 | 1992-06-05 | 回線接続部監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888030B2 (ja) |
-
1992
- 1992-06-05 JP JP4145147A patent/JP2888030B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2888030B2 (ja) | 1999-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| KR960706131A (ko) | 판독-수정-기록 동작동안 레지스터 상태보호 기능을 갖는 장치(Register status protection during read-modify-write operation) | |
| JP2888030B2 (ja) | 回線接続部監視回路 | |
| JPH0122653B2 (ja) | ||
| JP2927069B2 (ja) | フロッピィディスク制御装置 | |
| SU1716573A1 (ru) | Устройство дл защиты информации в блоках пам ти при отключении питани | |
| JPS6230558B2 (ja) | ||
| JPS6271685A (ja) | 印字装置 | |
| JPS592052B2 (ja) | バス制御方法 | |
| JPH0751609Y2 (ja) | プログラマブルコントローラの故障情報記憶回路 | |
| KR100284044B1 (ko) | 연관 관계를 갖는 기능 기기들의 이상 동작 복구 방법 | |
| JP2570137B2 (ja) | プログラマブルアレイロジック | |
| JP2611644B2 (ja) | 書き込み／読み出し制御装置 | |
| JPH02173852A (ja) | バス診断装置 | |
| JPS5827219A (ja) | 給電装置 | |
| SU1456996A1 (ru) | Устройство дл контрол блоков пам ти | |
| JPS6226740B2 (ja) | ||
| JPH0535455B2 (ja) | ||
| JPH0552912A (ja) | 集積回路 | |
| JPH03100844A (ja) | キャッシュメモリコントローラ | |
| JPH0290835A (ja) | 回線設定方式 | |
| JPH0242545A (ja) | 記憶装置 | |
| JPS62177795A (ja) | Ｒｏｍ制御方式 | |
| JPS63311550A (ja) | メモリチェック方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |