JPS5827219A - 給電装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は入出力装置が接続された電子計算機の電源に
関するものである。

従来この種の装置として第１図に示すものがあった。図
において（１）はｉａ＃ｔプラグ、（２）は電源スィッ
チ、（３）は電源装置、（４）は入出力制御回路、（５
）は中央処理装置（以下ＣＰＵと略記するＬ（６）は入
出力装置である。電子計算機システム（二おけるＣＰＵ
（５）、入出力制御装置（４）、及び入出力袋＃（６）
の動作はよく知られているので説明を省略する。電源装
置（３）は電源プラグ（１）、電源スィッチ（２）を経
て外部電源から受電し、入出力制御装置（４）、ＣＰＵ
（５）に必要な種類の電力に変換してそれぞれの電力全
供給する。したがって電源スイッチ（２）全オフ状態に
すると入出力制御装置（４）へもＣＰＵ　（５）へも電
力が供給されなくなる。

したがって、第１図に示す従来の回路ではすべての入出
力装置（６）の動作が終了するまでは電源スィッチ（２
）ヲオフ状態Ｃ二してはならず、誤ってオフ状態にする
と入出力の情報を破壊してしまうという欠点があった。

この発明は上記のような従来のものの欠点全除去するた
めになされたもので、入出力装置が動作中は電源スィッ
チが誤って開放されても入出力装置の動作に必要な電源
を保持することができる給電装＃を提供することを目的
としている。

以下、この発明の実施例を図について説明する。

第２図はこの発明の一実施１＋！ｌ　’に示すブロック
図であって、図において第１図と同一符号は同−又は相
当部分を示し、（力はソリッドステートリレー、（８）
はリレー制御回路である。リレー制御回路（８）は入出
力制御装置（４）が動作中であることを検出した場合、
制御信号を送出してソリッドステートリレー（力全閉接
状態に制御する。但し、ソリッドステートリレー（７）
音用いずとも、入出力制御装置（４）が動作状態（二あ
ること全示す信号Ｃ二よって閉接されるどのようなリレ
ー装置を用いてもよい。

次に第２図に示す回路の動作全説明する。′＃Ｌ源スイ
ッチ（２）が閉接されて入出力装置（６）が入出力動作
を開始すると、そのことが入出力制御装置（４）の状態
によりリレー制御回路（８）により検知されて、リレー
制御回路（８）はソリッドステートリレー（力全閉接状
態にする。この状態は入出力装置（６）が動作を終了す
るまで保持される。したがって、このような状態におい
て誤って電源スィッチ１２）全開放しても、電源はソリ
ッドステートリレー（力を経て電源装置（３）に供給さ
れる。そして、入出力動作がすべて終了するとリレー制
御回路（８）が動作終了全検出し、ソリッドステートリ
レー（力を開放状態にし、電源装＃（３）への給電を切
断する。

なお、上記実施例は入出力装置の入出力動作中の場合ζ
二ついて説明したが入出力装＃が接続された計算機のシ
ステムで途中で電源が切断されると入出力装置に影響を
与える場合にも、上記実施例と同様の効果會得ることが
できる。

以上のようにこの発明によれば、入出力装置が動作中、
誤って電源スイツチ全開放しても電源が切断されないた
め入出力情報全保護することができる。すなわち、操作
の誤りに対しても安全性の高い装置を得ることができる
。

【図面の簡単な説明】

第１図は従来の装置金示すブロック図、第２図はこの発
明の一実施例を示すブロック図である。 （１）・・・電源プラグ、（２）・・・電源スィッチ、
（３）・・・電源装置、（４）・・・入出力制御装置、
（５）・・・ｃｐｕ　ｚ　（６１・・・入出力装置、（
力・・・ソリッドステートリレー、（８）・・・リレー
制御回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人　為　野　信　− 第１図

Claims (1)

【特許請求の範囲】
1. 計算機システムに属する入出力装置と、これら入出力装
   置の入出力動作全制御する入出力制御装置と、上記計算
   機システムの中央処理装置と、外部電源から受電して上
   記中央処理装置及び上記入出力制御装置Ｃ二必要な種類
   の電力を供給する電源装置と、この電源装置と上記外部
   ′ｔｋＬ源との間に挿入される電源スィッチと、上記入
   出力制御装置が動作状態にあるか否か全検出し動作状態
   にあるときは制御値−＠を送出する手段と、上記電源ス
   ィッチに並列に接続され上記制御信号が存在する間は導
   通状感奮保持するように上記制御信号によって制御され
   るリレー装置とを備え友給電装置。