JPH05344231A - Polarity inversion detection circuit - Google Patents

Polarity inversion detection circuit

Info

Publication number
JPH05344231A
JPH05344231A JP4150417A JP15041792A JPH05344231A JP H05344231 A JPH05344231 A JP H05344231A JP 4150417 A JP4150417 A JP 4150417A JP 15041792 A JP15041792 A JP 15041792A JP H05344231 A JPH05344231 A JP H05344231A
Authority
JP
Japan
Prior art keywords
circuit
circuits
output
discharge
detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4150417A
Other languages
Japanese (ja)
Other versions
JP3029344B2 (en
Inventor
Hiroyasu Uehara
啓靖 上原
Tokuo Nakamura
徳雄 中村
Toshihiko Odaka
利彦 小高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP4150417A priority Critical patent/JP3029344B2/en
Publication of JPH05344231A publication Critical patent/JPH05344231A/en
Application granted granted Critical
Publication of JP3029344B2 publication Critical patent/JP3029344B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a polarity inversion detection circuit where an integration is possible, a detection operation is sure, the resistance to noise is provided, cost is reduced and a high stable operation is possible. CONSTITUTION:The current flowing to telephone lines L1, L2 is rectified in a rectifying circuit 10. First and second charge storage circuits 30a, 30b store the states of the L1, L2 through first and second charging circuits 20a, 20b from the L1, L2. Based on the outputs of the circuits 30a, 30b, the respective transmission thresholds are set by first and second threshold setting circuits 40a, 40b, and AND is determined in an AND gate circuit 50 by the outputs of the circuits 40a, 40b. As for the output of the circuit 50, it is held in a holding circuit 70 after a waveform shaping and an amplification are performed. The circuit 70 and a discharge driving circuit 80 are simultaneously operated, the storage charge of the circuits 30a, 30b is discharged by first and second discharge circuits 90a, 90b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレメータ端末等のベ
ル信号の駆動端末であるノーリンギング端末において、
電話局から電話回線を介して送られてくる起動信号及び
復旧信号を受信するための極性反転検出回路に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a no-ringing terminal which is a driving terminal for bell signals such as a telemeter terminal.
The present invention relates to a polarity reversal detection circuit for receiving a start signal and a restoration signal sent from a telephone office via a telephone line.

【0002】[0002]

【従来の技術】従来、このような分野の技術としては、
例えば、特開昭61−49543号公報、特開昭63−
52553号公報、及び特開平3−124154号公報
に記載されるものがあった。図2は、前記文献に記載さ
れた従来の極性反転検出回路の一構成例を示す回路図で
ある。この極性反転検出回路は、アイソレータ(isolat
or)入力側素子(例えば、フォトカプラの発光ダイオー
ド、以下LEDという)1、抵抗2、及びキャパシタ3
を有し、それらが電話回線L1とL2間に直列接続され
ている。この種の極性反転検出回路では、図示しない電
話局から、電話回線L1,L2の極性反転制御によって
該電話回線L1,L2の極性反転が行われたとき、キャ
パシタ3の一方の電極から電荷が放電され、他方の電極
には同時に逆極性に充電される。キャパシタ3から電荷
が放電されると、抵抗2を介して一定の時定数をもって
アイソレータ入力側素子1が駆動される。駆動されたア
イソレータ入力側素子1は、その出力が図示しない出力
側素子に導かれ、該出力によって極性反転と判別され
る。
2. Description of the Related Art Conventionally, as a technique in such a field,
For example, JP-A 61-49543 and JP-A 63-
There are those described in Japanese Patent No. 52553 and Japanese Patent Laid-Open No. 3-124154. FIG. 2 is a circuit diagram showing a configuration example of the conventional polarity inversion detection circuit described in the above document. This polarity inversion detection circuit is an isolator (isolat
or) an input side element (for example, a light emitting diode of a photocoupler, hereinafter referred to as an LED) 1, a resistor 2, and a capacitor 3
, Which are connected in series between the telephone lines L1 and L2. In this type of polarity reversal detection circuit, when the polarity reversal of the telephone lines L1 and L2 is performed from a telephone station (not shown) by the polarity reversal control of the telephone lines L1 and L2, electric charge is discharged from one electrode of the capacitor 3. The other electrode is simultaneously charged with the opposite polarity. When the charge is discharged from the capacitor 3, the isolator input side element 1 is driven through the resistor 2 with a constant time constant. The output of the driven isolator input side element 1 is guided to an output side element (not shown), and the polarity is determined to be inverted by the output.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記構
成の極性反転検出回路では、次のような問題があり、そ
れを解決することが困難であった。 (1) アイソレータ入力側素子(例えば、フォトカプ
ラのLED)1を駆動するために、μFオーダの大容
量、かつ250V以上の高耐圧のキャパシタ3が必要と
なるため、容量値の点から集積化が不可能である。 (2) 動作原理上、キャパシタ3による充放電電流を
利用して極性反転検出を行っているので、アイソレータ
入力側素子1の出力継続時間が短く、出力検出が行いに
くい。 (3) 特に、図2の極性反転検出回路を多数、並列接
続して使うシステムにおいて、1回線当りのトータルキ
ャパシタは、例えば日本電信電話株式会社(NTT)の
場合、3μF以下としなくてはならない基準がある。そ
のため、例えば図2の極性反転検出回路を10台並列接
続する場合には、1台当り0.3μF以下にしなくては
ならず、アイソレータ入力側素子1の駆動電流が極めて
小さくなってしまうので、極性反転検出機能が得られな
くなるおそれがある。 (4) さらに、動作原理がキャパシタ3の充放電を利
用した検出回路であるため、電話局側でのノーリンギン
グトランク接続時の電位変化で誤動作を起こしやすいば
かりか、伝送線路にのる雑音でも誤動作を起こす危険性
があるという問題があった。 本発明は、前記従来技術が持っていた課題として、
(1)回路が集積化できない、(2)アイソレータ入力
側素子1の出力継続時間が短いために出力検出が行いに
くい、(3)n個の並列接続システムにおいて端末設置
基準上、キャパシタ成分を単独システムの場合に比べて
1/nにしなくてはならないので、アイソレータ入力側
素子1の駆動電流が小さく、極性反転検出機能が得られ
なくなるおそれがある。さらに、(4)電話局側でのノ
ーリンギングトランク接続時の雑音での誤動作、(5)
伝送線路の雑音での誤動作等といった点について解決し
た極性反転検出回路を提供するものである。
However, the polarity inversion detection circuit having the above configuration has the following problems and it is difficult to solve them. (1) In order to drive the isolator input side element (eg, photocoupler LED) 1, a large-capacity μF capacitor 3 and a high withstand voltage capacitor 3 of 250 V or more are required, so integration is performed from the viewpoint of capacitance value. Is impossible. (2) In principle, the polarity reversal detection is performed by using the charge / discharge current of the capacitor 3, so that the output duration of the isolator input side element 1 is short and the output detection is difficult. (3) In particular, in a system in which a large number of polarity inversion detection circuits of FIG. 2 are connected in parallel, the total capacitor per line must be 3 μF or less in the case of Nippon Telegraph and Telephone Corporation (NTT), for example. There is a standard. Therefore, for example, when 10 units of the polarity reversal detection circuit of FIG. 2 are connected in parallel, the drive current of the isolator input side element 1 must be extremely small because the unit must be 0.3 μF or less. The polarity reversal detection function may not be obtained. (4) Furthermore, since the operating principle is a detection circuit that uses charging / discharging of the capacitor 3, not only is it liable to malfunction due to potential changes at the no-ringing trunk connection at the central office side, but also malfunction due to noise on the transmission line. There was a problem that there is a risk of causing. The present invention, as a problem that the above-mentioned conventional technology has,
(1) The circuit cannot be integrated, (2) It is difficult to detect the output because the output duration time of the isolator input side element 1 is short, and (3) In the parallel connection system of n units, the capacitor component alone is specified according to the terminal installation standard. Since it has to be 1 / n as compared with the case of the system, the drive current of the isolator input side element 1 is small, and there is a possibility that the polarity inversion detection function may not be obtained. Furthermore, (4) Malfunction due to noise when connecting a no-ringing trunk at the central office side, (5)
The present invention provides a polarity reversal detection circuit which has solved problems such as malfunction due to noise in a transmission line.

【0004】[0004]

【課題を解決するための手段】本発明は、前記課題を解
決するために、一対の電話回線からの起動信号及び復旧
信号を受信するためのノーリンギング端末の極性反転検
出回路において、前記一対の電話回線に接続され該電話
回線に流れる電流を整流して正極性出力端子及び負極性
出力端子から一定の極性の電圧を出力する整流回路と、
前記一対の電話回線から前記整流回路の負極性出力端子
に対してそれぞれ第1,第2充電回路を通して電荷を蓄
積する第1,第2電荷蓄積回路と、前記第1,第2電荷
蓄積回路の出力をそれぞれ受けて各伝達閾値を設定する
第1,第2閾値設定回路と、電圧駆動型素子で構成され
前記第1及び第2閾値設定回路の出力の論理積を求める
アンドゲート回路とを、備えている。
To solve the above problems, the present invention provides a polarity inversion detection circuit for a no-ringing terminal for receiving a start signal and a recovery signal from a pair of telephone lines, wherein the pair of phones are A rectifier circuit connected to the line and rectifying a current flowing through the telephone line to output a voltage of a constant polarity from the positive output terminal and the negative output terminal;
Of the first and second charge storage circuits for storing charges from the pair of telephone lines to the negative output terminals of the rectifier circuit through the first and second charge circuits respectively, and the first and second charge storage circuits. First and second threshold value setting circuits that receive outputs and set respective transmission threshold values, and an AND gate circuit that is configured by voltage-driven elements and that obtains a logical product of outputs of the first and second threshold value setting circuits, I have it.

【0005】さらに、前記アンドゲート回路の出力の波
形整形及び増幅を行う検出出力回路と、アイソレータを
有し、前記検出出力回路の出力によって極性反転検出結
果を保持する保持回路と、前記保持回路と同時に駆動さ
れる放電駆動回路と、前記放電駆動回路によって駆動さ
れ、前記第1,第2電荷蓄積回路の蓄積電荷をそれぞれ
放電させる第1,第2放電回路とが、設けられている。
そして、前記アンドゲート回路、検出出力回路、保持回
路、放電駆動回路、及び第1,第2放電回路を前記整流
回路出力電位内で動作する構成にしている。
Further, a detection output circuit that shapes and amplifies the waveform of the output of the AND gate circuit, a holding circuit that has an isolator, and holds the polarity inversion detection result by the output of the detection output circuit, and the holding circuit. Discharge driving circuits that are driven at the same time, and first and second discharging circuits that are driven by the discharge driving circuits and discharge the accumulated charges of the first and second charge accumulating circuits, respectively, are provided.
Then, the AND gate circuit, the detection output circuit, the holding circuit, the discharge drive circuit, and the first and second discharge circuits are configured to operate within the rectifier circuit output potential.

【0006】[0006]

【作用】本発明によれば、以上のように極性反転検出回
路を構成したので、電話回線に流れる電流が整流回路で
整流され、その整流回路出力電位内でアンドゲート回
路、検出出力回路、放電駆動回路、及び第1,第2放電
回路が動作する。第1,第2電荷蓄積回路は、電話回線
から第1,第2充電回路をそれぞれ通して該電話回線の
状態を記憶する。この第1,第2電荷蓄積回路の出力に
基づき、第1,第2閾値設定回路によって伝達閾値が設
定され、該第1,第2閾値設定回路の出力から、アンド
ゲート回路で論理積が求められる。
According to the present invention, since the polarity reversal detection circuit is constructed as described above, the current flowing through the telephone line is rectified by the rectifier circuit, and the AND gate circuit, the detection output circuit, and the discharge are generated within the rectifier circuit output potential. The drive circuit and the first and second discharge circuits operate. The first and second charge storage circuits store the state of the telephone line through the first and second charging circuits from the telephone line, respectively. A transmission threshold is set by the first and second threshold setting circuits based on the outputs of the first and second charge storage circuits, and a logical product is obtained by the AND gate circuit from the outputs of the first and second threshold setting circuits. Be done.

【0007】アンドゲート回路出力に対し、検出出力回
路で波形整形及び増幅が行われる。検出出力回路の出力
は、保持回路で保持され、それと同時に放電駆動回路が
駆動され、第1,第2電荷蓄積回路の蓄積電荷が第1,
第2放電回路によって放電される。これにより、集積化
が可能で、検出動作が確実な、雑音に強い、低コストか
つ高安定動作が可能となる。従って、前記課題を解決で
きるのである。
The detection output circuit performs waveform shaping and amplification on the output of the AND gate circuit. The output of the detection output circuit is held by the holding circuit, at the same time, the discharge drive circuit is driven, and the accumulated charge of the first and second charge accumulation circuits is
It is discharged by the second discharge circuit. This enables integration, reliable detection operation, noise immunity, low cost, and highly stable operation. Therefore, the above problem can be solved.

【0008】[0008]

【実施例】図1は、本発明の実施例を示す極性反転検出
回路の回路図である。この極性反転検出回路は、ダイオ
ード11,12,13,14で構成された整流回路10
を有し、その入力端子が一対の電話回線L1,L2間に
接続されている。電話回線L1,L2と整流回路10の
負極性出力端子N10bとの間には、第1充電回路20
a、第1電荷蓄積回路30a、第2電荷蓄積回路30
b、及び第2充電回路20bが直列に接続されている。
第1充電回路20aは、抵抗21a及びダイオード22
bを有し、それらが電話回線L1に直列に接続されてい
る。同様に、第2充電回路20bは、抵抗21b、及び
ダイオード22bを有し、それらが電話回線L2に直列
に接続されている。第1,第2電荷蓄積回路30a,3
0bは、各電話回線L1,L2から第1,第2充電回路
20a,20bを通して該電話回線L1,L2の状態を
記憶する回路であり、そのうち第1電荷蓄積回路30a
がキャパシタ31a,32aの直列回路で構成されると
共に、第2電荷蓄積回路30bがキャパシタ31b,3
2bの直列回路で構成されている。
1 is a circuit diagram of a polarity inversion detection circuit showing an embodiment of the present invention. This polarity reversal detection circuit is a rectification circuit 10 composed of diodes 11, 12, 13, and 14.
And its input terminal is connected between the pair of telephone lines L1 and L2. The first charging circuit 20 is provided between the telephone lines L1 and L2 and the negative output terminal N10b of the rectifier circuit 10.
a, first charge storage circuit 30a, second charge storage circuit 30
b and the second charging circuit 20b are connected in series.
The first charging circuit 20a includes a resistor 21a and a diode 22.
b, which are connected in series to the telephone line L1. Similarly, the second charging circuit 20b has a resistor 21b and a diode 22b, which are connected in series to the telephone line L2. First and second charge storage circuits 30a, 3
Reference numeral 0b is a circuit for storing the states of the telephone lines L1 and L2 from the telephone lines L1 and L2 through the first and second charging circuits 20a and 20b.
Is composed of a series circuit of capacitors 31a and 32a, and the second charge storage circuit 30b is composed of capacitors 31b and 3a.
It is composed of a series circuit of 2b.

【0009】第1電荷蓄積回路30aの出力点であるキ
ャパシタ31aと32aの接続点N30aに第1閾値設
定回路40aが接続されると共に、第2電荷蓄積回路3
0bの出力点であるキャパシタ31bと32bの接続点
N30bに第2閾値設定回路40bが接続されている。
第1,第2閾値設定回路40a,40bは、第1,第2
電荷蓄積回路30a,30bの出力をそれぞれ受けて各
伝達閾値(検出閾値)を設定する回路であり、それぞれ
ツェナーダイオード41a,41b等で構成されてい
る。第1,第2閾値設定回路40a,40bの出力端子
は、アンドゲート回路50の入力端子に接続されてい
る。
The first threshold value setting circuit 40a is connected to the connection point N30a between the capacitors 31a and 32a, which is the output point of the first charge storage circuit 30a, and the second charge storage circuit 3 is connected.
The second threshold value setting circuit 40b is connected to the connection point N30b between the capacitors 31b and 32b, which is the output point of 0b.
The first and second threshold value setting circuits 40a and 40b are
It is a circuit that receives outputs of the charge storage circuits 30a and 30b and sets transmission thresholds (detection thresholds), and is configured by Zener diodes 41a and 41b, respectively. The output terminals of the first and second threshold value setting circuits 40a and 40b are connected to the input terminal of the AND gate circuit 50.

【0010】アンドゲート回路50は、第1閾値設定回
路40aの出力と第2閾値設定回路40bの出力との論
理積を求める回路であり、第1閾値設定回路40aの出
力によって駆動される電圧駆動型素子(例えば、MOS
トランジスタ)51と、第2閾値設定回路40bの出力
によって駆動される電圧駆動型素子(例えば、MOSト
ランジスタ)52とを有し、それらのMOSトランジス
タ51,52のドレイン・ソースがアンドゲートを構成
するように接続されている。各MOSトランジスタ5
1,52のゲート・ソース間には、過電圧入力時のゲー
ト破壊防止用の保護素子(例えば、ツェナーダイオー
ド)53,54がそれぞれ接続されている。アンドゲー
ト回路50の出力端子には、該アンドゲート回路出力の
波形整形及び増幅を行う検出出力回路60が接続されて
いる。検出出力回路60は、電流制限用抵抗61、エミ
ッタ抵抗62、動作安定化用抵抗63、サージ保護用抵
抗64、PNPトランジスタ65、及びダイオード6
6,67を有している。電流制限用抵抗61の一端は、
アンドゲート回路50内のMOSトランジスタ52のド
レインに接続され、他端が、PNPトランジスタ65の
ベースに接続されると共に、動作安定化用抵抗63を介
して整流回路10の正極性出力端子N10aに接続さ
れ、さらに逆方向に直列接続されたダイオード67,6
6を介して該整流回路10の正極性出力端子N10aに
接続されている。
The AND gate circuit 50 is a circuit for obtaining a logical product of the output of the first threshold value setting circuit 40a and the output of the second threshold value setting circuit 40b, and is voltage driven by the output of the first threshold value setting circuit 40a. Mold element (eg, MOS
Transistor 51 and a voltage drive type element (for example, MOS transistor) 52 driven by the output of the second threshold value setting circuit 40b, and the drain / source of these MOS transistors 51 and 52 form an AND gate. Are connected as. Each MOS transistor 5
Protective elements (for example, Zener diodes) 53 and 54 for preventing gate breakdown at the time of inputting an overvoltage are connected between the gate and the source of 1, 52, respectively. The output terminal of the AND gate circuit 50 is connected to a detection output circuit 60 that shapes and amplifies the waveform of the output of the AND gate circuit. The detection output circuit 60 includes a current limiting resistor 61, an emitter resistor 62, an operation stabilizing resistor 63, a surge protection resistor 64, a PNP transistor 65, and a diode 6.
It has 6,67. One end of the current limiting resistor 61 is
It is connected to the drain of the MOS transistor 52 in the AND gate circuit 50, the other end is connected to the base of the PNP transistor 65, and is connected to the positive output terminal N10a of the rectifier circuit 10 via the operation stabilizing resistor 63. And diodes 67, 6 connected in series in the opposite direction
It is connected to the positive output terminal N10a of the rectifier circuit 10 via 6.

【0011】PNPトランジスタ65は、エミッタ抵抗
62とダイオード66,67により定電流回路を構成
し、その電源側が整流回路10の正極性出力端子N10
aに接続されている。PNPトランジスタ65のコレク
タには、サージ保護用抵抗64の一端が接続され、その
他端が保持回路70の入力端子に接続されている。保持
回路70は、検出出力回路60の出力によって極性反転
検出結果を保持する回路であり、アイソレータ入力側素
子(例えば、フォトカプラのLED)71、NPNトラ
ンジスタ72、PNPトランジスタ73、エミッタ抵抗
74、動作安定化用抵抗75、サージ保護用抵抗76、
エミッタ抵抗77、動作安定化用抵抗78、及びダイオ
ード79a,79b,79c,79dを備えている。N
PNトランジスタ72のベースは、検出出力回路60内
のサージ保護用抵抗64に接続されると共に、動作安定
化用抵抗75を介して整流回路10の負極性出力端子N
10bに接続され、さらに直列接続のダイオード79
a,79bを介して該負極性出力端子N10bに接続さ
れている。NPNトランジスタ72は、エミッタ抵抗7
4とダイオード79a,79bにより定電流回路を構成
し、その接地側が整流回路10の負極性出力端子N10
bに接続されている。
The PNP transistor 65 constitutes a constant current circuit by the emitter resistor 62 and the diodes 66 and 67, and the power source side thereof is the positive output terminal N10 of the rectifier circuit 10.
It is connected to a. One end of the surge protection resistor 64 is connected to the collector of the PNP transistor 65, and the other end is connected to the input terminal of the holding circuit 70. The holding circuit 70 is a circuit that holds the polarity reversal detection result by the output of the detection output circuit 60, and includes an isolator input side element (for example, a photocoupler LED) 71, an NPN transistor 72, a PNP transistor 73, an emitter resistor 74, and an operation. Stabilizing resistor 75, surge protection resistor 76,
An emitter resistor 77, an operation stabilizing resistor 78, and diodes 79a, 79b, 79c, 79d are provided. N
The base of the PN transistor 72 is connected to the surge protection resistor 64 in the detection output circuit 60, and the negative output terminal N of the rectifier circuit 10 is connected via the operation stabilizing resistor 75.
A diode 79 connected in series and connected in series with 10b.
It is connected to the negative output terminal N10b via a and 79b. The NPN transistor 72 has an emitter resistor 7
4 and the diodes 79a and 79b constitute a constant current circuit, the ground side of which is the negative output terminal N10 of the rectifier circuit 10.
connected to b.

【0012】NPNトランジスタ72のコレクタには、
サージ保護用抵抗76の一端が接続され、その他端が、
PNPトランジスタ73のベースに接続され、さらに動
作安定化用抵抗78を介して整流回路10の正極性出力
端子N10aに接続されると共に、逆方向に直列接続さ
れたダイオード79d,79cを介して該正極性出力端
子N10aに接続されている。PNPトランジスタ73
は、エミッタ抵抗77とダイオード79c,79dによ
り定電流回路を構成し、その電源側が整流回路10の正
極性出力端子N10aに接続されている。PNPトラン
ジスタ73のコレクタには、LED71のアノードが接
続され、そのカソードがNPNトランジスタ72のベー
スに接続され、正帰還ループを構成している。PNPト
ランジスタ73のベースには、放電駆動回路80が接続
されている。放電駆動回路80は、PNPトランジスタ
81,82及び抵抗83,84を有している。PNPト
ランジスタ81,82のベースは、保持回路70内のP
NPトランジスタ73のベースに共通接続され、その各
エミッタが抵抗83,84を介して整流回路10の正極
性出力端子N10aにそれぞれ接続されている。PNP
トランジスタ81,82の各コレクタには、それによっ
て駆動される第1放電回路90a及び第2放電回路90
bがそれぞれ接続されている。
At the collector of the NPN transistor 72,
One end of the surge protection resistor 76 is connected and the other end is
It is connected to the base of the PNP transistor 73, is further connected to the positive output terminal N10a of the rectifier circuit 10 via the operation stabilizing resistor 78, and is connected to the positive electrode via the diodes 79d and 79c connected in series in the reverse direction. Sex output terminal N10a. PNP transistor 73
Is a constant current circuit composed of the emitter resistor 77 and the diodes 79c and 79d, the power source side of which is connected to the positive output terminal N10a of the rectifier circuit 10. The anode of the LED 71 is connected to the collector of the PNP transistor 73, and the cathode thereof is connected to the base of the NPN transistor 72 to form a positive feedback loop. A discharge drive circuit 80 is connected to the base of the PNP transistor 73. The discharge drive circuit 80 has PNP transistors 81 and 82 and resistors 83 and 84. The bases of the PNP transistors 81 and 82 are P in the holding circuit 70.
The bases of the NP transistors 73 are commonly connected, and their respective emitters are respectively connected to the positive output terminal N10a of the rectifier circuit 10 via resistors 83 and 84. PNP
Each of the collectors of the transistors 81 and 82 has a first discharge circuit 90a and a second discharge circuit 90 driven by it.
b are connected to each other.

【0013】第1,第2放電回路90a,90bは、第
1,第2電荷蓄積回路30a,30bの各蓄積電荷をそ
れぞれ放電させる回路である。第1放電回路90aは、
ダイオード91a,92a,93a、動作安定化用抵抗
94a、NPNトランジスタ95a、及びPNPトラン
ジスタ96aを有している。ダイオード91aのアノー
ドは放電駆動回路80内のPNPトランジスタ81のコ
レクタに接続され、そのカソードが動作安定化用抵抗9
4aを介して整流回路10の負極性出力端子N10bに
接続されると共に、NPNトランジスタ95aのベース
に接続されている。NPNトランジスタ95aは、PN
Pトランジスタ96aと共にコンプリメンタリ・ダーリ
ントントランジスタを構成し、その出力であるPNPト
ランジスタ96aのエミッタには、第1電荷蓄積回路3
0a内のキャパシタ31a,32aの高電位側から電荷
を引き抜く方向にダイオード92a,93aが接続され
ている。同様に、第2放電回路90bは、ダイオード9
1b,92b,93b、動作安定化用抵抗94b、NP
Nトランジスタ95b、及びPNPトランジスタ96b
を有している。ダイオード91bのアノードは、放電駆
動回路80内のPNPトランジスタ82のコレクタに接
続され、そのカソードが、動作安定化用抵抗94bを介
して整流回路10の負極性出力端子N10bに接続され
ると共に、NPNトランジスタ95bのベースに接続さ
れている。NPNトランジスタ95bは、PNPトラン
ジスタ96bと共にコンプリメンタリ・ダーリントント
ランジスタを構成し、その出力であるPNPトランジス
タ96bのエミッタには、第2電荷蓄積回路30b内の
キャパシタ31b,32bの高電位側から電荷を引き抜
く方向にダイオード92b,93bが接続されている。
The first and second discharging circuits 90a and 90b are circuits for discharging the respective accumulated charges of the first and second charge accumulating circuits 30a and 30b. The first discharge circuit 90a is
It has diodes 91a, 92a, 93a, an operation stabilizing resistor 94a, an NPN transistor 95a, and a PNP transistor 96a. The anode of the diode 91a is connected to the collector of the PNP transistor 81 in the discharge driving circuit 80, and the cathode thereof is the operation stabilizing resistor 9
It is connected to the negative output terminal N10b of the rectifying circuit 10 via 4a and to the base of the NPN transistor 95a. The NPN transistor 95a is a PN
A complementary Darlington transistor is formed together with the P-transistor 96a, and the output of the complementary Darlington-transistor PNP transistor 96a has an emitter connected to the first charge storage circuit 3.
Diodes 92a and 93a are connected in a direction in which charges are extracted from the high potential side of the capacitors 31a and 32a in 0a. Similarly, the second discharge circuit 90b includes a diode 9
1b, 92b, 93b, operation stabilizing resistor 94b, NP
N transistor 95b and PNP transistor 96b
have. The anode of the diode 91b is connected to the collector of the PNP transistor 82 in the discharge drive circuit 80, and the cathode thereof is connected to the negative output terminal N10b of the rectifier circuit 10 via the operation stabilizing resistor 94b and also the NPN. It is connected to the base of the transistor 95b. The NPN transistor 95b forms a complementary Darlington transistor together with the PNP transistor 96b, and the output of the NPN transistor 96b is in the direction of extracting charges from the high potential side of the capacitors 31b and 32b in the second charge storage circuit 30b. To the diodes 92b and 93b.

【0014】次に、図3(a)〜(g)を参照しつつ、
図1の極性反転検出回路の動作を説明する。図3(a)
〜(g)は、図1の動作を示すタイムチャートであり、
同図(a)はノーリンギング端末の通信状態を示し、同
図(b)は電話回線L1,L2の極性を示す波形、同図
(c)は第1電荷蓄積回路30aの電荷状態の波形、同
図(d)は第2電荷蓄積回路30bの電荷状態の波形、
同図(e)はアンドゲート回路50の出力及び検出出力
回路60の出力電流の波形、同図(f)は保持回路70
内の極性反転検出出力用LED71に流れる電流(保持
電流)の波形、及び同図(g)は放電駆動回路80の出
力電流波形をそれぞれ示す。
Next, referring to FIGS. 3 (a) to 3 (g),
The operation of the polarity inversion detection circuit of FIG. 1 will be described. Figure 3 (a)
1 to (g) are time charts showing the operation of FIG.
The figure (a) shows the communication state of the no ringing terminal, the figure (b) shows the waveform showing the polarities of the telephone lines L1 and L2, and the figure (c) shows the charge state waveform of the first charge storage circuit 30a. FIG. 6D shows the waveform of the charge state of the second charge storage circuit 30b,
The figure (e) shows the waveform of the output of the AND gate circuit 50 and the output current of the detection output circuit 60, and the figure (f) shows the holding circuit 70.
The waveform of the current (holding current) flowing through the polarity reversal detection output LED 71 in the figure, and (g) of the figure show the output current waveform of the discharge drive circuit 80, respectively.

【0015】図1の極性反転検出回路の動作は、図3
(a)に示すように、ノーリンギング端末の通信状態と
して、待機状態T1→検出状態T2→通信中T3→復旧
状態T4→待機状態T5に分類することができる。以
下、(1)電話回線L1が地気、L2が電池である場合
の動作と、(2)電話回線L1が電池、L2が地気の場
合の動作を説明する。
The operation of the polarity inversion detection circuit of FIG. 1 is as shown in FIG.
As shown in (a), the communication state of the no-ringing terminal can be classified into a standby state T1 → detection state T2 → communication T3 → recovery state T4 → standby state T5. Hereinafter, (1) an operation when the telephone line L1 is earth and L2 is a battery, and (2) an operation when the telephone line L1 is a battery and L2 is earth is described.

【0016】(1) 電話回線L1が地気、L2が電池
である場合の動作 まず、電話回線L1が地気、L2が電池であるノーマル
給電の待機状態T1からの動作を説明する。ノーマル給
電時の待機状態において(図3(b)のS1)、第1電
荷蓄積回路30aのキャパシタ31a,32aに蓄積さ
れた電荷は、第1充電回路20aの抵抗21a及びダイ
オード22bを通して地気−電池間の電位で充電されて
いる(図3(c)のS2)。キャパシタ31a,32a
の容量比を適切に設定し、キャパシタ32aの電位が第
1閾値設定回路40aの閾値とMOSトランジスタ51
のゲート・ソース間の立上り電圧との和を越えるように
しておく。この状態においては、MOSトランジスタ5
1はオン状態であるが、MOSトランジスタ52がオフ
状態であり、アンドゲート回路50が動作しておらず、
該MOSトランジスタ52のドレインから出力されな
い。ここで、第1電荷蓄積回路30aのキャパシタを3
1aと32aに分割する目的は、前記の分圧回路を構成
すると同時に、分圧することにより、集積化したときの
キャパシタ膜耐圧の要求最大値(例えば、250V)が
緩和されることと、キャパシタ31aが無い場合、第1
充電回路20aから、第1閾値設定回路40aとMOS
トランジスタ51のゲート・ソース間に接続した保護素
子であるツェナーダイオード53を通して電流パスが形
成され、該第1閾値設定回路40aの待機時の入力イン
ピーダンスを著しく低下させてしまうので、これを防止
して待機時の消費電力を零とするためである。
(1) Operation when Telephone Line L1 is Ground and L2 is Battery First, the operation from the standby state T1 of normal power supply in which the telephone line L1 is ground and L2 is a battery will be described. In the standby state during normal power feeding (S1 in FIG. 3B), the charges stored in the capacitors 31a and 32a of the first charge storage circuit 30a pass through the resistor 21a and the diode 22b of the first charging circuit 20a to the earth- It is charged at the potential between the batteries (S2 in FIG. 3C). Capacitors 31a and 32a
Is set appropriately, and the potential of the capacitor 32a is set to the threshold value of the first threshold value setting circuit 40a and the MOS transistor 51a.
Be sure to exceed the sum of the rising voltage between the gate and source of. In this state, the MOS transistor 5
1 is on, but the MOS transistor 52 is off, and the AND gate circuit 50 is not operating.
No output is made from the drain of the MOS transistor 52. Here, the capacitor of the first charge storage circuit 30a is set to 3
The purpose of dividing into 1a and 32a is to configure the above voltage dividing circuit and at the same time to divide the voltage to alleviate the required maximum value (for example, 250 V) of the withstand voltage of the capacitor film at the time of integration. If no, first
From the charging circuit 20a to the first threshold setting circuit 40a and the MOS
A current path is formed through the Zener diode 53, which is a protection element connected between the gate and the source of the transistor 51, and the input impedance of the first threshold value setting circuit 40a during standby is significantly reduced. This is to reduce the power consumption during standby to zero.

【0017】次に、電話局側からの制御によって電話回
線L1,L2の極性反転が開始され(図3(b)のS
3)、ブレーク状態からリバース給電状態に入ると(図
3(b)のS4)、電話回線L1よりL2の方が電位が
高くなる。そのため、第1電荷蓄積回路30aの充電が
停止し、電荷を保持する状態になると共に、第2充電回
路20bの抵抗21b及びダイオード22bを通して第
2電荷蓄積回路30bのキャパシタ31b,32bが充
電される(図3(d)のS5)。ここで、第2電荷蓄積
回路30bのキャパシタ31bと32bは、前記キャパ
シタ31a,32aと同様に構成しておく。
Next, the polarity reversal of the telephone lines L1 and L2 is started under the control of the central office side (S in FIG. 3B).
3) When the reverse power supply state is entered from the break state (S4 in FIG. 3B), the potential of L2 becomes higher than that of the telephone line L1. Therefore, the charge of the first charge storage circuit 30a is stopped and the charge is held, and the capacitors 31b and 32b of the second charge storage circuit 30b are charged through the resistor 21b and the diode 22b of the second charge circuit 20b. (S5 in FIG. 3D). Here, the capacitors 31b and 32b of the second charge storage circuit 30b are configured similarly to the capacitors 31a and 32a.

【0018】リバース給電状態が第2閾値設定回路40
bの第2検出閾値(図3(b)のS6)に達したとき、
アンドゲート回路50のMOSトランジスタ52もオン
状態になる。これにより、MOSトランジスタ52のド
レインは、抵抗61を通して検出出力回路60を駆動
し、PNPトランジスタ65のコレクタから抵抗64を
通し、検出出力回路60の出力電流が流れる(図3
(e)のS7)。この出力電流は、保持回路70内のN
PNトランジスタ72のベースを駆動し、そのコレクタ
から抵抗76を介してPNPトランジスタ73のベース
を駆動する。これにより、PNPトランジスタ73のコ
レクタから出力された電流は、LED71を駆動し(図
3(f)のS8)、この駆動電流をNPNトランジスタ
72のベースにフィードバックすることにより、極性反
転検出結果を該保持回路70で保持することができる。
駆動されたLED71は、図示しない出力側素子へ伝達
され、その出力が外部回路へ導かれる。例えば、図1の
ようにアイソレータをフォトカプラ等で構成した場合、
その入力側素子がLEDのため、出力側素子がフォトト
ランジスタとなる。
The reverse power feeding state is the second threshold setting circuit 40.
When the second detection threshold value of b (S6 of FIG. 3B) is reached,
The MOS transistor 52 of the AND gate circuit 50 is also turned on. As a result, the drain of the MOS transistor 52 drives the detection output circuit 60 through the resistor 61, and the output current of the detection output circuit 60 flows from the collector of the PNP transistor 65 through the resistor 64 (FIG. 3).
(E) S7). This output current is equal to N in the holding circuit 70.
The base of the PN transistor 72 is driven, and the base of the PNP transistor 73 is driven from its collector through the resistor 76. As a result, the current output from the collector of the PNP transistor 73 drives the LED 71 (S8 of FIG. 3 (f)), and the drive current is fed back to the base of the NPN transistor 72, thereby the polarity inversion detection result is output. It can be held by the holding circuit 70.
The driven LED 71 is transmitted to an output side element (not shown), and its output is guided to an external circuit. For example, when the isolator is composed of a photocoupler as shown in FIG.
Since the input side element is an LED, the output side element becomes a phototransistor.

【0019】放電駆動回路80内のPNPトランジスタ
81,82は、保持回路70内のPNPトランジスタ7
3のベースと共通接続されて電流源回路を構成し、該P
NPトランジスタ81,82のコレクタからは、PNP
トランジスタ73のコレクタ出力電流と同一タイミング
で放電駆動回路80の出力電流を得る(図3(g)のS
9)。PNPトランジスタ81のコレクタからの放電駆
動回路出力電流は、ダイオード91aを経由し、コンプ
リメンタリ・ダーリントントランジスタを構成するNP
Nトランジスタ95aのベースを駆動し、キャパシタ3
1a,32aの蓄積電荷を、ダイオード92a,93a
を通し、PNPトランジスタ96aのエミッタからコレ
クタの経路で放電する(図3(c)のS10)。同様
に、PNPトランジスタ82のコレクタからの放電駆動
回路出力電流は、ダイオード91bを経由し、コンプリ
メンタリ・ダーリントントランジスタを構成するNPN
トランジスタ95bのベースを駆動し、キャパシタ31
b,32bの蓄積電荷をダイオード92b,93bを通
し、PNPトランジスタ96bのエミッタからコレクタ
の経路で放電する(図3(d)のS11)。第1,第2
電荷蓄積回路30a,30b内のキャパシタ31a,3
2a,31b,32bの蓄積電荷が放電を開始し、キャ
パシタ32aまたは32bの電位が、第1閾値設定回路
40aの第1検出閾値+MOSトランジスタ51のゲー
ト・ソース立上り電圧、または第2閾値設定回路40b
の第2検出閾値+MOSトランジスタ52のゲート・ソ
ース立上り電圧を下回ったとき、該MOSトランジスタ
51,52がオフする。そのため、アンドゲート回路5
0の出力がオフ状態となり、検出出力回路60の出力電
流もオフ状態になる(図3(e)のS12)。以上の動
作により、電話回線L1,L2の極性反転検出が完了
し、通信中T3はこの状態を保持する。
The PNP transistors 81 and 82 in the discharge driving circuit 80 are the PNP transistors 7 in the holding circuit 70.
3 is connected in common with the base to form a current source circuit,
From the collectors of the NP transistors 81 and 82, the PNP
The output current of the discharge drive circuit 80 is obtained at the same timing as the collector output current of the transistor 73 (S in FIG. 3 (g)).
9). The discharge drive circuit output current from the collector of the PNP transistor 81 passes through the diode 91a and forms the complementary Darlington transistor NP.
It drives the base of the N-transistor 95a, and the capacitor 3
Charges accumulated in 1a and 32a are transferred to diodes 92a and 93a.
Through the collector of the PNP transistor 96a through the collector path (S10 in FIG. 3C). Similarly, the discharge drive circuit output current from the collector of the PNP transistor 82 passes through the diode 91b and forms the complementary Darlington transistor NPN.
It drives the base of the transistor 95b, and the capacitor 31
The accumulated charges in b and 32b are discharged through the diodes 92b and 93b through the path from the emitter to the collector of the PNP transistor 96b (S11 in FIG. 3D). First and second
Capacitors 31a, 3 in the charge storage circuits 30a, 30b
The accumulated charge of 2a, 31b, 32b starts discharging, and the potential of the capacitor 32a or 32b becomes the first detection threshold of the first threshold setting circuit 40a + the gate-source rising voltage of the MOS transistor 51 or the second threshold setting circuit 40b.
The second detection threshold value + the gate-source rising voltage of the MOS transistor 52 becomes lower, the MOS transistors 51 and 52 are turned off. Therefore, the AND gate circuit 5
The output of 0 is turned off, and the output current of the detection output circuit 60 is also turned off (S12 in FIG. 3E). With the above operation, the polarity reversal detection of the telephone lines L1 and L2 is completed, and the communication T3 keeps this state.

【0020】次に、通信が完了し、復旧状態T4→待機
状態T5へ至る動作を説明する。通信中T3、リバース
給電状態下の電話回線L1,L2は、電話局側の制御に
より、復旧状態T4を開始する(図3(b)のS1
3)。すると、電話回線L1,L2の電位差が小さくな
り、保持回路70が保持電流を流し続けることができな
くなってオフ状態になったとき(図3(f)のS1
4)、PNPトランジスタ81,82もオフ状態となる
ため、放電駆動回路80の出力電流もオフ状態になる
(図3(g)のS15)。これにより、LED71は駆
動されなくなるため、図示しない出力側素子の出力もオ
フ状態となる。さらに、ブレーク状態からノーマル給電
状態へ移ったとき(図3(b)のS16)、第1電荷蓄
積回路30aは第1充電回路20aの抵抗21a及びダ
イオード21bを通して充電を開始する(図3(c)の
S17)。そして、ノーマル給電が完了すると、待機状
態T5となる(図3(b)のS18)。
Next, the operation of completing the communication and going from the recovery state T4 to the standby state T5 will be described. The communication line T3 and the telephone lines L1 and L2 under the reverse power feeding state start the restoration state T4 under the control of the central office (S1 in FIG. 3B).
3). Then, when the potential difference between the telephone lines L1 and L2 becomes small and the holding circuit 70 cannot keep the holding current flowing and is in the OFF state (S1 in FIG. 3F).
4), since the PNP transistors 81 and 82 are also turned off, the output current of the discharge drive circuit 80 is also turned off (S15 in FIG. 3G). As a result, the LED 71 is not driven, and the output of the output side element (not shown) is also turned off. Further, when the break state shifts to the normal power feeding state (S16 in FIG. 3B), the first charge storage circuit 30a starts charging through the resistor 21a and the diode 21b of the first charging circuit 20a (FIG. 3C). ) S17). When the normal power feeding is completed, the standby state T5 is set (S18 in FIG. 3B).

【0021】(2) 電話回線L1が電池、L2が地気
の場合の動作 前記(1)では、電話回線L1が地気、L2が電池であ
る場合の給電状態から極性反転を行ったときの動作を説
明したが、これに対し、電話回線L1が電池、L2が地
気の場合についても、前記と同一の動作を行う。即ち、
この場合には待機状態T1において、第2充電回路20
bの抵抗21b及びダイオード22bを通して第2電荷
蓄積回路30bのキャパシタ31b,32bが充電され
ており、MOSトランジスタ52のゲートがオン状態、
MOSトランジスタ51のゲートがオフ状態となってい
る点が、前記(1)と異なるところである。しかし、電
話回線L1,L2に対して第1充電回路20a、第1電
荷蓄積回路30a及び第1放電回路90aと、第2充電
回路20b、第2電荷蓄積回路30b及び第2放電回路
90bとは、回路的にも、電気的にも、全く対称構造に
なっており、さらにアンドゲート回路50、検出出力回
路60、保持回路70及び放電駆動回路80は、電話回
線L1,L2を入力側とする整流回路10の出力側に接
続されて動作するので、該電話回線L1,L2の極性に
よらず、極性反転検出及び復旧を行うことができるた
め、前記(1)とほぼ同様の動作となる。
(2) Operation when telephone line L1 is battery and L2 is ground In the above (1), the polarity is reversed from the power supply state when telephone line L1 is ground and L2 is battery. Although the operation has been described, the same operation as described above is performed when the telephone line L1 is a battery and L2 is ground. That is,
In this case, in the standby state T1, the second charging circuit 20
The capacitors 31b and 32b of the second charge storage circuit 30b are charged through the resistor 21b of b and the diode 22b, and the gate of the MOS transistor 52 is turned on.
The difference from (1) is that the gate of the MOS transistor 51 is off. However, with respect to the telephone lines L1 and L2, the first charging circuit 20a, the first charge storage circuit 30a and the first discharge circuit 90a are different from the second charge circuit 20b, the second charge storage circuit 30b and the second discharge circuit 90b. The circuit structure and the circuit structure are electrically symmetrical, and the AND gate circuit 50, the detection output circuit 60, the holding circuit 70, and the discharge drive circuit 80 have the telephone lines L1 and L2 as input sides. Since it is connected to the output side of the rectifier circuit 10 to operate, the polarity reversal detection and restoration can be performed regardless of the polarities of the telephone lines L1 and L2, and therefore the operation is substantially the same as in (1) above.

【0022】以上のように、本実施例では、次のような
利点を有している。 (i) アイソレータ入力側素子であるLED71を除
き、集積化可能な素子で構成できるため、回路規模の小
型化と、低コストの集積回路を実現できる。 (ii) 極性反転検出結果を、ノーリンギング通信中、
保持回路70で保持することができるため、充分な極性
反転検出出力時間が得られる。 (iii) 極性反転検出回路内のキャパシタ成分が少ない
構成であるため、該極性反転検出回路を多数並列接続し
た並列接続システムの構成が極めて容易に実現できる。 (iv) 極性反転検出用の第1,第2閾値設定回路40
a,40bを備えているので、電話局側でのノーリンギ
ングトランク接続時の雑音での誤動作や、伝送線路の雑
音での誤動作を防止できる。 (V) アンドゲート回路50を電圧駆動型素子である
MOSトランジスタ51,52で構成する等したので、
待機時消費電力が零となり、低消費電力化が可能とな
る。
As described above, this embodiment has the following advantages. (I) Except for the LED 71 which is the isolator input side element, the element can be integrated so that the circuit scale can be reduced and a low cost integrated circuit can be realized. (Ii) The result of polarity reversal detection is displayed during no ringing communication,
Since it can be held by the holding circuit 70, a sufficient polarity inversion detection output time can be obtained. (iii) Since the polarity inversion detection circuit has a small number of capacitor components, it is possible to very easily realize the configuration of a parallel connection system in which a large number of the polarity inversion detection circuits are connected in parallel. (Iv) First and second threshold value setting circuit 40 for polarity inversion detection
Since a and 40b are provided, it is possible to prevent malfunctions due to noise at the time of connection of the no ringing trunk on the telephone office side and malfunctions due to noise on the transmission line. (V) Since the AND gate circuit 50 is composed of the MOS transistors 51 and 52 which are voltage drive type elements,
The standby power consumption becomes zero, and the power consumption can be reduced.

【0023】なお、本発明は上記実施例に限定されず、
種々の変形が可能である。その変形例としては、例えば
次のようなものがある。 (a) 図1ではアイソレータをフォトカプラで構成し
たが、電磁波等の他の手段を用いたアイソレータで構成
してもよい。 (b) 図1のアンドゲート回路50は、その出力を反
転したナンドゲート回路で構成し、それに応じてその出
力側の検出出力回路60の回路構成を変更すれば、上記
実施例と同様の作用、効果が得られる。 (c) 図1の各ブロックの回路は、図示以外のトラン
ジスタや素子を用いて他の回路構成に変更することも可
能である。
The present invention is not limited to the above embodiment,
Various modifications are possible. Examples of such modifications include the following. (A) Although the isolator is composed of a photocoupler in FIG. 1, it may be composed of an isolator using other means such as electromagnetic waves. (B) If the AND gate circuit 50 of FIG. 1 is configured by a NAND gate circuit with its output inverted and the circuit configuration of the detection output circuit 60 on the output side is changed accordingly, the same operation as in the above embodiment, The effect is obtained. (C) The circuit of each block in FIG. 1 can be changed to another circuit configuration by using transistors or elements other than those illustrated.

【0024】[0024]

【発明の効果】以上詳細に説明したように、本発明によ
れば、整流回路、第1,第2電荷蓄積回路、第1,第2
閾値設定回路、アンドゲート回路、検出出力回路、保持
回路、及び第1,第2放電回路等で構成したので、集積
化が容易となり、回路規模の小型化と、低コスト化、さ
らに高安定動作が可能となる。その上、極性反転検出結
果をノーリンギング通信中、保持回路で保持できるの
で、充分な極性反転検出出力時間が得られる。極性反転
検出回路はキャパシタ成分が少ない回路で構成可能のた
め、並列接続システムの構成を極めて容易に実現でき
る。さらに、極性反転検出用の第1,第2閾値設定回路
を備えているので、電話局側でのノーリンギングトラン
ク接続時の雑音での誤動作や伝送線路の雑音での誤動作
を防止でき、検出動作を確実に行える。しかも、アンド
ゲート回路を電圧駆動型素子で構成する等したので、待
機時の消費電力が零となり、低消費電力化が可能とな
る。
As described in detail above, according to the present invention, the rectifier circuit, the first and second charge storage circuits, and the first and second charge storage circuits.
Since it is composed of a threshold value setting circuit, an AND gate circuit, a detection output circuit, a holding circuit, and the first and second discharge circuits, the integration becomes easy, the circuit scale becomes small, the cost becomes low, and the operation is highly stable. Is possible. In addition, the polarity inversion detection result can be held by the holding circuit during no ringing communication, so that a sufficient polarity inversion detection output time can be obtained. Since the polarity inversion detection circuit can be configured with a circuit having a small capacitor component, the configuration of the parallel connection system can be realized very easily. Furthermore, since the first and second threshold value setting circuits for polarity reversal detection are provided, it is possible to prevent malfunctions due to noise at the time of connection of the no ringing trunk at the central office side and malfunctions due to noise on the transmission line, and to detect the detection operation. It can be done reliably. Moreover, since the AND gate circuit is composed of voltage-driven elements, the power consumption during standby becomes zero, and the power consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示す極性反転検出回路の回路
図である。
FIG. 1 is a circuit diagram of a polarity inversion detection circuit showing an embodiment of the present invention.

【図2】従来の極性反転検出回路の回路図である。FIG. 2 is a circuit diagram of a conventional polarity inversion detection circuit.

【図3】図1の動作を示すタイムチャートである。FIG. 3 is a time chart showing the operation of FIG.

【符号の説明】[Explanation of symbols]

10 整流回路 20a,20b 第1,第2充電回路 30a,30b 第1,第2電荷蓄積回路 40a,40b 第1,第2閾値設定回路 50 アンドゲート回路 60 検出出力回路 70 保持回路 80 放電駆動回路 90a,90b 第1,第2放電回路 L1,L2 電話回線 10 Rectifier circuit 20a, 20b 1st, 2nd charging circuit 30a, 30b 1st, 2nd charge storage circuit 40a, 40b 1st, 2nd threshold value setting circuit 50 AND gate circuit 60 Detection output circuit 70 Holding circuit 80 Discharge drive circuit 90a, 90b First and second discharge circuits L1, L2 Telephone line

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 一対の電話回線からの起動信号及び復旧
信号を受信するためのノーリンギング端末の極性反転検
出回路において、 前記一対の電話回線に接続され該電話回線に流れる電流
を整流して正極性出力端子及び負極性出力端子から一定
の極性の電圧を出力する整流回路と、 前記一対の電話回線から前記整流回路の負極性出力端子
に対してそれぞれ第1,第2充電回路を通して電荷を蓄
積する第1,第2電荷蓄積回路と、 前記第1,第2電荷蓄積回路の出力をそれぞれ受けて各
伝達閾値を設定する第1,第2閾値設定回路と、 電圧駆動型素子で構成され前記第1及び第2閾値設定回
路の出力の論理積を求めるアンドゲート回路と、 前記アンドゲート回路の出力の波形整形及び増幅を行う
検出出力回路と、 アイソレータを有し、前記検出出力回路の出力によって
極性反転検出結果を保持する保持回路と、 前記保持回路と同時に駆動される放電駆動回路と、 前記放電駆動回路によって駆動され、前記第1,第2電
荷蓄積回路の蓄積電荷をそれぞれ放電させる第1,第2
放電回路とを備え、 前記アンドゲート回路、検出出力回路、保持回路、放電
駆動回路、及び第1,第2放電回路を前記整流回路出力
電位内で動作する構成にしたことを特徴とする極性反転
検出回路。
1. A polarity reversal detection circuit for a no-ringing terminal for receiving a start signal and a recovery signal from a pair of telephone lines, wherein the current connected to the pair of telephone lines is rectified to positive polarity. A rectifier circuit that outputs a voltage of a certain polarity from the output terminal and the negative output terminal, and stores charges from the pair of telephone lines to the negative output terminals of the rectifier circuits through the first and second charging circuits, respectively. First and second charge storage circuits, first and second threshold value setting circuits that receive the outputs of the first and second charge storage circuits and set respective transmission threshold values, and a voltage-driven element An AND gate circuit that obtains a logical product of the outputs of the first and second threshold value setting circuits, a detection output circuit that performs waveform shaping and amplification of the output of the AND gate circuit, and an isolator. A holding circuit that holds the polarity inversion detection result by the output of the output circuit, a discharge driving circuit that is driven at the same time as the holding circuit, and a discharge driving circuit that is driven by the discharge driving circuit to store the accumulated charges of the first and second charge accumulating circuits First and second to discharge respectively
And a discharge circuit, wherein the AND gate circuit, the detection output circuit, the holding circuit, the discharge drive circuit, and the first and second discharge circuits are configured to operate within the rectifier circuit output potential. Detection circuit.
JP4150417A 1992-06-10 1992-06-10 Polarity reversal detection circuit Expired - Fee Related JP3029344B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4150417A JP3029344B2 (en) 1992-06-10 1992-06-10 Polarity reversal detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4150417A JP3029344B2 (en) 1992-06-10 1992-06-10 Polarity reversal detection circuit

Publications (2)

Publication Number Publication Date
JPH05344231A true JPH05344231A (en) 1993-12-24
JP3029344B2 JP3029344B2 (en) 2000-04-04

Family

ID=15496490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4150417A Expired - Fee Related JP3029344B2 (en) 1992-06-10 1992-06-10 Polarity reversal detection circuit

Country Status (1)

Country Link
JP (1) JP3029344B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827322A3 (en) * 1996-06-26 1998-11-25 Oki Electric Industry Co., Ltd. Telemetry apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827322A3 (en) * 1996-06-26 1998-11-25 Oki Electric Industry Co., Ltd. Telemetry apparatus
US6049234A (en) * 1996-06-26 2000-04-11 Oki Electric Industry Co., Ltd. Telemetering apparatus
US6411148B1 (en) 1996-06-26 2002-06-25 Oki Electric Industry Co., Ltd. Telemetering apparatus
EP1585302A3 (en) * 1996-06-26 2010-05-26 Oki Electric Industry Company, Limited Telemetry apparatus

Also Published As

Publication number Publication date
JP3029344B2 (en) 2000-04-04

Similar Documents

Publication Publication Date Title
US6677806B2 (en) Charge pump for generating high voltages for semiconductor circuits
US20220085625A1 (en) Power-supplying and driving circuit of active equalization matrix switch of battery management system of vehicle
US4281377A (en) Power supply circuits
EP0749227A2 (en) Transmission using pulse position coding
EP0580180A1 (en) Charging circuit capable of supplying DC voltage directly to power supply circuit when battery is removed
US9515503B2 (en) Battery monitoring device and battery monitoring system
US20230318318A1 (en) Driving circuit of switch array and control circuit
CN1307796C (en) Driving circuit for field effect transistor
KR20180066685A (en) Communication system for battery pack and battery pack including the same
JPH05344231A (en) Polarity inversion detection circuit
US5677599A (en) Circuit for driving an electroluminescent lamp
US20110101947A1 (en) Integrated circuit with dc-dc converter
US6154082A (en) Projection device against electrostatic discharges
EP2637281A2 (en) Charge indicator circuit
CN103208823A (en) Battery management device, battery management method and circuit applying device
CN118473070A (en) Dual-interface switching circuit, method and internet surfing device
JPS63276319A (en) Drive circuit for semiconductor switching element
JPH06350741A (en) Polarity inversion detecting circuit
US5780975A (en) Low cost inverter with both discrete and integrated power switches
CN116436109A (en) Battery module management circuit and system
JP3639818B2 (en) Infrared light emitting diode drive circuit for remote control transmitter
US20250379442A1 (en) Power Access System, Power Supply Apparatus, and Power-Consuming Apparatus
JPH06237307A (en) Polarity inversion detection circuit
CN114257082A (en) A kind of control method of charge pump circuit applicable to thin gate oxide layer process
CN210743109U (en) Highly reliable payment device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000125

LAPS Cancellation because of no payment of annual fees