JPH05344455A - Brightness limiting circuit - Google Patents
Brightness limiting circuitInfo
- Publication number
- JPH05344455A JPH05344455A JP4150901A JP15090192A JPH05344455A JP H05344455 A JPH05344455 A JP H05344455A JP 4150901 A JP4150901 A JP 4150901A JP 15090192 A JP15090192 A JP 15090192A JP H05344455 A JPH05344455 A JP H05344455A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- cathode
- crt
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Receiver Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【目的】 輝度制限回路の回路構成を比較的に簡単にす
る。
【構成】 ベース接地形トランジスタ111〜113を
利用して電流加算回路105を形成し、この電流加算回
路105によりカソード電流IKR,IKG,IKBを加算す
るとともに、その電流加算回路105の出力負荷を負荷
切換回路106により切り換えている。負荷切換回路1
06に供給されるスイッチングパルスP2を垂直バック
ポーチ期間でローレベル、その他の映像部分を含む期間
でハイレベルになる信号とすることにより、電流加算回
路105の負荷に現れる出力信号S 21を自動カットオフ
用のACO電圧信号S21A またはカソード電流IKR,I
KG,IKBの合成電流に対応する合成電圧信号S21B に兼
用することができる。
(57) [Summary]
[Purpose] To make the circuit configuration of the brightness limiting circuit relatively simple.
It
[Structure] Common base type transistors 111 to 113
The current addition circuit 105 is formed by using this
Cathode current I through path 105KR, IKG, IKBAdd
And load the output load of the current adding circuit 105
Switching is performed by the switching circuit 106. Load switching circuit 1
Switching pulse P supplied to 062The vertical back
Low level of the porch period, including other video parts
By setting the signal to be high level at
Output signal S appearing on the load of path 105 twenty oneAutomatic cutoff
ACO voltage signal S for21AOr cathode current IKR, I
KG, IKBComposite voltage signal S corresponding to the composite current of21BCum on
Can be used.
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば、投写形表示装
置に適用して好適な輝度制限回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a brightness limiting circuit suitable for application to, for example, a projection display device.
【0002】[0002]
【従来の技術】近時、RGB各色の3つの投写管から出
射された光を合成して、例えば、35インチ以上の画面の
スクリーンに画像を投写するようにされた投写形表示装
置の普及が進んでいる。2. Description of the Related Art In recent years, projection type display devices that combine light emitted from three projection tubes of RGB colors to project an image on a screen with a screen of 35 inches or more have become popular. It is progressing.
【0003】このような投写形表示装置に使用される上
記投写管では、蛍光面画像を拡大するために、通常の直
視管の10倍以上の高輝度画像にすることが必要である。In the projection tube used in such a projection display device, in order to magnify the fluorescent screen image, it is necessary to make the image 10 times brighter than a normal direct-viewing tube.
【0004】このため、蛍光体に衝突される電子ビーム
による上記蛍光体の焼けを未然に防止することを目的と
して、上記投写形表示装置においては、ビーム電流、す
なわち、カソード電流を検出して、輝度を自動的に制限
または調整するような構成の輝度制限回路が組み込まれ
ている。Therefore, in order to prevent burning of the phosphor due to the electron beam impinging on the phosphor, the projection type display device detects the beam current, that is, the cathode current. A brightness limiting circuit configured to automatically limit or adjust the brightness is incorporated.
【0005】図5は、従来の技術による輝度制限回路の
構成を示している。FIG. 5 shows the configuration of a brightness limiting circuit according to the prior art.
【0006】図5において、符号1〜3は、それぞれ、
R,G,B用のCRTである。CRT1〜3のカソード
4〜6には、それぞれ、カソード駆動増幅回路を兼用す
るカソード電流スイッチ回路7〜9が接続されている。In FIG. 5, reference numerals 1 to 3 respectively indicate
It is a CRT for R, G, and B. Cathode current switch circuits 7 to 9 also serving as cathode drive amplifier circuits are connected to the cathodes 4 to 6 of the CRTs 1 to 3, respectively.
【0007】カソード電流スイッチ回路7〜9の入力端
子11〜13には、それぞれ、原色再生・輝度補正回路
10からR用(赤色用)の映像信号R1 、G用(緑色
用)の映像信号G1 およびB用(青色用)の映像信号B
1 が供給されている。Video signals R 1 (for red) and G (for green) from the primary color reproduction / luminance correction circuit 10 are input to the input terminals 11 to 13 of the cathode current switch circuits 7 to 9, respectively. Video signal B for G 1 and B (for blue)
1 is supplied.
【0008】また、カソード電流スイッチ回路7〜9に
は、端子15からスイッチングパルスP1 が供給され
る。スイッチングパルスP1 は、図2Cに示すように、
映像信号R1 〜B1 のうち、垂直ブランキング期間V.
BLK内の垂直バックポーチ期間122でのみハイレベ
ルになり、残りの期間ではローレベルになる信号であ
る。A switching pulse P 1 is supplied from the terminal 15 to the cathode current switch circuits 7-9. The switching pulse P 1 is, as shown in FIG. 2C,
Of the video signals R 1 to B 1 , the vertical blanking period V.
This signal is high level only during the vertical back porch period 122 in BLK and is low level during the remaining period.
【0009】カソード電流スイッチ回路7〜9の一方の
出力電圧信号S2 〜S4 は、合成電流検出回路16に供
給されるとともに、単管最大電流検出回路17に供給さ
れる。One of the output voltage signals S 2 to S 4 of the cathode current switch circuits 7 to 9 is supplied to the combined current detection circuit 16 and the single tube maximum current detection circuit 17.
【0010】また、カソード電流スイッチ回路7〜9の
他方の出力電圧信号S5 〜S7 は、自動カットオフ用電
流検出回路(以下、ACO(Auto Cut Off)電流検出回路
という)21〜23に供給される。The other output voltage signals S 5 to S 7 of the cathode current switch circuits 7 to 9 are sent to automatic cutoff current detection circuits (hereinafter referred to as ACO (Auto Cut Off) current detection circuits) 21 to 23. Supplied.
【0011】合成電流検出回路16の出力信号S9 と単
管最大電流検出回路17の出力信号S10は、加算回路2
5で加算され、輝度検出信号S17として原色再生・輝度
補正回路10に供給される。[0011] The output signal S 10 of the output signal S 9 and single tube maximum current detection circuit 17 of the composite current detection circuit 16, adder circuit 2
5 is added and supplied to the primary color reproduction / luminance correction circuit 10 as a luminance detection signal S 17 .
【0012】ACO電流検出回路21〜23の各出力信
号S11〜S13は、それぞれ端子31〜33を通じて原色
再生・輝度補正回路10に供給される。The output signals S 11 to S 13 of the ACO current detection circuits 21 to 23 are supplied to the primary color reproduction / luminance correction circuit 10 through terminals 31 to 33, respectively.
【0013】この原色再生・輝度補正回路10の入力端
子には、図示しない色復調回路から端子35〜37を通
じて輝度信号Y、色差信号(B−Y)および色差信号
(R−Y)が供給されている。A luminance signal Y, a color difference signal (BY) and a color difference signal (RY) are supplied to an input terminal of the primary color reproduction / luminance correction circuit 10 from a color demodulation circuit (not shown) through terminals 35 to 37. ing.
【0014】カソード電流スイッチ回路7〜9は、それ
ぞれ、同一の回路接続構成であり、抵抗器41〜45と
トランジスタ46〜50とダイオード51,52とを有
している。なお、カソード電流スイッチ回路7〜9のう
ち、カソード電流スイッチ回路8,9には、繁雑さを回
避するために、それらの符号を付けていない。Each of the cathode current switch circuits 7 to 9 has the same circuit connection configuration and has resistors 41 to 45, transistors 46 to 50, and diodes 51 and 52. It should be noted that, of the cathode current switch circuits 7 to 9, the cathode current switch circuits 8 and 9 are not attached with the reference numerals in order to avoid complexity.
【0015】カソード電流スイッチ回路7〜9におい
て、トランジスタ46〜50は、CRT1〜3のカソー
ド4〜6を駆動することに関連して、耐圧が、例えば、
300V(ボルト)以上の高耐圧トランジスタが採用され
ている。カソード電流スイッチ回路7〜9には電源電圧
として、+210Vが供給されている。In the cathode current switch circuits 7 to 9, the transistors 46 to 50 have withstand voltage, for example, in connection with driving the cathodes 4 to 6 of the CRTs 1 to 3.
A high voltage transistor of 300V (volt) or more is used. + 210V is supplied as a power supply voltage to the cathode current switch circuits 7 to 9.
【0016】ACO電流検出回路21〜23は、それぞ
れ、比較増幅回路53と基準電圧E 1 〜E3 を発生する
基準電圧源54とを有している。繁雑さを回避するため
に、ACO電流検出回路21〜23のうち、ACO電流
検出回路22,23にはそれらの符号を付けていない。The ACO current detection circuits 21 to 23 are respectively
The comparison and amplification circuit 53 and the reference voltage E 1~ E3To generate
And a reference voltage source 54. To avoid complexity
Among the ACO current detection circuits 21 to 23, the ACO current
The detection circuits 22 and 23 are not labeled with these symbols.
【0017】合成電流検出回路16は、出力電圧信号S
2 〜S4 を加算して加算信号S15を出力する加算回路5
5と比較増幅回路56と基準電圧E4 を発生する基準電
圧源57とを有している。The combined current detection circuit 16 outputs the output voltage signal S
Adder circuit 5 for adding 2 to S 4 and outputting an addition signal S 15.
5, a reference amplification circuit 56, and a reference voltage source 57 that generates a reference voltage E 4 .
【0018】単管最大電流検出回路17は、抵抗器54
〜56とコンデンサ57〜59とトランジスタ61〜6
3と比較増幅回路64と基準電圧E5 を発生する基準電
圧源65とを有している。トランジスタ61〜63のエ
ミッタ側に現れる出力電圧信号を最大電圧信号S16とい
う。The single tube maximum current detection circuit 17 includes a resistor 54
To 56, capacitors 57 to 59, and transistors 61 to 6
3, a reference amplification circuit 64, and a reference voltage source 65 for generating a reference voltage E 5 . The output voltage signal appearing on the emitter side of the transistors 61 to 63 is called the maximum voltage signal S 16 .
【0019】従来の技術による輝度制限回路は、基本的
には以上のように構成されるものであり、次に、その動
作について説明する。The brightness limiting circuit according to the prior art is basically constructed as described above, and its operation will be described below.
【0020】上記したように、端子15から供給される
スイッチングパルスS1 は、図2Cに示すように、映像
信号R1 〜B1 のうち、垂直ブランキング期間V.BL
K内の垂直バックポーチ期間122でのみハイレベルに
なる信号である。そのスイッチングパルスP1 は、カソ
ード電流スイッチ回路7〜9を構成するトランジスタ4
7のベースに供給されている。トランジスタ47のエミ
ッタは接地されている。As described above, the switching pulse S 1 supplied from the terminal 15 has the vertical blanking period V.BL of the video signals R 1 to B 1 as shown in FIG. 2C.
This signal is high level only during the vertical back porch period 122 within K. The switching pulse P 1 is applied to the transistor 4 constituting the cathode current switch circuits 7 to 9.
Supplied to base 7. The emitter of the transistor 47 is grounded.
【0021】したがって、スイッチングパルスP1 がハ
イレベルの期間では、トランジスタ47がオン状態にさ
れ、トランジスタ49はオフ状態にされる。また、トラ
ンジスタ48は能動状態にされる。Therefore, the transistor 47 is turned on and the transistor 49 is turned off while the switching pulse P 1 is at a high level. Also, the transistor 48 is activated.
【0022】このため、カソード電流IKR,IKG,IKB
は、トランジスタ48のみに流れる。トランジスタ48
のコレクタ側にカソード電流IKR,IKG,IKBの電流値
と抵抗器45の抵抗値の積の電圧値になる出力電圧信号
S5 〜S7 が得られることになる。Therefore, the cathode currents I KR , I KG , I KB
Flows only in the transistor 48. Transistor 48
Output voltage signals S 5 to S 7 having a voltage value obtained by multiplying the current values of the cathode currents I KR , I KG , and I KB by the resistance value of the resistor 45 are obtained on the collector side of the.
【0023】これらの出力電圧信号S5 〜S7 の電圧値
と基準電圧源54の基準電圧E1 〜E3 とがそれぞれ比
較増幅器53で比較され、それらの差が増幅されて出力
信号S11〜S13として原色再生・輝度補正回路10に供
給される。The voltage values of these output voltage signals S 5 to S 7 and the reference voltages E 1 to E 3 of the reference voltage source 54 are respectively compared by the comparison amplifier 53, and the difference between them is amplified to output the output signal S 11. is supplied to the primary color reproduction, brightness correction circuit 10 as a to S 13.
【0024】原色・輝度補正回路10では、垂直バック
ポーチ期間122で発生する出力信号S11〜S13、すな
わち、ペデスタルレベルにおけるカソード電流IKR,I
KG,IKBに対応する出力信号S11〜S13に基づいてCR
T1〜3の画面上、映像の比較的暗い部分でのホワイト
バランス調整を自動的に行う、いわゆる自動カットオフ
調整を行う。In the primary color / luminance correction circuit 10, the output signals S 11 to S 13 generated in the vertical back porch period 122, that is, the cathode currents I KR and I at the pedestal level are obtained.
CR based on the output signals S 11 to S 13 corresponding to KG and I KB
On the screens of T1 to T3, so-called automatic cutoff adjustment is automatically performed in which white balance is automatically adjusted in a relatively dark portion of an image.
【0025】一方、スイッチングパルスP1 がローレベ
ルのとき、すなわち、有効垂直走査期間121(図2A
参照、CRT1〜3の画面に画像が表示される期間)を
含む期間150(図2B参照)では、トランジスタ47
がオフ状態にされる。その結果、抵抗器41〜43とト
ランジスタ50とダイオード51から構成されるバイア
ス電流供給回路のバイアス電流は、トランジスタ49の
ベースに供給されることになるので、トランジスタ49
がオン状態になる。この場合、エミッタフォロワとして
動作するトランジスタ46のベースに供給された映像信
号R1 〜B1 は、トランジスタ49を通じてCRT1〜
3のカソード4〜6に供給されることになる。なお、ト
ランジスタ48はトランジスタ49がオン状態にされて
いるのでオフ状態にされている。On the other hand, when the switching pulse P 1 is at the low level, that is, the effective vertical scanning period 121 (see FIG. 2A).
In the period 150 (see FIG. 2B) including the period during which the image is displayed on the screens of the CRTs 1 to 3 (see FIG. 2B), the transistor 47 is
Is turned off. As a result, the bias current of the bias current supply circuit composed of the resistors 41 to 43, the transistor 50, and the diode 51 is supplied to the base of the transistor 49.
Turns on. In this case, the video signals R 1 to B 1 supplied to the base of the transistor 46 that operates as an emitter follower are supplied to the CRT 1 to CRT 1 through the transistor 49.
3 cathodes 4-6. The transistor 48 is in the off state because the transistor 49 is in the on state.
【0026】これによって、CRT1〜3の画面上に
は、所定輝度のカラー画像が得られる。この場合、カソ
ード電流IKR,IKG,IKBは、トランジスタ49および
トランジスタ46を通じて、そのトランジスタ46のコ
レクタ側に供給される。したがって、コレクタ側には、
それらカソード電流IKR,IKG,IKBの電流値と抵抗器
44の抵抗値との積となる出力電圧信号S2 〜S4 が現
れる。As a result, a color image having a predetermined brightness is obtained on the screens of the CRTs 1 to 3. In this case, the cathode currents I KR , I KG and I KB are supplied to the collector side of the transistor 46 through the transistor 49 and the transistor 46. Therefore, on the collector side,
Output voltage signals S 2 to S 4 which are products of the current values of the cathode currents I KR , I KG , and I KB and the resistance value of the resistor 44 appear.
【0027】これらの出力電圧信号S2 〜S4 の加算電
圧が合成電流検出回路16を構成する加算回路55の出
力側に加算信号S15として得られる。この加算信号S15
と基準電圧源57の基準電圧E4 とが比較され、その差
が比較増幅回路56で増幅されて出力信号S9 が得ら
れ、加算回路25の一方の入力端子に供給される。The added voltage of these output voltage signals S 2 to S 4 is obtained as an added signal S 15 at the output side of the adding circuit 55 which constitutes the combined current detecting circuit 16. This addition signal S 15
Is compared with the reference voltage E 4 of the reference voltage source 57, and the difference is amplified by the comparison and amplification circuit 56 to obtain the output signal S 9, which is supplied to one input terminal of the adder circuit 25.
【0028】一方、出力電圧信号S2 〜S4 は、単管最
大電流検出回路17を構成するトランジスタ61〜63
の各ベースに供給される。この場合、トランジスタ61
〜63のコレクタ側は、電源+12Vに接続され、エミッ
タ側は共通接続されているので、出力電圧信号S2 〜S
4 のうち、最大値を有する出力電圧信号のみが最大電圧
信号S16として比較増幅回路64の一方の入力端子に供
給される。なお、抵抗器54〜56とコンデンサ57〜
59の直列回路は、高周波の雑音除去用の回路である。
最大電圧信号S16と基準電圧源65の基準電圧E5 とが
比較され、その差が比較増幅回路64で増幅されて出力
信号S10が得られ、加算回路25の他方の入力端子に供
給される。On the other hand, the output voltage signals S 2 to S 4 are supplied to the transistors 61 to 63 constituting the single tube maximum current detection circuit 17.
Will be supplied to each base. In this case, the transistor 61
Since the collector side of ~ 63 is connected to the power source + 12V and the emitter side is commonly connected, the output voltage signals S 2 to S
Of the four , only the output voltage signal having the maximum value is supplied to one input terminal of the comparison and amplification circuit 64 as the maximum voltage signal S 16 . The resistors 54-56 and the capacitors 57-
The series circuit of 59 is a circuit for removing high frequency noise.
The maximum voltage signal S 16 is compared with the reference voltage E 5 of the reference voltage source 65, and the difference is amplified by the comparison and amplification circuit 64 to obtain the output signal S 10, which is supplied to the other input terminal of the adder circuit 25. It
【0029】単管最大電流検出回路17の出力信号S10
と合成電流検出回路16の出力信号S9 とが加算回路2
5で加算され、その加算信号が輝度検出信号S17として
原色再生・輝度補正回路10に供給される。Output signal S 10 of the single tube maximum current detection circuit 17
And the output signal S 9 of the combined current detection circuit 16 is added to the addition circuit 2
In step 5, the added signal is supplied to the primary color reproduction / brightness correction circuit 10 as a brightness detection signal S 17 .
【0030】したがって、原色再生・輝度補正回路10
は、この輝度検出信号S17の値に応じて、映像信号
R1 ,G1 ,B1 の振幅を制限することにより、有効垂
直走査期間121におけるCRT1〜CRT3の画面上
の輝度を一定輝度以下に制限することができる。Therefore, the primary color reproduction / luminance correction circuit 10
Limits the amplitudes of the video signals R 1 , G 1 , and B 1 according to the value of the brightness detection signal S 17 , so that the brightness on the screen of the CRT 1 to CRT 3 in the effective vertical scanning period 121 is equal to or less than a certain brightness. Can be limited to.
【0031】結局、単管最大電流検出回路17は、CR
T1〜3のうち、どれか1つのCRTが過剰輝度に、言
い換えれば、カソード電流IKR,IKG,IKBのうちのど
れか1つのカソード電流値が過大にならないように、カ
ソード電流IKR,IKG,IKBに対応する電圧を検出する
ものであり、一方、合成電流検出回路16は、3つのC
RT1〜3のカソード電流IKR,IKG,IKBの和が過大
にならないように、カソード電流IKR,IKG,IKBの和
に対応する電圧を検出するものである。After all, the single tube maximum current detection circuit 17 is
In order to prevent the CRT of any one of T1 to T3 from having excessive brightness, in other words, the cathode current of any one of the cathode currents I KR , I KG , and I KB , to become excessive, the cathode current I KR is prevented. , I KG , I KB , and the combined current detection circuit 16 detects three voltages.
The voltage corresponding to the sum of the cathode currents I KR , I KG , I KB is detected so that the sum of the cathode currents I KR , I KG , I KB of RT1 to 3 does not become excessive.
【0032】このように上記従来の輝度制限回路でも、
CRT1〜3のカソード電流IKR,IKG,IKBを検出し
てCRT1〜3の蛍光面の焼けなどを未然に防止するこ
とができる。As described above, even in the above-mentioned conventional brightness limiting circuit,
By detecting the cathode currents I KR , I KG , and I KB of the CRTs 1 to 3, it is possible to prevent burning of the fluorescent screens of the CRTs 1 to 3 in advance.
【0033】[0033]
【発明が解決しようとする課題】しかしながら、上記し
た従来の輝度制限回路では、カソード電流スイッチ回路
7〜9で高耐圧のトランジスタ46〜50を使用してお
り、その数が多数であり、材料コストが高いという問題
があった。また、そのために部品の配置面積が比較的に
大きく実装面積・体積が比較的に大きくなるという問題
があった。さらに、スイッチ用のトランジスタ47等を
用いてカソード電流IKR,IKG,IKBをトランジスタ4
6側またはトランジスタ48側に切り替えているので、
電流切り替えのためのスイッチング回路が複雑になり、
この面でも、製造コストが高くなり、実装面積・体積が
比較的に大きくなるという問題があった。However, in the above-mentioned conventional brightness limiting circuit, the cathode current switch circuits 7 to 9 use the high breakdown voltage transistors 46 to 50, and the number thereof is large, and the material cost is high. There was a problem that was high. Further, there is a problem that the arrangement area of components is relatively large and the mounting area and volume are relatively large. Further, the cathode currents I KR , I KG , and I KB are supplied to the transistor 4 by using the switch transistor 47 and the like.
Since it is switched to the 6 side or the transistor 48 side,
The switching circuit for current switching becomes complicated,
In this respect also, there is a problem that the manufacturing cost becomes high and the mounting area and volume become relatively large.
【0034】本発明はこのような課題に鑑みてなされた
ものであり、回路構成の比較的に簡単な輝度制限回路を
提供することを目的とする。The present invention has been made in view of the above problems, and an object thereof is to provide a brightness limiting circuit having a relatively simple circuit configuration.
【0035】[0035]
【課題を解決するための手段】第1の本発明は、例え
ば、図1に示すように、3管式投写形表示装置の各CR
T1〜3のカソード駆動用のトランジスタ84〜86の
コレクタ電流を検出することで、上記各CRT1〜3の
カソード電流IKR,IKG,IKBを検出する輝度制限回路
において、各CRT1〜3のカソード電流IKR,IKG,
IKBを加算する電流加算手段105と、この電流加算手
段105の負荷を切り換える負荷切換手段106とを有
し、電流加算手段105の負荷に現れる出力信号S21に
応じて各CRT1〜3のカソード電流IKR,IKG,IKB
を制限するようにしたものである。The first aspect of the present invention is, for example, as shown in FIG. 1, each CR of a three-tube projection type display device.
In the brightness limiting circuit for detecting the cathode currents I KR , I KG , and I KB of the CRTs 1 to 3 by detecting the collector currents of the transistors 84 to 86 for driving the cathodes of T 1 to T 3, Cathode current I KR , I KG ,
The current addition means 105 for adding I KB and the load switching means 106 for switching the load of the current addition means 105 are provided, and the cathodes of the respective CRTs 1 to 3 according to the output signal S 21 appearing at the load of the current addition means 105. Current I KR , I KG , I KB
Is to limit.
【0036】第2の本発明は、例えば、図1に示すよう
に、電流加算手段105が、PNPトランジスタ111
〜113を有する3つのベース接地形トランジスタ回路
の各エミッタとカソード駆動用のトランジスタ84〜8
6の各コレクタとの間にそれぞれ抵抗器101〜103
が挿入された回路を有するものである。In the second aspect of the present invention, for example, as shown in FIG. 1, the current adding means 105 includes a PNP transistor 111.
Transistors 84 to 8 for driving respective emitters and cathodes of three grounded base type transistor circuits having
And resistors 101 to 103 between the respective collectors of 6 and
Has a circuit inserted therein.
【0037】第3の本発明は、例えば、図1に示すよう
に、3管式投写形表示装置の各CRT1〜3のカソード
駆動用のトランジスタ84〜86のコレクタ電流を検出
することで、各CRT1〜3のカソード電流IKR,
IKG,IKBを検出する輝度制限回路において、各CRT
1〜3のカソード電流IKR,IKG,IKBを加算する電流
加算手段105と、この電流加算手段105の負荷を切
り換える負荷切換手段106と、電流加算手段105の
入力側に現れる各CRT1〜3のカソード電流IKR,I
KG,IKBに対応した電圧EKR,EKG,EKBのうち、最大
値となる電圧を検出する最大電圧値検出手段17とを有
し、電流加算手段105の負荷に現れる出力信号S21お
よび最大電圧値検出手段17の出力信号S10に応じて各
CRT1〜3のカソード電流IKR,IKG,IKBを制限す
るようにしたものである。In the third aspect of the present invention, for example, as shown in FIG. 1, by detecting the collector currents of the cathode driving transistors 84 to 86 of the CRTs 1 to 3 of the three-tube projection display device, CRT1 to CRT cathode current I KR ,
In the brightness limiting circuit that detects I KG and I KB , each CRT
Current adding means 105 for adding the cathode currents I KR , I KG , I KB of 1 to 3, load switching means 106 for switching the load of the current adding means 105, and each CRT 1 appearing on the input side of the current adding means 105. 3 cathode current I KR , I
The output signal S 21 that appears in the load of the current adding means 105 has a maximum voltage value detecting means 17 for detecting the maximum voltage among the voltages E KR , E KG , and E KB corresponding to KG and I KB. The cathode currents I KR , I KG and I KB of the CRTs 1 to 3 are limited according to the output signal S 10 of the maximum voltage value detecting means 17.
【0038】第4の本発明は、例えば、図4に示すよう
に、3管式投写形表示装置の各CRTのカソード駆動用
のトランジスタのコレクタ電流を検出することで、上記
各CRTのカソード電流を検出する輝度制限回路におい
て、上記各CRTのカソード電流を加算する電流加算手
段と、この電流加算手段の出力側に接続されて、上記各
CRTの画面上の少なくとも1本の走査線に対応する期
間が所定レベル以上の高輝度になったときにのみ所定レ
ベル以上の電圧信号を発生する電圧信号発生手段156
とを備え、電圧信号発生手段156の出力信号に応じて
上記各CRTのカソード電流を制限するようにしたもの
である。According to a fourth aspect of the present invention, for example, as shown in FIG. 4, the cathode current of each CRT of the above three CRTs is detected by detecting the collector current of the transistor for driving the cathode of each CRT. In the brightness limiting circuit for detecting CRT, the current adding means for adding the cathode current of each CRT and the output side of the current adding means are connected to correspond to at least one scanning line on the screen of each CRT. Voltage signal generating means 156 for generating a voltage signal of a predetermined level or higher only when the period becomes a high brightness of a predetermined level or higher.
And the cathode current of each CRT is limited in accordance with the output signal of the voltage signal generating means 156.
【0039】第5の本発明は、例えば、図4に示すよう
に、3管式投写形表示装置の各CRTのカソード駆動用
のトランジスタのコレクタ電流を検出することで、上記
各CRTのカソード電流を検出する輝度制限回路におい
て、上記各CRTのカソード電流を加算する電流加算手
段と、この電流加算手段の出力側に接続されて、上記各
CRTの画面上の全走査線に対応する期間が所定レベル
以上の高輝度になったときにのみ所定レベル以上の電圧
信号を発生する電圧信号発生手段157とを備え、電圧
信号発生手段157の出力信号に応じて上記各CRTの
カソード電流を制限するようにしたものである。In the fifth aspect of the present invention, for example, as shown in FIG. 4, the cathode current of each CRT of the above three CRTs is detected by detecting the collector current of the transistor for driving the cathode of each CRT. In the brightness limiting circuit for detecting the CRT, the current adding means for adding the cathode current of each CRT and the output side of the current adding means are connected, and the period corresponding to all the scanning lines on the screen of each CRT is predetermined. A voltage signal generating means 157 for generating a voltage signal of a predetermined level or more only when the brightness becomes higher than the level, and limits the cathode current of each CRT according to the output signal of the voltage signal generating means 157. It is the one.
【0040】[0040]
【作用】第1の本発明によれば、各CRT1〜3のカソ
ード電流IKR,IKG,IKBを加算する電流加算手段10
5と、この電流加算手段105の負荷を切り換える負荷
切換手段106とを有し、電流加算手段105の負荷に
現れる出力信号S21に応じて各CRT1〜3のカソード
電流IKR,IKG,IKBを制限するようにしている。According to the first aspect of the present invention, the current adding means 10 for adding the cathode currents I KR , I KG , and I KB of the CRTs 1 to 3 is added.
5 and load switching means 106 for switching the load of the current adding means 105, and according to the output signal S 21 appearing in the load of the current adding means 105, the cathode currents I KR , I KG , I of the respective CRTs 1 to 3. I try to limit the KB .
【0041】このため、電流加算手段105の出力信号
S21を、自動カットオフ用の検出信号S21A としても使
用でき、カソード電流IKR,IKG,IKBの合成電流IK
の検出信号S21B としても使用できるので、カソード電
流スイッチ回路が不要になる。Therefore, the output signal S 21 of the current adding means 105 can also be used as the detection signal S 21A for automatic cutoff, and the combined current I K of the cathode currents I KR , I KG and I KB.
Since it can also be used as the detection signal S 21B , the cathode current switch circuit becomes unnecessary.
【0042】第2の本発明によれば、電流加算手段10
5が、PNPトランジスタ111〜113を有する3つ
のベース接地形トランジスタ回路の各エミッタとカソー
ド駆動用のトランジスタ84〜86の各コレクタとの間
にそれぞれ抵抗器101〜103が挿入された回路を有
している。According to the second aspect of the present invention, the current adding means 10
5 has a circuit in which resistors 101 to 103 are respectively inserted between the emitters of three grounded base type transistor circuits having PNP transistors 111 to 113 and the collectors of transistors 84 to 86 for driving cathodes. ing.
【0043】このため、電流加算手段105の回路構成
が比較的に簡単になる。Therefore, the circuit configuration of the current adding means 105 becomes relatively simple.
【0044】第3の本発明によれば、各CRT1〜3の
カソード電流IKR,IKG,IKBを加算する電流加算手段
105と、この電流加算手段105の負荷を切り換える
負荷切換手段106と、電流加算手段105の入力側に
現れる各CRT1〜3のカソード電流IKR,IKG,IKB
に対応した電圧EKR,EKG,EKBのうち、最大値となる
電圧を検出する最大電圧値検出手段17とを有し、電流
加算手段105の負荷に現れる出力信号S21および最大
電圧値検出手段17の出力信号S16に応じて各CRT1
〜3のカソード電流IKR,IKG,IKBを制限するように
している。According to the third aspect of the present invention, the current adding means 105 for adding the cathode currents I KR , I KG , I KB of the CRTs 1 to 3 and the load switching means 106 for switching the load of the current adding means 105. , Cathode currents I KR , I KG , I KB of the CRTs 1 to 3 appearing on the input side of the current adding means 105.
Of the voltages E KR , E KG , and E KB corresponding to the maximum voltage value detecting means 17 for detecting the maximum voltage, and the output signal S 21 and the maximum voltage value appearing in the load of the current adding means 105. Each CRT 1 according to the output signal S 16 of the detection means 17
The cathode currents I KR , I KG and I KB of 3 to 3 are limited.
【0045】このため、電流加算手段105の出力信号
S21を自動カットオフ用の検出信号S21A として使用で
きる。また、電流加算手段105の出力信号S21B と最
大電圧値検出手段17の出力信号S10とに応じて、各C
RT1〜3のカソード電流I KR,IKG,IKBの合成値I
K を制限することができるとともに、各CRT1〜3に
流れるカソード電流IKR,IKG,IKB値を個別に制限す
ることができる。さらに、カソード電流スイッチ回路が
不要になる。Therefore, the output signal of the current adding means 105
Stwenty oneThe detection signal S for automatic cut-off21AUsed as
Wear. Further, the output signal S of the current adding means 10521BAnd up
Output signal S of large voltage value detecting means 17TenDepending on each C
Cathode current I of RT1 to 3 KR, IKG, IKBComposite value I
KCan be restricted and each CRT 1-3
Cathode current I flowingKR, IKG, IKBLimit values individually
You can Furthermore, the cathode current switch circuit
It becomes unnecessary.
【0046】第4の本発明によれば、各CRTのカソー
ド電流を加算する電流加算手段と、この電流加算手段の
出力側に接続されて、各CRTの画面上の少なくとも1
本の走査線に対応する期間が所定レベル以上の高輝度に
なったときにのみ所定レベル以上の電圧信号を発生する
電圧信号発生手段156とを備え、電圧信号発生手段1
56の出力信号に応じて各CRTのカソード電流を制限
するようにしている。According to the fourth aspect of the present invention, the current adding means for adding the cathode current of each CRT and the output side of the current adding means are connected to each other, and at least one on the screen of each CRT is connected.
A voltage signal generating means 156 for generating a voltage signal of a predetermined level or higher only when the period corresponding to one scanning line becomes high brightness of a predetermined level or higher.
The cathode current of each CRT is limited according to the output signal of 56.
【0047】このため、CRTの画面上、いずれか1本
の走査線に対応するカソード電流が所定以上の電流にな
ったときに、そのカソード電流値を制限することができ
る。Therefore, when the cathode current corresponding to any one scanning line on the screen of the CRT exceeds a predetermined value, the cathode current value can be limited.
【0048】第5の本発明によれば、各CRTのカソー
ド電流を加算する電流加算手段と、この電流加算手段の
出力側に接続されて、上記各CRTの画面上の全走査線
に対応する期間が所定レベル以上の高輝度になったとき
にのみ所定レベル以上の電圧信号を発生する電圧信号発
生手段157とを備え、電圧信号発生手段157の出力
信号に応じて上記各CRTのカソード電流を制限するよ
うにしている。According to the fifth aspect of the present invention, the current adding means for adding the cathode current of each CRT and the output side of this current adding means are connected to correspond to all the scanning lines on the screen of each CRT. A voltage signal generating means 157 for generating a voltage signal of a predetermined level or higher only when the period becomes high brightness of a predetermined level or higher, and the cathode current of each of the CRTs is determined according to the output signal of the voltage signal generating means 157. I try to limit it.
【0049】このため、CRTの画面上、全走査線に対
応するカソード電流が所定以上の電流になったとき、そ
のカソード電流値を制限することができる。Therefore, when the cathode currents corresponding to all the scanning lines on the screen of the CRT exceed a predetermined value, the cathode current value can be limited.
【0050】[0050]
【実施例】以下、本発明輝度制限回路の一実施例につい
て図面を参照して説明する。なお、以下に参照する図面
において、上記の図5に示したものに対応するものには
同一の符号を付けている。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the brightness limiting circuit of the present invention will be described below with reference to the drawings. In the drawings referred to below, the same reference numerals are given to those corresponding to those shown in FIG.
【0051】図3は、本発明による輝度制限回路の一実
施例が適用されたCRT方式投写形表示装置の例の構成
を示している。FIG. 3 shows the configuration of an example of a CRT projection display device to which an embodiment of the brightness limiting circuit according to the present invention is applied.
【0052】図1は、そのCRT方式投写装置における
輝度制限回路の一実施例の詳細な構成を示している。FIG. 1 shows a detailed configuration of an embodiment of a brightness limiting circuit in the CRT type projector.
【0053】図1例におけるCRT方式投写形表示装置
は、アンテナ71を有している。このアンテナ71で受
けたRF信号は、チューナ72で選局されて中間周波数
信号に変換される。The CRT projection display device in the example of FIG. 1 has an antenna 71. The RF signal received by the antenna 71 is selected by the tuner 72 and converted into an intermediate frequency signal.
【0054】この中間周波数信号は、中間周波増幅回路
73で増幅された後、音声受信回路74に供給されると
ともに、映像検波回路75に供給される。音声受信回路
74は、音声中間周波数信号から音声信号を再生してス
ピーカ76に供給する。スピーカ76によって音声が再
生される。The intermediate frequency signal is amplified by the intermediate frequency amplifying circuit 73 and then supplied to the audio receiving circuit 74 and the video detecting circuit 75. The audio receiving circuit 74 reproduces an audio signal from the audio intermediate frequency signal and supplies it to the speaker 76. Sound is reproduced by the speaker 76.
【0055】一方、映像検波回路75では、複合映像信
号CVを形成する。この複合映像信号CVのうち、信号
系は、Y/C分離回路76によって輝度信号Yと色信号
Cとに分離されて色復調回路77に供給される。On the other hand, the video detection circuit 75 forms the composite video signal CV. The signal system of the composite video signal CV is separated into the luminance signal Y and the color signal C by the Y / C separation circuit 76 and supplied to the color demodulation circuit 77.
【0056】色復調回路77において、輝度信号Yと色
信号Cとから輝度信号Yと色差信号(R−Y),(B−
Y)とに変換され、これらの信号は、輝度制限回路80
を構成する原色再生・輝度補正回路10に供給される。
以下、図1をも参照して説明する。In the color demodulation circuit 77, from the luminance signal Y and the color signal C, the luminance signal Y and the color difference signals (RY), (B-
Y) and these signals are converted into the luminance limiting circuit 80
Is supplied to the primary color reproduction / luminance correction circuit 10 which constitutes
Hereinafter, description will be made with reference to FIG.
【0057】原色再生・輝度補正回路10は、端子10
a〜10cに供給されるこれらの輝度信号Yと色差信号
(R−Y),(B−Y)からR,G,B用の各3原色の
映像信号R1 ,G1 ,B1 を形成して出力増幅回路81
〜83に供給する。なお、映像信号R1 ,G1 ,B1 を
形成する際に、輝度検出信号S17および自動カットオフ
用電圧信号(以下、ACO(Auto Cut Off)電圧信号とい
う)S21A に応じても、それら映像信号R1 ,G1 ,B
1 の輝度が制限され、かつ調整される。The primary color reproduction / luminance correction circuit 10 has a terminal 10
Video signals R 1 , G 1 , and B 1 of three primary colors for R, G, and B are formed from these luminance signal Y and color difference signals (RY) and (BY) supplied to a to 10c. Output amplifier circuit 81
Supply to ~ 83. When forming the video signals R 1 , G 1 and B 1 , the luminance detection signal S 17 and the automatic cutoff voltage signal (hereinafter referred to as ACO (Auto Cut Off) voltage signal) S 21A Those video signals R 1 , G 1 , B
The brightness of 1 is limited and adjusted.
【0058】出力増幅回路81〜83で増幅された映像
信号R1 ,G1 ,B1 は、出力トランジスタ84〜86
のベースに供給される。各出力トランジスタ84〜86
のエミッタを通じてCRT1〜3の各カソード4〜6が
駆動される。The video signals R 1 , G 1 , and B 1 amplified by the output amplifier circuits 81 to 83 are output transistors 84 to 86.
Supplied to the base of. Each output transistor 84-86
The cathodes 4 to 6 of the CRTs 1 to 3 are driven through the emitters of the.
【0059】CRT1〜3のそれぞれのビーム電流に対
応するカソード電流IKR,IKG,I KBが、出力トランジ
スタ84〜86のコレクタを通じて、ACO電流・合成
電流検出回路100を構成する抵抗器101〜103に
それぞれ供給される。ACO電流・合成電流検出回路1
00は、カソード電流IKR〜IKBを加算する電流加算手
段としての電流加算回路105と、この電流加算回路1
05の負荷を切り換える負荷切換手段としての負荷切換
回路106と、一方の端子に基準電圧E4 を発生する基
準電圧源57が接続され他方の端子に電流加算回路10
5の出力信号S 21(合成電圧信号S21B )が供給される
比較増幅回路56とを有している。For each beam current of CRT1 to CRT3,
Cathode current IKR, IKG, I KBBut the output transition
ACO current / composition through the collectors of stars 84-86
In the resistors 101 to 103 forming the current detection circuit 100,
Each is supplied. ACO current / combined current detection circuit 1
00 is the cathode current IKR~ IKBCurrent adder to add
Current adding circuit 105 as a stage, and this current adding circuit 1
Load switching as load switching means for switching load 05
Circuit 106 and reference voltage E at one terminalFourGroups that generate
A quasi-voltage source 57 is connected, and the current adding circuit 10 is connected to the other terminal.
Output signal S of 5 twenty one(Composite voltage signal S21B) Is supplied
It has a comparison and amplification circuit 56.
【0060】なお、出力信号S21は、合成電圧信号S
21B の成分とACO電圧信号S21A の成分とが時分割
(その理由については後に説明する)で含まれた信号で
ある。The output signal S 21 is the combined voltage signal S
The component of 21B and the component of the ACO voltage signal S 21A are signals included in time division (the reason will be described later).
【0061】出力信号S21と基準電圧E4 とが、比較増
幅回路56で比較され、その差の増幅された信号が出力
信号S9 として加算回路25の一方の入力端子に供給さ
れる。The output signal S 21 and the reference voltage E 4 are compared by the comparison and amplification circuit 56, and the amplified signal of the difference is supplied to one input terminal of the addition circuit 25 as the output signal S 9 .
【0062】電流加算回路105は、PNP形のトラン
ジスタ111〜113を有するベース接地形トランジス
タ回路の構成とされている。すなわち、トランジスタ1
11〜113のベースは共通に接続されて電圧E7のバ
イアス電圧源114に接続されている。また、コレクタ
も共通に接続され、その共通接続点は、負荷としての抵
抗器115と負荷切換回路106を構成する抵抗器11
6のそれぞれ一方の端子に接続されている。The current adding circuit 105 is configured as a grounded base transistor circuit having PNP type transistors 111 to 113. That is, the transistor 1
The bases of 11 to 113 are commonly connected to the bias voltage source 114 of the voltage E7. The collectors are also connected in common, and the common connection point is the resistor 115 as a load and the resistor 11 forming the load switching circuit 106.
6 are respectively connected to one terminal.
【0063】抵抗器115の他方の端子は接地されてい
る。抵抗器116の他方の端子は、トランジスタ117
を介して接地されている。トランジスタ117のベース
側の端子118には、同期信号発生回路131(図3参
照)からスイッチングパルスP2 が供給されている。The other terminal of the resistor 115 is grounded. The other terminal of the resistor 116 is connected to the transistor 117.
Grounded through. The switching pulse P 2 is supplied from the synchronization signal generating circuit 131 (see FIG. 3) to the terminal 118 on the base side of the transistor 117.
【0064】図2Bは、スイッチングパルスP2 の波形
を示している。図2Aは、複合映像信号CV(図1中、
映像検波回路75の出力側に現れる)の約1V(1垂
直)走査期間の波形を示している。FIG. 2B shows the waveform of the switching pulse P 2 . FIG. 2A shows a composite video signal CV (in FIG. 1,
It shows a waveform of a 1 V (1 vertical) scanning period of (appearing on the output side of the video detection circuit 75).
【0065】1V走査期間は、非映像期間である垂直ブ
ランキング期間V.BLKと映像期間である有効垂直走
査期間121とから構成されている。ここで、スイッチ
ングパルスP2 は、垂直ブランキング期間V.BLKの
うちの垂直バックポーチ期間122でローレベルにな
り、その他の期間ではハイレベルになる信号である。The 1V scanning period is composed of a vertical blanking period V.BLK which is a non-video period and an effective vertical scanning period 121 which is a video period. Here, the switching pulse P 2 is a signal which becomes low level in the vertical back porch period 122 of the vertical blanking period V.BLK and becomes high level in the other periods.
【0066】同期信号発生回路131は、複合映像信号
CVから垂直同期信号と水平同期信号とを分離して、そ
れぞれ、垂直偏向回路132と水平偏向回路133に供
給するとともに、垂直同期信号に基づきスイッチングパ
ルスP2 を発生する。The synchronizing signal generating circuit 131 separates the vertical synchronizing signal and the horizontal synchronizing signal from the composite video signal CV, supplies them to the vertical deflecting circuit 132 and the horizontal deflecting circuit 133, respectively, and switches based on the vertical synchronizing signal. Generate pulse P 2 .
【0067】垂直偏向回路132と水平偏向回路133
は、それぞれ偏向用ののこぎり波電流信号を形成し、C
RT1〜3に装着されている図示しない偏向コイルに供
給する。また、水平偏向回路133の出力信号を利用し
て高圧発生回路134で高電圧が発生されてCRT1〜
3のアノード電極などに供給される。Vertical deflection circuit 132 and horizontal deflection circuit 133
Respectively form a sawtooth current signal for deflection, C
Supply to a deflection coil (not shown) mounted on RT1 to RT3. Further, a high voltage is generated in the high voltage generation circuit 134 using the output signal of the horizontal deflection circuit 133, and CRT1 to
3 anode electrodes and the like.
【0068】このようにして、CRT1〜3の画面に映
像信号R1 ,G1 ,B1 に応じた画像が形成される。な
お、CRT1〜3の画面の前方に配置される投写レンズ
とスクリーンとは省略している。In this way, images corresponding to the video signals R 1 , G 1 and B 1 are formed on the screens of the CRTs 1 to 3. The projection lens and the screen arranged in front of the screens of the CRTs 1 to 3 are omitted.
【0069】再び、図1において、電流加算回路105
を構成する抵抗器101〜103の一端側には、カソー
ド電流IKR,IKG,IKBに対応した電圧信号EKR,
EKG,E KBが発生する。すなわち、電圧信号EKR,
EKG,EKBは、抵抗器101〜103の抵抗値にカソー
ド電流IKR,IKG,IKBの電流値をかけた値になる。な
お、実際上、この電圧信号EKR,EKG,EKBには、トラ
ンジスタ111〜113のエミッタに現れる電圧がバイ
アス値として含まれているが、単管最大電流検出回路1
7を構成する比較増幅回路64の一方の入力端子に接続
される基準電圧源65の基準電圧E5 を、ベース接地ト
ランジスタ111〜113のバイアス電圧源114の電
圧E7と同値に設定しておくことにより、上記バイアス
値が比較増幅回路64で除去される。Referring again to FIG. 1, the current adding circuit 105
One end of the resistors 101 to 103 forming the
Current IKR, IKG, IKBVoltage signal E corresponding toKR,
EKG, E KBOccurs. That is, the voltage signal EKR,
EKG, EKBIs the resistance value of the resistors 101-103.
Current IKR, IKG, IKBIt is the value multiplied by the current value. Na
Actually, this voltage signal EKR, EKG, EKBThe tiger
The voltage that appears at the emitters of transistors 111-113 is
Although included as an ass value, single tube maximum current detection circuit 1
7 connected to one input terminal of the comparison and amplification circuit 64
Reference voltage E of the reference voltage source 65FiveThe base ground
The voltage of the bias voltage source 114 of the transistors 111 to 113 is increased.
By setting the same value as the pressure E7, the bias
The value is removed by the comparison and amplification circuit 64.
【0070】単管最大電流検出回路17は、それぞれ、
共通接続されたコレクタとエミッタとを有する3つのト
ランジスタ61〜63を有している。共通コレクタは電
源電圧+12Vに接続されている。トランジスタ61〜
63のベースにはコンデンサ57〜59の一方の端子と
抵抗器54〜56の一方の端子が接続されている。コン
デンサ57〜59の他方の端子は接地されている。The single tube maximum current detection circuits 17 are respectively
It has three transistors 61 to 63 each having a collector and an emitter connected in common. The common collector is connected to the power supply voltage + 12V. Transistors 61-
One terminal of the capacitors 57 to 59 and one terminal of the resistors 54 to 56 are connected to the base of 63. The other terminals of the capacitors 57 to 59 are grounded.
【0071】抵抗器54〜56の他方の端子には、上記
したカソード電流IKR,IKG,IKBに対応した電圧信号
EKR,EKG,EKBが供給される。ここで、抵抗器54〜
56とコンデンサ57〜59との直列回路は高周波の雑
音信号を除去するために設けられているので、トランジ
スタ61〜63のベースには、電圧信号EKR,EKG,E
KBがそのまま供給されることになる。[0071] The other terminal of resistor 54 to 56, the above-mentioned cathode current I KR, I KG, voltage signal E KR corresponding to I KB, E KG, is E KB is supplied. Here, the resistor 54-
Since a series circuit of 56 and capacitors 57 to 59 is provided for removing high frequency noise signals, voltage signals E KR , E KG , and E are provided at the bases of the transistors 61 to 63.
KB will be supplied as is.
【0072】トランジスタ61〜63はエミッタが共通
接続されたエミッタフォロワの構成とされているので、
供給される電圧信号EKR,EKG,EKBのうち、最大値を
有する電圧信号がエミッタ側に現れることになる。エミ
ッタ側に現れる信号を最大電圧信号S16という。上記し
たように、この最大電圧信号S16と基準電圧E5 とが比
較増幅回路64で比較され、その差が増幅されて出力信
号S10として加算回路141の一方の入力端子に供給さ
れる。この出力信号S10は、カソード電流IKR,IKG,
IKBに対応した電圧信号EKR,EKG,EKBのうち、最大
の電圧信号を選択しているので、実際には、電圧信号の
最大値を選択しているが、その意味で、単管最大電流検
出回路17という。Since the transistors 61 to 63 have an emitter follower configuration in which their emitters are commonly connected,
Among the supplied voltage signals E KR , E KG and E KB , the voltage signal having the maximum value appears on the emitter side. The signal that appears on the emitter side is called the maximum voltage signal S 16 . As described above, the maximum voltage signal S 16 and the reference voltage E 5 are compared by the comparison and amplification circuit 64, and the difference is amplified and supplied as the output signal S 10 to one input terminal of the adder circuit 141. The output signal S 10 is the cathode currents I KR , I KG ,
Since the maximum voltage signal is selected from the voltage signals E KR , E KG , and E KB corresponding to I KB , the maximum value of the voltage signal is actually selected. It is called a tube maximum current detection circuit 17.
【0073】加算回路141の他方の入力端子には、輝
度調整回路142から輝度調整信号S23が供給されてい
る。加算回路141の出力信号S24は、加算回路25の
他方の入力端子25に供給される。The brightness adjusting signal S 23 is supplied from the brightness adjusting circuit 142 to the other input terminal of the adding circuit 141. The output signal S 24 of the adder circuit 141 is supplied to the other input terminal 25 of the adder circuit 25.
【0074】加算回路25の出力信号は輝度検出信号S
17として原色再生・輝度補正回路10に供給される。The output signal of the adder circuit 25 is the brightness detection signal S.
It is supplied to the primary color reproduction / luminance correction circuit 10 as 17 .
【0075】次に上記実施例の動作について説明する。Next, the operation of the above embodiment will be described.
【0076】負荷切換回路106の端子118に供給さ
れるスイッチングパルスP2 は、図2に示すように、垂
直バックポーチ期間122のみでローレベルになる信号
である。The switching pulse P 2 supplied to the terminal 118 of the load switching circuit 106 is a signal which becomes a low level only in the vertical back porch period 122 as shown in FIG.
【0077】このローレベル期間に対応する垂直バック
ポーチ期間122では、CRT1〜3の画面上には、画
像が表示されていないので、カソード電流IKR,IKG,
IKBの値は、比較的に小さい値になっている。In the vertical back porch period 122 corresponding to this low level period, since no image is displayed on the screen of the CRTs 1 to 3, the cathode currents I KR , I KG ,
The value of I KB is a relatively small value.
【0078】そこで、この期間におけるカソード電流I
KR,IKG,IKBを合成した電圧信号を比較的に高い電圧
振幅値で得るため、負荷抵抗115のみが負荷抵抗とな
るように、垂直バックポーチ期間122では、トランジ
スタ117のベースにローレベルの信号を与えてオフ状
態にして、負荷を軽くしている。Therefore, the cathode current I in this period is
Since a voltage signal obtained by combining KR , I KG , and I KB is obtained with a relatively high voltage amplitude value, only the load resistor 115 serves as the load resistor, so that the base of the transistor 117 is at a low level during the vertical back porch period 122. The signal is given to turn it off to reduce the load.
【0079】したがって、この場合、垂直バックポーチ
期間122に得られる電圧信号S21は、ACO電圧信号
S21A として原色再生・輝度補正回路10で利用され
る。実際には、このバックポーチ期間122にのみ原色
再生・輝度補正回路10に電圧信号S21が取り込まれる
ようになっている。Therefore, in this case, the voltage signal S 21 obtained during the vertical back porch period 122 is used by the primary color reproduction / luminance correction circuit 10 as the ACO voltage signal S 21A . Actually, the voltage signal S 21 is taken into the primary color reproduction / luminance correction circuit 10 only during the back porch period 122.
【0080】原色再生・輝度補正回路10では、このA
CO電圧信号S21A に基づいてCRT1〜3の画面上映
像の比較的暗い部分でのホワイトバランス調整を自動的
に行う。In the primary color reproduction / luminance correction circuit 10, this A
Based on the CO voltage signal S 21A , white balance adjustment is automatically performed in a relatively dark portion of the image on the screen of the CRTs 1 to 3.
【0081】一方、スイッチングパルスP2 がハイレベ
ルのとき、すなわち、有効垂直走査期間121(CRT
1〜3の画面に画像が表示される期間)を含む期間15
0では、トランジスタ117がオン状態にされる。その
結果、電流加算回路105の負荷は、抵抗器115と抵
抗器116との並列合成抵抗値になり、いわゆる重くな
る。On the other hand, when the switching pulse P 2 is at the high level, that is, the effective vertical scanning period 121 (CRT
Period 15 including the period in which images are displayed on the screens 1 to 3)
At 0, the transistor 117 is turned on. As a result, the load of the current adding circuit 105 becomes a parallel combined resistance value of the resistors 115 and 116, which is so-called heavy.
【0082】このため、画像表示期間に対応して比較的
に値の大きいカソード電流IKR,I KG,IKBの合成電流
IK の値とその並列合成抵抗値との積の電圧が出力信号
S21(合成電圧信号S21B )として比較増幅回路56
の一方の入力端子に現れる。この場合、基準電圧源57
の基準電圧E4 の値を変更することなしに、比較増幅回
路56の出力信号S9 を合成電流IK に対応した電圧信
号として利用することができる。For this reason, the image display period is relatively long.
Cathode current I with a large valueKR, I KG, IKBSynthetic current of
IKIs the product of the value of and the parallel combined resistance value of the output signal
S21 (composite voltage signal S21B) As a comparison and amplification circuit 56
Appears on one of the input terminals. In this case, the reference voltage source 57
Reference voltage EFourComparison amplification times without changing the value of
Output signal S of path 569Synthetic current IKCorresponding voltage signal
It can be used as an issue.
【0083】結局、電流加算回路105と負荷切換回路
106とを設けたことで、ACO電流・合成電流検出回
路100が、従来の技術の項で、図5を参照して説明し
たカソード電流スイッチ回路7、合成電流検出回路16
およびACO電流検出回路21〜23とを兼用した回路
になり、回路構成が比較的に簡単になる。After all, by providing the current adding circuit 105 and the load switching circuit 106, the ACO current / combined current detection circuit 100 is the cathode current switch circuit described with reference to FIG. 7. Composite current detection circuit 16
And the ACO current detection circuits 21 to 23 are also used, and the circuit configuration is relatively simple.
【0084】再び図1において、カソード電流IKR,I
KG,IKBに比例した電圧EKR,EKG,EKBは、単管最大
電流検出回路17を構成するトランジスタ61〜63の
各ベースに供給される。この場合、電圧EKR,EKG,E
KBのうち、最大値を有する電圧が供給されているトラン
ジスタのみが能動状態になり、その他のトランジスタは
オフ状態になって、その能動状態になったトランジスタ
のエミッタに出力信号S16が現れる。Referring again to FIG. 1, the cathode currents I KR , I
Voltages E KR , E KG , and E KB proportional to KG and I KB are supplied to the bases of the transistors 61 to 63 that form the single tube maximum current detection circuit 17. In this case, the voltages E KR , E KG , E
Of the KB , only the transistor to which the voltage having the maximum value is supplied is in the active state, the other transistors are in the off state, and the output signal S 16 appears at the emitter of the transistor in the active state.
【0085】上記したように、この出力信号S16のう
ち、信号成分のみが比較増幅回路64から出力され出力
信号S10として加算回路141の一方の入力端子に供給
される。加算回路141では、この出力信号S10と輝度
調整回路142からの出力信号S23とが加算されて出力
信号S24として加算回路25の一方の入力端子に供給さ
れる。As described above, only the signal component of the output signal S 16 is output from the comparison and amplification circuit 64 and supplied as the output signal S 10 to one input terminal of the adder circuit 141. In the adder circuit 141, the output signal S 10 and the output signal S 23 from the brightness adjustment circuit 142 are added and supplied as an output signal S 24 to one input terminal of the adder circuit 25.
【0086】加算回路25では、この出力信号S24と出
力信号S9 とが合成されて輝度検出信号S17を形成して
原色再生・輝度補正回路10に供給する。In the adder circuit 25, the output signal S 24 and the output signal S 9 are combined to form a luminance detection signal S 17, which is supplied to the primary color reproduction / luminance correction circuit 10.
【0087】結局、この輝度検出信号S17は、ACO電
流・合成電流検出回路100から出力される出力信号S
9 と単管最大電流検出回路17から出力される出力信号
S10と輝度調整回路142から出力される出力信号S23
との合成信号になる。したがって、原色再生・輝度補正
回路10は、この合成信号である輝度検出信号S17に基
づき輝度の調整および輝度の制限を効果的に行うことが
できる。After all, the brightness detection signal S 17 is the output signal S output from the ACO current / combined current detection circuit 100.
9 , the output signal S 10 output from the single tube maximum current detection circuit 17, and the output signal S 23 output from the brightness adjustment circuit 142.
It becomes a synthetic signal of. Therefore, the primary color reproduction / luminance correction circuit 10 can effectively adjust the luminance and limit the luminance based on the luminance detection signal S 17 which is the combined signal.
【0088】このように上記の実施例によれば、各CR
T1〜3のカソード電流IKR,IKG,IKBを加算する電
流加算回路105と、この電流加算回路105の負荷
を、有効垂直走査期間121(CRT1〜3の画面に画
像が表示される期間)を含む期間150と、それ以外の
期間である垂直バックポーチ期間122とで切り換える
負荷切換回路106を有している。Thus, according to the above embodiment, each CR
The current addition circuit 105 for adding the cathode currents I KR , I KG , and I KB of T1 to T3 and the load of the current addition circuit 105 are used for the effective vertical scanning period 121 (the period in which an image is displayed on the screen of CRT1 to 3). ) Is included, and the load switching circuit 106 is switched between a vertical back porch period 122 which is the other period.
【0089】このため、この電流加算回路105と負荷
切換回路106とを含む回路が、従来の技術の項で示し
たACO電流検出回路21〜23(図5参照)および合
成電流検出回路16(図5参照)とを兼用できるACO
電流・合成電流検出回路100として一つの回路にまと
めることができるので、全体としての回路構成が比較的
に簡単になる。Therefore, the circuit including the current addition circuit 105 and the load switching circuit 106 is the same as the ACO current detection circuits 21 to 23 (see FIG. 5) and the combined current detection circuit 16 (see FIG. ACO that can also be used as
Since the current / combined current detection circuit 100 can be integrated into one circuit, the overall circuit configuration becomes relatively simple.
【0090】すなわち、電流加算回路105の出力信号
S21を自動カットオフ用の検出信号としてのACO電圧
信号S21A として使用することができ、さらに、合成電
圧信号S21B としても使用することができる。That is, the output signal S 21 of the current addition circuit 105 can be used as the ACO voltage signal S 21A as a detection signal for automatic cutoff, and can also be used as the combined voltage signal S 21B. ..
【0091】また、出力トランジスタ84〜86のコレ
クタから供給されるカソード電流I KR,IKG,IKBを1
つの電流加算回路105で加算するようにして、その電
流加算回路105の出力側の負荷を負荷切換回路106
で切り換えるようにしたので、従来の技術の項で説明し
た多数の高圧トランジスタを必要とするカソード電流ス
イッチ回路7(図5参照)が不要になる。Further, the output transistors 84 to 86
Cathode current I supplied from the KR, IKG, IKB1
The two current adding circuits 105 add the
The load on the output side of the flow addition circuit 105 is connected to the load switching circuit 106.
Since it was designed to be switched with
Cathode current switch that requires a large number of high voltage transistors
The switch circuit 7 (see FIG. 5) becomes unnecessary.
【0092】さらに、電流加算回路105の構成が、3
個のベース接地形トランジスタ111〜113の各エミ
ッタと出力トランジスタ84〜86のコレクタとの間に
抵抗器101〜103を挿入した構成になっているの
で、回路構成が比較的に簡単である。Furthermore, the configuration of the current adding circuit 105 is 3
Since the resistors 101 to 103 are inserted between the emitters of the individual grounded base transistors 111 to 113 and the collectors of the output transistors 84 to 86, the circuit configuration is relatively simple.
【0093】なお、電流加算回路105の構成として
は、ベース接地形トランジスタを用いることに代替して
ゲート接地形電界効果トランジスタを使用することもで
きる。演算増幅器ICを使用することもできる。As the configuration of the current addition circuit 105, a grounded-gate type field effect transistor can be used instead of the grounded-base type transistor. An operational amplifier IC can also be used.
【0094】さらにまた、図1例によれば、カソード電
流IKR,IKG,IKBに対応した電圧信号EKR,EKG,E
KBを、そのまま、各エミッタが共通接続されたトランジ
スタ61〜63のベースに供給するようにしているの
で、CRT1〜3のうち、いずれか1つのCRT1〜3
に過大電流が流れたのを検出した場合にそのCRT1〜
3のカソード電流を制限することができる。Furthermore, according to the example of FIG. 1, the voltage signals E KR , E KG and E corresponding to the cathode currents I KR , I KG and I KB are obtained.
Since KB is supplied as it is to the bases of the transistors 61 to 63 whose emitters are commonly connected, any one of the CRTs 1 to 3 among the CRTs 1 to 3 is used.
When it is detected that an excessive current flows into the
A cathode current of 3 can be limited.
【0095】さらにまた、図1例では、回路構成が比較
的に簡単になることから、回路を構成するための部品の
配置面積が小さくなって、実装面積・体積も小さくな
る。製造コストも低減できる。Furthermore, in the example of FIG. 1, since the circuit structure is relatively simple, the arrangement area of the components for forming the circuit is small, and the mounting area and volume are also small. Manufacturing costs can also be reduced.
【0096】図4は、本発明の他の実施例の要部構成を
示している。この場合、図4例は、図1例に示すACO
電流・合成電流検出回路100のうち、基準電圧源57
が接続された比較増幅回路56の回路部分を置換した部
分を示している。なお、図1例に対応するものには同一
の符号をつけてその詳細な説明を省略する。FIG. 4 shows the construction of the essential parts of another embodiment of the present invention. In this case, the example of FIG. 4 is the ACO shown in the example of FIG.
Of the current / combined current detection circuit 100, the reference voltage source 57
Shows a portion obtained by replacing the circuit portion of the comparison and amplification circuit 56 to which is connected. It should be noted that components corresponding to those in FIG. 1 are designated by the same reference numerals and detailed description thereof will be omitted.
【0097】図4例では、基準電圧源57が接続された
比較増幅回路56を有する回路が2組並列的に配され、
一方の組の入力側には、抵抗器151とコンデンサ15
2との第1の時定数回路156が挿入され、他方の組の
入力側には、抵抗器154とコンデンサ155との第2
の時定数回路157が挿入されている。In the example of FIG. 4, two sets of circuits having the comparison and amplification circuit 56 to which the reference voltage source 57 is connected are arranged in parallel,
A resistor 151 and a capacitor 15 are provided on the input side of one set.
2 is inserted into the first time constant circuit 156, and the second side of the resistor 154 and the capacitor 155 is inserted into the input side of the other set.
The time constant circuit 157 is inserted.
【0098】ここで、第1の時定数回路156の時定数
は、水平走査線2本分の時定数に選択され(水平走査線
1本分の時定数に選択してもよい)、第2の時定数回路
157の時定数は、1画面分の水平走査に対応する時定
数に選択されている。Here, the time constant of the first time constant circuit 156 is selected to be the time constant of two horizontal scanning lines (may be selected to the time constant of one horizontal scanning line), and the second time constant is selected. The time constant of the time constant circuit 157 is selected as a time constant corresponding to horizontal scanning for one screen.
【0099】このように時定数を選択した場合には、第
1の時定数回路156に接続される比較増幅回路56の
出力信号により、CRT1〜3の画面上で、隣り合う2
本の走査線に対応する、いわゆるピーク値を検出してカ
ソード電流を制限することが可能になる。また、第2の
時定数回路157に接続される比較増幅回路56の出力
信号により、CRT1〜3の画面上、全走査線に対応す
るカソード電流、いわゆる平均値を検出してカソード電
流を制限することが可能になる。なお、図4例において
も、図1例で説明したような全ての効果を備えている。When the time constant is selected in this way, two adjacent signals are displayed on the screens of the CRTs 1 to 3 by the output signal of the comparison amplification circuit 56 connected to the first time constant circuit 156.
It becomes possible to limit the cathode current by detecting a so-called peak value corresponding to one scanning line. Further, the cathode currents corresponding to all the scanning lines on the screens of the CRTs 1 to 3, so-called average values, are detected by the output signal of the comparison and amplification circuit 56 connected to the second time constant circuit 157 to limit the cathode currents. It will be possible. Note that the example of FIG. 4 also has all the effects described in the example of FIG.
【0100】また、本発明は上記の実施例に限らず本発
明の要旨を逸脱することなく種々の構成を採り得ること
はもちろんである。Further, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various configurations can be adopted without departing from the gist of the present invention.
【0101】[0101]
【発明の効果】以上説明したように、第1の本発明によ
れば、各CRTのカソード電流を加算する電流加算手段
と、この電流加算手段の負荷を切り換える負荷切換手段
とを有し、上記電流加算手段の負荷に現れる出力信号に
応じて上記各CRTのカソード電流を制限するようにし
ている。As described above, according to the first aspect of the present invention, the current adding means for adding the cathode current of each CRT and the load switching means for switching the load of the current adding means are provided. The cathode current of each CRT is limited according to the output signal appearing in the load of the current adding means.
【0102】このため、電流加算手段の出力信号を、自
動カットオフ用の検出信号としても使用でき、各CRT
のカソード電流の合成電流の検出信号としても使用でき
るので、カソード電流スイッチ回路が不要になるという
効果が得られる。Therefore, the output signal of the current adding means can be used as a detection signal for automatic cutoff, and each CRT can be used.
Since it can also be used as a detection signal of a combined current of the cathode current of, the effect that the cathode current switch circuit becomes unnecessary can be obtained.
【0103】第2の本発明によれば、上記電流加算手段
が、PNPトランジスタを有する3つのベース接地形ト
ランジスタ回路の各エミッタと上記カソード駆動用のト
ランジスタの各コレクタとの間にそれぞれ抵抗器が挿入
された回路を有している。According to the second aspect of the present invention, the current adding means includes resistors between the emitters of the three grounded base type transistor circuits having PNP transistors and the collectors of the cathode driving transistors. It has an inserted circuit.
【0104】このため、電流加算手段の回路構成が比較
的に簡単になるという効果が得られる。Therefore, it is possible to obtain the effect that the circuit configuration of the current adding means is relatively simple.
【0105】第3の本発明によれば、各CRTのカソー
ド電流を加算する電流加算手段と、この電流加算手段の
負荷を切り換える負荷切換手段と、上記電流加算手段の
入力側に現れる上記各CRTのカソード電流に対応した
電圧のうち、最大値となる電圧を検出する最大電圧値検
出手段とを有し、上記電流加算手段の負荷に現れる出力
信号および上記最大電圧値検出手段の出力信号に応じて
上記各CRTのカソード電流を制限するようにしてい
る。According to the third aspect of the present invention, the current adding means for adding the cathode current of each CRT, the load switching means for switching the load of the current adding means, and each of the CRTs appearing on the input side of the current adding means. A maximum voltage value detecting means for detecting a voltage having a maximum value among the voltages corresponding to the cathode currents of the above, and depending on the output signal appearing in the load of the current adding means and the output signal of the maximum voltage value detecting means. Therefore, the cathode current of each CRT is limited.
【0106】このため、電流加算手段の出力信号を、自
動カットオフ用の検出信号として使用でき、さらに、電
流加算手段の出力信号と最大電圧値検出手段の出力信号
とに応じて、各CRTのカソード電流の合成値を制限す
ることができるとともに各CRTに流れるカソード電流
値を個別に制限することができるという効果が得られ
る。さらに、カソード電流スイッチ回路が不要になると
いう効果が得られる。Therefore, the output signal of the current addition means can be used as a detection signal for automatic cutoff, and further, according to the output signal of the current addition means and the output signal of the maximum voltage value detection means, each CRT can be used. It is possible to obtain an effect that the combined value of the cathode currents can be limited and the cathode current value flowing in each CRT can be individually limited. Furthermore, the effect that the cathode current switch circuit becomes unnecessary is obtained.
【0107】第4の本発明によれば、各CRTのカソー
ド電流を加算する電流加算手段と、この電流加算手段の
出力側に接続されて、上記各CRTの画面上の少なくと
も1本の走査線に対応する期間が所定レベル以上の高輝
度になったときにのみ所定レベル以上の電圧信号を発生
する電圧信号発生手段とを備え、上記電圧信号発生手段
の出力信号に応じて上記各CRTのカソード電流を制限
するようにしている。According to the fourth aspect of the present invention, current adding means for adding the cathode current of each CRT and at least one scanning line on the screen of each CRT are connected to the output side of the current adding means. And a voltage signal generating means for generating a voltage signal of a predetermined level or higher only when the period corresponding to the above becomes high brightness of a predetermined level or higher, and the cathode of each CRT according to the output signal of the voltage signal generating means. I try to limit the current.
【0108】このため、CRTの画面上、いずれか1本
の走査線に対応するカソード電流が所定以上の電流にな
ったときに、そのカソード電流値を制限することができ
るという効果が得られる。Therefore, when the cathode current corresponding to any one of the scanning lines on the screen of the CRT exceeds a predetermined value, the cathode current value can be limited.
【0109】第5の本発明によれば、各CRTのカソー
ド電流を加算する電流加算手段と、この電流加算手段の
出力側に接続されて、上記各CRTの画面上の全走査線
に対応する期間が所定レベル以上の高輝度になったとき
にのみ所定レベル以上の電圧信号を発生する電圧信号発
生手段とを備え、上記電圧信号発生手段の出力信号に応
じて上記各CRTのカソード電流を制限するようにして
いる。According to the fifth aspect of the present invention, the current adding means for adding the cathode current of each CRT and the output side of this current adding means are connected to correspond to all the scanning lines on the screen of each CRT. A voltage signal generating means for generating a voltage signal of a predetermined level or higher only when the period becomes high brightness of a predetermined level or higher, and limits the cathode current of each CRT according to the output signal of the voltage signal generating means. I am trying to do it.
【0110】このため、CRTの画面上、全走査線に対
応するカソード電流が所定以上の電流になったとき、そ
のカソード電流値を制限することができるという効果が
得られる。Therefore, when the cathode currents corresponding to all the scanning lines on the screen of the CRT exceed a predetermined value, the cathode current value can be limited.
【図1】本発明による輝度制限回路の一実施例の構成を
示す回路図である。FIG. 1 is a circuit diagram showing a configuration of an embodiment of a brightness limiting circuit according to the present invention.
【図2】図1例、図5例の動作説明に供される波形図で
ある。FIG. 2 is a waveform diagram provided for explaining the operation of the example of FIGS. 1 and 5.
【図3】図1例の輝度制限回路が適用されたCRT方式
投写形表示装置の構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of a CRT system projection display device to which the luminance limiting circuit of the example of FIG. 1 is applied.
【図4】本発明による輝度制限回路の他の実施例の要部
の構成を示す回路図である。FIG. 4 is a circuit diagram showing a configuration of a main part of another embodiment of the brightness limiting circuit according to the present invention.
【図5】従来の技術による輝度制限回路の構成を示す回
路図である。FIG. 5 is a circuit diagram showing a configuration of a brightness limiting circuit according to a conventional technique.
1〜3 CRT 4〜6 カソード 17 単管最大電流検出回路 84〜86 出力トランジスタ 100 ACO電流・合成電流検出回路 101〜103 抵抗器 105 電流加算回路 106 負荷切換回路 111〜113 トランジスタ IKR,IKG,IKB カソード電流1-3 CRT 4-6 Cathode 17 Single tube maximum current detection circuit 84-86 Output transistor 100 ACO current / composite current detection circuit 101-103 Resistor 105 Current addition circuit 106 Load switching circuit 111-113 Transistor I KR , I KG , I KB cathode current
Claims (5)
ード駆動用のトランジスタのコレクタ電流を検出するこ
とで、上記各CRTのカソード電流を検出する輝度制限
回路において、 上記各CRTのカソード電流を加算する電流加算手段
と、 この電流加算手段の負荷を切り換える負荷切換手段とを
有し、 上記電流加算手段の負荷に現れる出力信号に応じて上記
各CRTのカソード電流を制限するようにしたことを特
徴とする輝度制限回路。1. A brightness limiting circuit for detecting the cathode current of each CRT by detecting the collector current of a transistor for driving the cathode of each CRT of a three-tube projection display device. And a load switching means for switching the load of the current adding means, and limits the cathode current of each CRT according to the output signal appearing in the load of the current adding means. A brightness limiting circuit characterized by.
タを有する3つのベース接地形トランジスタ回路の各エ
ミッタと上記カソード駆動用のトランジスタの各コレク
タとの間にそれぞれ抵抗器が挿入された回路を有するこ
とを特徴とする請求項1に記載の輝度制限回路。2. The current adding means has a circuit in which a resistor is inserted between each emitter of the three grounded base type transistor circuits having PNP transistors and each collector of the cathode driving transistor. The brightness limiting circuit according to claim 1, wherein:
ード駆動用のトランジスタのコレクタ電流を検出するこ
とで、上記各CRTのカソード電流を検出する輝度制限
回路において、 上記各CRTのカソード電流を加算する電流加算手段
と、 この電流加算手段の負荷を切り換える負荷切換手段と、 上記電流加算手段の入力側に現れる上記各CRTのカソ
ード電流に対応した電圧のうち、最大値となる電圧を検
出する最大電圧値検出手段とを有し、 上記電流加算手段の負荷に現れる出力信号および上記最
大電圧値検出手段の出力信号に応じて上記各CRTのカ
ソード電流を制限するようにしたことを特徴とする輝度
制限回路。3. A brightness limiting circuit for detecting the cathode current of each of the CRTs of a three-tube projection display device by detecting the collector current of a transistor for driving the cathode of each of the CRTs. Among the voltages corresponding to the cathode currents of the respective CRTs appearing on the input side of the current adding means, the voltage having the maximum value is detected. And a maximum voltage value detecting means for controlling the cathode current of each CRT according to the output signal appearing in the load of the current adding means and the output signal of the maximum voltage value detecting means. Brightness limiting circuit.
ード駆動用のトランジスタのコレクタ電流を検出するこ
とで、上記各CRTのカソード電流を検出する輝度制限
回路において、 上記各CRTのカソード電流を加算する電流加算手段
と、 この電流加算手段の出力側に接続されて、上記各CRT
の画面上の少なくとも1本の走査線に対応する期間が所
定レベル以上の高輝度になったときにのみ所定レベル以
上の電圧信号を発生する電圧信号発生手段とを備え、 上記電圧信号発生手段の出力信号に応じて上記各CRT
のカソード電流を制限するようにしたことを特徴とする
輝度制限回路。4. A brightness limiting circuit for detecting the cathode current of each of the CRTs of a three-tube projection display device by detecting the collector current of a transistor for driving the cathode of each of the CRTs. And a current adding means for adding the
Of the voltage signal generating means for generating a voltage signal of a predetermined level or higher only when the period corresponding to at least one scanning line on the screen becomes high brightness of a predetermined level or higher. Each of the above CRTs according to the output signal
A brightness limiting circuit characterized in that the cathode current of the device is limited.
ード駆動用のトランジスタのコレクタ電流を検出するこ
とで、上記各CRTのカソード電流を検出する輝度制限
回路において、 上記各CRTのカソード電流を加算する電流加算手段
と、 この電流加算手段の出力側に接続されて、上記各CRT
の画面上の全走査線に対応する期間が所定レベル以上の
高輝度になったときにのみ所定レベル以上の電圧信号を
発生する電圧信号発生手段とを備え、 上記電圧信号発生手段の出力信号に応じて上記各CRT
のカソード電流を制限するようにしたことを特徴とする
輝度制限回路。5. A brightness limiting circuit that detects the cathode current of each CRT by detecting the collector current of the cathode driving transistor of each CRT of the three-tube projection display device. And a current adding means for adding the
A voltage signal generating means for generating a voltage signal of a predetermined level or higher only when the period corresponding to all the scanning lines on the screen becomes high brightness of a predetermined level or higher, and the output signal of the voltage signal generating means is According to the above CRT
A brightness limiting circuit characterized by limiting the cathode current of the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150901A JPH05344455A (en) | 1992-06-10 | 1992-06-10 | Brightness limiting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4150901A JPH05344455A (en) | 1992-06-10 | 1992-06-10 | Brightness limiting circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344455A true JPH05344455A (en) | 1993-12-24 |
Family
ID=15506863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4150901A Pending JPH05344455A (en) | 1992-06-10 | 1992-06-10 | Brightness limiting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344455A (en) |
-
1992
- 1992-06-10 JP JP4150901A patent/JPH05344455A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0414183A2 (en) | A dynamic video system including automatic contrast and white-stretch processing sections | |
| JP3312256B2 (en) | Television equipment | |
| JPS581869B2 (en) | Shingoushiyorisouchi | |
| EP0041554B1 (en) | Automatic peak beam current leveler system | |
| US3971067A (en) | Automatic beam current limiter | |
| US4622589A (en) | Television receiver on-screen character display | |
| US4584596A (en) | Television receiver alignment system | |
| JP2696728B2 (en) | Video signal processing device and method for controlling the device | |
| JPH05344455A (en) | Brightness limiting circuit | |
| CN1160943C (en) | Television equipment with auxiliary picture tube blanking and spot protection circuits | |
| JP3237207B2 (en) | Color video display device and video signal processing circuit | |
| CN1041783C (en) | Television system having ultrablack video signal klanking level for on-screen character display | |
| US5526059A (en) | White balance correction circuit of a color image receiving tube | |
| JP2002135618A (en) | Display device | |
| KR100345435B1 (en) | Picture display apparatus with beam scan velocity modulation | |
| JP3707864B2 (en) | White balance correction device for video projector | |
| JPH06189332A (en) | White balance correction device | |
| JP2583974B2 (en) | Video output circuit with white balance correction circuit | |
| JPH0535194A (en) | Automatic brightness limiting circuit | |
| JP2644899B2 (en) | Automatic white balance adjustment circuit and device using the same | |
| CA1214859A (en) | Television receiver alignment system | |
| JP2633291B2 (en) | Blanking circuit | |
| KR800000936B1 (en) | Auto Beam Current Limiter | |
| KR0136508Y1 (en) | Black level control circuit of television | |
| JPH0126235B2 (en) |