JPH0534679A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0534679A JPH0534679A JP18876691A JP18876691A JPH0534679A JP H0534679 A JPH0534679 A JP H0534679A JP 18876691 A JP18876691 A JP 18876691A JP 18876691 A JP18876691 A JP 18876691A JP H0534679 A JPH0534679 A JP H0534679A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- liquid crystal
- substrate
- pixel electrode
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置のブラックマスク部の開口率を
大として一画素当たりの面積の増大化をはかり、信号線
電界の影響を抑制して画質の向上をはかる。 【構成】 相対向する第１の基板１および第２の基板２
と、これら基板１及び２間に充填された液晶層３と、第
１の基板１上にマトリクス状に配列されてなる画素電極
５１と、この画素電極５１に接続された薄膜トランジス
タＴＦＴとからなる液晶表示装置であって、画素電極５
１の周囲部に画素電極５１と電気的に接続されてかつ光
を透過させない金属層１４と、第２の基板２の液晶層３
を充填する側に三原色フィルタ部４２及びこれらフィル
タ部４２の境界に設けられたブラックマスク部４１とを
有するカラーフィルタ層４０を設ける。
大として一画素当たりの面積の増大化をはかり、信号線
電界の影響を抑制して画質の向上をはかる。 【構成】 相対向する第１の基板１および第２の基板２
と、これら基板１及び２間に充填された液晶層３と、第
１の基板１上にマトリクス状に配列されてなる画素電極
５１と、この画素電極５１に接続された薄膜トランジス
タＴＦＴとからなる液晶表示装置であって、画素電極５
１の周囲部に画素電極５１と電気的に接続されてかつ光
を透過させない金属層１４と、第２の基板２の液晶層３
を充填する側に三原色フィルタ部４２及びこれらフィル
タ部４２の境界に設けられたブラックマスク部４１とを
有するカラーフィルタ層４０を設ける。
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置、特にアク
ティブマトリクス液晶表示装置に係わる。
ティブマトリクス液晶表示装置に係わる。
【０００２】
【従来の技術】アクティブマトリクス液晶表示装置は、
図４にその一部の等価回路図を示すように、マトリクス
状に配列されたスイッチング素子６１によってそれぞれ
の液晶画素６２を駆動するようになされる。
図４にその一部の等価回路図を示すように、マトリクス
状に配列されたスイッチング素子６１によってそれぞれ
の液晶画素６２を駆動するようになされる。
【０００３】図４において、６３はその垂直走査回路、
６４は映像信号サンプルホールド回路を示す。
６４は映像信号サンプルホールド回路を示す。
【０００４】この構成において、順次スイッチング素子
６１をオンして、液晶画素６２に電位を書き込んだ後
は、その電位を所定期間保持する必要があるが、実際上
スイッチング素子６１としてのトランジスタはオフ時に
もリーク電流が存在することから、これを補償する付加
容量Ｃｓが各画素毎に設けられる。
６１をオンして、液晶画素６２に電位を書き込んだ後
は、その電位を所定期間保持する必要があるが、実際上
スイッチング素子６１としてのトランジスタはオフ時に
もリーク電流が存在することから、これを補償する付加
容量Ｃｓが各画素毎に設けられる。
【０００５】このようなアクティブマトリクス液晶表示
装置は、各画素間のクロストークの問題が改善され、精
細な画像表示を行うことができることからその普及が目
ざましい。
装置は、各画素間のクロストークの問題が改善され、精
細な画像表示を行うことができることからその普及が目
ざましい。
【０００６】この種の液晶表示装置は、一般に透過型を
採る場合は透明の第１及び第２の基板間に液晶層が充填
されて構成される。そして一方の例えば第１の基板に上
述のスイッチング素子６１が構成されて、他方の第２の
基板上に三原色フィルタ部を設けると共に、各液晶画素
６２を区画するブラックマスク部を設ける構成を採る。
採る場合は透明の第１及び第２の基板間に液晶層が充填
されて構成される。そして一方の例えば第１の基板に上
述のスイッチング素子６１が構成されて、他方の第２の
基板上に三原色フィルタ部を設けると共に、各液晶画素
６２を区画するブラックマスク部を設ける構成を採る。
【０００７】このような液晶表示装置の一例の要部の略
線的拡大平面図を図５に示す。図５において１２はＡｌ
等より成る配線層で、図４における映像信号サンプルホ
ールド回路からの信号線となり、４は図４におけるスイ
ッチング素子６１としての薄膜トランジスタＴＦＴを構
成する半導体層で、この半導体層４に所要の不純物注入
等により低抵抗化がなされてソース／ドレイン（Ｓ／
Ｄ）領域５及び６、チャネル形成領域７が形成される。
そしてこれらＳ／Ｄ領域５及び６、チャネル形成領域７
上に絶縁層を介してゲート電極９が例えば配線層１２と
直交する方向に延長して被着形成される。このゲート電
極９は、図４において垂直走査回路６３からのスイッチ
ング素子６１への配線となる。
線的拡大平面図を図５に示す。図５において１２はＡｌ
等より成る配線層で、図４における映像信号サンプルホ
ールド回路からの信号線となり、４は図４におけるスイ
ッチング素子６１としての薄膜トランジスタＴＦＴを構
成する半導体層で、この半導体層４に所要の不純物注入
等により低抵抗化がなされてソース／ドレイン（Ｓ／
Ｄ）領域５及び６、チャネル形成領域７が形成される。
そしてこれらＳ／Ｄ領域５及び６、チャネル形成領域７
上に絶縁層を介してゲート電極９が例えば配線層１２と
直交する方向に延長して被着形成される。このゲート電
極９は、図４において垂直走査回路６３からのスイッチ
ング素子６１への配線となる。
【０００８】一方この半導体層４の延長部には付加容量
Ｃｓが形成され、例えばこの半導体層４の一部が低抵抗
化されて第１の電極２１が形成され、図示しないが誘電
体層を介してこれの上に上述のゲート電極９と同一の構
成層によって第２の電極２３が被着される。この第２の
電極２３は、例えばゲート電極９と同様に配線層１２と
直交する方向に延長されて例えば接地線とされる。
Ｃｓが形成され、例えばこの半導体層４の一部が低抵抗
化されて第１の電極２１が形成され、図示しないが誘電
体層を介してこれの上に上述のゲート電極９と同一の構
成層によって第２の電極２３が被着される。この第２の
電極２３は、例えばゲート電極９と同様に配線層１２と
直交する方向に延長されて例えば接地線とされる。
【０００９】そして、これら薄膜トランジスタＴＦＴの
ゲート電極９、付加容量Ｃｓ上の配線層１２、第２の電
極２３とにより囲まれた領域に画像を表示するように、
破線Ｉでその輪郭を示すＩＴＯ（Ｉｎ，Ｓｎの混合酸化
物）等の透明導電層より成る画素電極５１が被着形成さ
れる。
ゲート電極９、付加容量Ｃｓ上の配線層１２、第２の電
極２３とにより囲まれた領域に画像を表示するように、
破線Ｉでその輪郭を示すＩＴＯ（Ｉｎ，Ｓｎの混合酸化
物）等の透明導電層より成る画素電極５１が被着形成さ
れる。
【００１０】上述の各素子は一方の基板例えば第１の基
板（図示せず）上に構成されるが、これと相対向する他
方の例えば第２の基板（図示せず）上には、ブラックマ
スク部４１が上述の各素子等の不要部分を遮光するため
に設けられる。
板（図示せず）上に構成されるが、これと相対向する他
方の例えば第２の基板（図示せず）上には、ブラックマ
スク部４１が上述の各素子等の不要部分を遮光するため
に設けられる。
【００１１】即ち、液晶層はこれに印加される電位差に
よって反応するため、例えば無電圧で透明ないわゆるノ
ーマリホワイトの状態では、第１の基板側の画素電極５
１が設けられない部分は光抜けが生じてコントラストが
とれなくなる。また画素電極５１を設ける部分において
も、例えば付加容量Ｃｓ等によって光が部分的に遮断さ
れ、むらが生じてしまう。このため上述したように、こ
れに対向する第２の基板２側にブラックマスク部４１を
設けて、この部分の光を遮断して、上述の図４における
液晶画素６２が明確な輪郭をもって構成されるようにな
す。
よって反応するため、例えば無電圧で透明ないわゆるノ
ーマリホワイトの状態では、第１の基板側の画素電極５
１が設けられない部分は光抜けが生じてコントラストが
とれなくなる。また画素電極５１を設ける部分において
も、例えば付加容量Ｃｓ等によって光が部分的に遮断さ
れ、むらが生じてしまう。このため上述したように、こ
れに対向する第２の基板２側にブラックマスク部４１を
設けて、この部分の光を遮断して、上述の図４における
液晶画素６２が明確な輪郭をもって構成されるようにな
す。
【００１２】４１Ｃはこのブラックマスク部の開口部
で、位置合せ裕度を考慮して、画素電極５１の外縁部よ
り内側にその開口内縁が位置するように設けられる。こ
の場合、付加容量Ｃｓ上においては、第２の電極２３と
画素電極５１との平面上の距離ｄ1 を２μｍ程度とし、
また配線層１２と画素電極５１との平面上の距離ｄ2 を
後述する理由により５μｍ程度としている。
で、位置合せ裕度を考慮して、画素電極５１の外縁部よ
り内側にその開口内縁が位置するように設けられる。こ
の場合、付加容量Ｃｓ上においては、第２の電極２３と
画素電極５１との平面上の距離ｄ1 を２μｍ程度とし、
また配線層１２と画素電極５１との平面上の距離ｄ2 を
後述する理由により５μｍ程度としている。
【００１３】図５におけるＡ−Ａ線上の、即ち薄膜トラ
ンジスタＴＦＴ及び付加容量Ｃｓを構成する部分の略線
的拡大断面図を図６に示す。
ンジスタＴＦＴ及び付加容量Ｃｓを構成する部分の略線
的拡大断面図を図６に示す。
【００１４】図６において１は一方の基板例えば第１の
基板で、その内面には半導体層４が形成され、この半導
体層４には、各画素のスイッチング素子６１となる薄膜
トランジスタＴＦＴを構成するＳ／Ｄ領域５及び６と、
これら間にチャネル形成領域７が形成される。また半導
体層４のチャネル形成領域７上には、ＳｉＯ2 ，Ｓｉ 3
Ｎ4 等より成るゲート絶縁層８が形成され、これの上に
例えば半導体層より成るゲート電極９が被着形成され
る。
基板で、その内面には半導体層４が形成され、この半導
体層４には、各画素のスイッチング素子６１となる薄膜
トランジスタＴＦＴを構成するＳ／Ｄ領域５及び６と、
これら間にチャネル形成領域７が形成される。また半導
体層４のチャネル形成領域７上には、ＳｉＯ2 ，Ｓｉ 3
Ｎ4 等より成るゲート絶縁層８が形成され、これの上に
例えば半導体層より成るゲート電極９が被着形成され
る。
【００１５】一方基板１上の他部にはＴＦＴ薄膜トラン
ジスタの製造と同時にこれと同一工程をもって付加容量
Ｃｓが形成される。すなわち、この付加容量Ｃｓは基板
１上に形成した半導体層４の一部に低比抵抗領域を形成
し、これを付加容量Ｃｓを構成する一方の第１電極２１
とし、薄膜トランジスタＴＦＴのゲート絶縁層８を付加
容量Ｃｓを構成する誘電体層２３として構成し、この誘
電体層２３の上に、付加容量Ｃｓを構成する第２の電極
２２をゲート電極９と同一の工程で形成される。
ジスタの製造と同時にこれと同一工程をもって付加容量
Ｃｓが形成される。すなわち、この付加容量Ｃｓは基板
１上に形成した半導体層４の一部に低比抵抗領域を形成
し、これを付加容量Ｃｓを構成する一方の第１電極２１
とし、薄膜トランジスタＴＦＴのゲート絶縁層８を付加
容量Ｃｓを構成する誘電体層２３として構成し、この誘
電体層２３の上に、付加容量Ｃｓを構成する第２の電極
２２をゲート電極９と同一の工程で形成される。
【００１６】そしてこれら薄膜トランジスタＴＦＴと、
付加容量Ｃｓの上を覆うように例えばＰＳＧ（リンシリ
ケートガラス）より成る層間絶縁層１１が被着され、所
要部分に開口部１２Ｃが薄膜トランジスタＴＦＴの一方
のＳ／Ｄ領域５に達するように穿設され、この開口部１
２Ｃ内を埋込むようにＡｌ等より成る配線層１２が図４
において説明した映像信号サンプルホールド回路からの
信号線として被着形成される。
付加容量Ｃｓの上を覆うように例えばＰＳＧ（リンシリ
ケートガラス）より成る層間絶縁層１１が被着され、所
要部分に開口部１２Ｃが薄膜トランジスタＴＦＴの一方
のＳ／Ｄ領域５に達するように穿設され、この開口部１
２Ｃ内を埋込むようにＡｌ等より成る配線層１２が図４
において説明した映像信号サンプルホールド回路からの
信号線として被着形成される。
【００１７】そしてこの上に全面的にＰＳＧ等より成る
層間絶縁層１３が被着され、この絶縁層１３及び１１に
わたって薄膜トランジスタＴＦＴの他方のＳ／Ｄ領域６
に達するように開口部５１Ｃが穿設される。そしてこの
開口部５１Ｃ内を埋込むようにＩＴＯ等の透明導電層よ
り成る画素電極５１が被着されてパターニングされる。
層間絶縁層１３が被着され、この絶縁層１３及び１１に
わたって薄膜トランジスタＴＦＴの他方のＳ／Ｄ領域６
に達するように開口部５１Ｃが穿設される。そしてこの
開口部５１Ｃ内を埋込むようにＩＴＯ等の透明導電層よ
り成る画素電極５１が被着されてパターニングされる。
【００１８】そして例えば薄膜トランジスタＴＦＴの上
部を覆うように、半導体層４の膜質を向上するためのＳ
ｉＮ等より成る絶縁層１５を被着し、この絶縁層１５、
画素電極５１上を覆って全面的にポリイミド等よりなる
配向層１６が被着されて第１の基板１が構成される。
部を覆うように、半導体層４の膜質を向上するためのＳ
ｉＮ等より成る絶縁層１５を被着し、この絶縁層１５、
画素電極５１上を覆って全面的にポリイミド等よりなる
配向層１６が被着されて第１の基板１が構成される。
【００１９】一方第２の基板２上には、ブラックマスク
部４１が所要のパターンに被着形成され、このブラック
マスク部４１上に三原色フィルタ部４２がパターニング
されてカラーフィルタ層４０が構成され、これらの上を
覆うように全面的にＰＳＧ等より成る絶縁層４３、ＩＴ
Ｏ等よりなる透明電極５２、ポリイミド等より成る配向
層４４が被着されて第２の基板２が構成される。４１Ｃ
はブラックマスク部４１の開口部、３は第１及び第２の
基板１及び２間に充填される液晶層である。
部４１が所要のパターンに被着形成され、このブラック
マスク部４１上に三原色フィルタ部４２がパターニング
されてカラーフィルタ層４０が構成され、これらの上を
覆うように全面的にＰＳＧ等より成る絶縁層４３、ＩＴ
Ｏ等よりなる透明電極５２、ポリイミド等より成る配向
層４４が被着されて第２の基板２が構成される。４１Ｃ
はブラックマスク部４１の開口部、３は第１及び第２の
基板１及び２間に充填される液晶層である。
【００２０】また図５においてＢ−Ｂ線上の略線的拡大
断面図を図７に示す。図７において、図６に対応する部
分には同一符号を付して説明する。この場合第１の基板
１上にはＡｌ等より成る配線層１２が形成され、これを
覆うようにＰＳＧ等の層間絶縁層１３を介してＩＴＯ等
より成る画素電極５１がパターニングされて成り、更に
この上にポリイミド等より成る配向層１６が被着され
る。
断面図を図７に示す。図７において、図６に対応する部
分には同一符号を付して説明する。この場合第１の基板
１上にはＡｌ等より成る配線層１２が形成され、これを
覆うようにＰＳＧ等の層間絶縁層１３を介してＩＴＯ等
より成る画素電極５１がパターニングされて成り、更に
この上にポリイミド等より成る配向層１６が被着され
る。
【００２１】他方の第２の基板２上には、ブラックマス
ク部４１が所要のパターンに被着され、これに一部重ね
合わせるように三原色フィルタ部４２が設けられてカラ
ーフィルタ層４０が構成されて成る。そしてこのカラー
フィルタ層４０上を覆って全面的にＰＳＧ等より成る絶
縁層４３が被着され、ＩＴＯ等より成る透明電極５２が
被着され、ポリイミド等より成る配向層４４が被着され
て第２の基板２が構成される。
ク部４１が所要のパターンに被着され、これに一部重ね
合わせるように三原色フィルタ部４２が設けられてカラ
ーフィルタ層４０が構成されて成る。そしてこのカラー
フィルタ層４０上を覆って全面的にＰＳＧ等より成る絶
縁層４３が被着され、ＩＴＯ等より成る透明電極５２が
被着され、ポリイミド等より成る配向層４４が被着され
て第２の基板２が構成される。
【００２２】この場合、画素電極５１と配線層１２とを
確実に電気的に分離するために距離ｄAIを２μｍ以上と
する必要があり、更に上述したように、ブラックマスク
部４１によって確実に漏れ光を遮断するために、第１の
基板１上の画素電極５１とブラックマスク部４１との合
せ裕度を考慮して、ブラックマスク部４１の開口４１Ｃ
を設定する必要がある。即ちこの場合、各基板１及び２
の合せ裕度として１．５μｍ、ブラックマスク部４１自
体の位置合せ裕度として１μｍ、更に第１の基板１側で
の配線層１２と画素電極５１との位置合せ裕度として
０．５μｍの間隔がそれぞれ必要となり、これらを合わ
せて画素電極５１の端部とブラックマスク部４１の開口
端との平面上の距離ｄIBは３μｍ程度となる。即ち上述
の電気的分離のための間隔と合わせて、結果的にこの配
線層１２と画素電極５１との間隔ｄ 2 は、前述したよう
に５μｍ程度をとることが必要となる。
確実に電気的に分離するために距離ｄAIを２μｍ以上と
する必要があり、更に上述したように、ブラックマスク
部４１によって確実に漏れ光を遮断するために、第１の
基板１上の画素電極５１とブラックマスク部４１との合
せ裕度を考慮して、ブラックマスク部４１の開口４１Ｃ
を設定する必要がある。即ちこの場合、各基板１及び２
の合せ裕度として１．５μｍ、ブラックマスク部４１自
体の位置合せ裕度として１μｍ、更に第１の基板１側で
の配線層１２と画素電極５１との位置合せ裕度として
０．５μｍの間隔がそれぞれ必要となり、これらを合わ
せて画素電極５１の端部とブラックマスク部４１の開口
端との平面上の距離ｄIBは３μｍ程度となる。即ち上述
の電気的分離のための間隔と合わせて、結果的にこの配
線層１２と画素電極５１との間隔ｄ 2 は、前述したよう
に５μｍ程度をとることが必要となる。
【００２３】このため現在のブラックマスク部４１の全
面積に対する開口率は３５％以下程度となっており、こ
の開口率の増大化が望まれている。特に高精細即ち小画
素のディスプレイを作製する場合には、一画素あたりの
面積が小であるため、画面の明るさが損なわれるので、
より開口率の増大化が望まれている。
面積に対する開口率は３５％以下程度となっており、こ
の開口率の増大化が望まれている。特に高精細即ち小画
素のディスプレイを作製する場合には、一画素あたりの
面積が小であるため、画面の明るさが損なわれるので、
より開口率の増大化が望まれている。
【００２４】またこのようなアクティブマトリクス型の
液晶表示装置においては、信号線となる配線層１２から
の電界による画像の乱れ、即ちこの部分における信号電
界が、画素電極５１の保持する電界に影響を及ぼして、
開口部４１Ｃ内即ち画像領域内の液晶層３の配向に乱れ
を生じさせ、画質を低下させるという問題があった。
液晶表示装置においては、信号線となる配線層１２から
の電界による画像の乱れ、即ちこの部分における信号電
界が、画素電極５１の保持する電界に影響を及ぼして、
開口部４１Ｃ内即ち画像領域内の液晶層３の配向に乱れ
を生じさせ、画質を低下させるという問題があった。
【００２５】一方上述したような開口率の増加をはかる
ために、「月刊Semiconductor World(セミコンダクター
・ワールド) 」1991年 7月号第 179頁〜第 182頁におい
て、遮光層を薄膜トランジスタＴＦＴを設ける基板側に
形成する構造が提案されている。この例においては、基
板上に直接的に遮光層を設け、これの上に薄膜トランジ
スタを形成した後画素電極を被着形成する構成を採って
いる。しかしながらこの場合は、上述したような配線層
１２の信号電界による液晶層３の配向の乱れによる画質
の低下については考慮されていない。
ために、「月刊Semiconductor World(セミコンダクター
・ワールド) 」1991年 7月号第 179頁〜第 182頁におい
て、遮光層を薄膜トランジスタＴＦＴを設ける基板側に
形成する構造が提案されている。この例においては、基
板上に直接的に遮光層を設け、これの上に薄膜トランジ
スタを形成した後画素電極を被着形成する構成を採って
いる。しかしながらこの場合は、上述したような配線層
１２の信号電界による液晶層３の配向の乱れによる画質
の低下については考慮されていない。
【００２６】
【発明が解決しようとする課題】本発明は、上述したよ
うに液晶表示装置のブラックマスク部の開口率を大とし
て一画素当たりの面積の増大化をはかると共に、配線層
の電界による液晶層の配向の乱れを抑制して、画質の向
上をはかる。
うに液晶表示装置のブラックマスク部の開口率を大とし
て一画素当たりの面積の増大化をはかると共に、配線層
の電界による液晶層の配向の乱れを抑制して、画質の向
上をはかる。
【００２７】
【課題を解決するための手段】本発明による液晶表示装
置の一例の要部の略線的拡大平面図を図１に示す。本発
明は図１に示すように、相対向する第１の基板および第
２の基板と、これら基板間に充填された液晶層と、第１
の基板上にマトリクス状に配列されてなる画素電極５１
と、この画素電極５１に接続された薄膜トランジスタＴ
ＦＴとからなる液晶表示装置であって、画素電極５１の
周囲部にこの画素電極５１と電気的に接続されてかつ光
を透過させない金属層１４と、第２の基板の液晶層を充
填する側に三原色フィルタ部及びこれらフィルタ部の境
界に設けられたブラックマスク部とを有するカラーフィ
ルタ層を設ける。
置の一例の要部の略線的拡大平面図を図１に示す。本発
明は図１に示すように、相対向する第１の基板および第
２の基板と、これら基板間に充填された液晶層と、第１
の基板上にマトリクス状に配列されてなる画素電極５１
と、この画素電極５１に接続された薄膜トランジスタＴ
ＦＴとからなる液晶表示装置であって、画素電極５１の
周囲部にこの画素電極５１と電気的に接続されてかつ光
を透過させない金属層１４と、第２の基板の液晶層を充
填する側に三原色フィルタ部及びこれらフィルタ部の境
界に設けられたブラックマスク部とを有するカラーフィ
ルタ層を設ける。
【００２８】
【作用】上述したように、本発明液晶表示装置において
は、この第１の基板１上の画素電極５１の周囲部に光を
透過させない金属層１４を設けるものであるが、このよ
うに第１の基板１側に光をマスクする金属層１４を設け
ることによって、画素電極５１が設けられない領域、即
ち光を遮断すべき部分に対して、同一基板上においてマ
スク層の位置合せを行うことができるため、その位置合
せ裕度を低減化することができる。
は、この第１の基板１上の画素電極５１の周囲部に光を
透過させない金属層１４を設けるものであるが、このよ
うに第１の基板１側に光をマスクする金属層１４を設け
ることによって、画素電極５１が設けられない領域、即
ち光を遮断すべき部分に対して、同一基板上においてマ
スク層の位置合せを行うことができるため、その位置合
せ裕度を低減化することができる。
【００２９】従って、このブラックマスク部４１の開口
率を大とすることができて、液晶表示装置の明るさの向
上をはかることができる。
率を大とすることができて、液晶表示装置の明るさの向
上をはかることができる。
【００３０】また本発明においてはこの金属層１４を画
素電極５１に電気的に接続する構成を採るものである
が、このような構成とすることによって、画素領域全体
の画質を向上することができた。このことについて説明
する。
素電極５１に電気的に接続する構成を採るものである
が、このような構成とすることによって、画素領域全体
の画質を向上することができた。このことについて説明
する。
【００３１】即ち画素電極５１が設けられない部分にお
いては、従来の装置においては信号線となる配線層１２
に印加される信号電界によって、この配線層１２近傍の
液晶層３が影響を受けて、画素領域に乱れを生じる場合
がある。しかしながら、本発明構成によれば、この配線
層１２の電界をこの画素電極５１と電気的に接続された
金属層１４の電界によって弱められることと、この金属
層１４自体によって周辺の液晶層３を配向させることが
できるという利点を有する。
いては、従来の装置においては信号線となる配線層１２
に印加される信号電界によって、この配線層１２近傍の
液晶層３が影響を受けて、画素領域に乱れを生じる場合
がある。しかしながら、本発明構成によれば、この配線
層１２の電界をこの画素電極５１と電気的に接続された
金属層１４の電界によって弱められることと、この金属
層１４自体によって周辺の液晶層３を配向させることが
できるという利点を有する。
【００３２】従ってこの金属層１４を設けることによっ
て、この画素電極５１が設けられない部分を遮光すると
共に、配線層１２による電界による液晶層３の乱れを抑
制し、更に画素領域周縁部の液晶層３を確実に画素電極
５１の電位をもって配向させることができ、この周縁部
の乱れを回避することができる。これにより、画質の向
上をはかることができる。
て、この画素電極５１が設けられない部分を遮光すると
共に、配線層１２による電界による液晶層３の乱れを抑
制し、更に画素領域周縁部の液晶層３を確実に画素電極
５１の電位をもって配向させることができ、この周縁部
の乱れを回避することができる。これにより、画質の向
上をはかることができる。
【００３３】
【実施例】以下図１の平面図と、図２及び図３の略線的
拡大断面図を参照して本発明を詳細に説明する。図１〜
図３において、図５〜図７に対応する部分には同一符号
を付して示す。この例においても、図４の回路図におい
て説明したアクティブマトリクス型の液晶表示装置の例
で透過型構成を採る場合を示し、相対向する透明の第１
及び第２の基板１及び２が設けられ、これらの間に液晶
層３が充填されて構成される。
拡大断面図を参照して本発明を詳細に説明する。図１〜
図３において、図５〜図７に対応する部分には同一符号
を付して示す。この例においても、図４の回路図におい
て説明したアクティブマトリクス型の液晶表示装置の例
で透過型構成を採る場合を示し、相対向する透明の第１
及び第２の基板１及び２が設けられ、これらの間に液晶
層３が充填されて構成される。
【００３４】即ちこの場合においても、図１に示すよう
に、Ａｌ等より成る配線層１２が、図４における映像信
号サンプルホールド回路からの信号線として形成され
る。４は図４におけるスイッチング素子６１としての薄
膜トランジスタＴＦＴを構成する半導体層で、この半導
体層４の一部に不純物注入等により低抵抗化がなされて
Ｓ／Ｄ領域５及び６、チャネル形成領域７が形成され
る。そしてこれらＳ／Ｄ領域５及び６、チャネル形成領
域７上にゲート絶縁層（図示せず）を介してゲート電極
９が例えば配線層１２と直交する方向に延長して被着形
成される。このゲート電極９は、図４において垂直走査
回路６３からのスイッチング素子６１への配線となる。
に、Ａｌ等より成る配線層１２が、図４における映像信
号サンプルホールド回路からの信号線として形成され
る。４は図４におけるスイッチング素子６１としての薄
膜トランジスタＴＦＴを構成する半導体層で、この半導
体層４の一部に不純物注入等により低抵抗化がなされて
Ｓ／Ｄ領域５及び６、チャネル形成領域７が形成され
る。そしてこれらＳ／Ｄ領域５及び６、チャネル形成領
域７上にゲート絶縁層（図示せず）を介してゲート電極
９が例えば配線層１２と直交する方向に延長して被着形
成される。このゲート電極９は、図４において垂直走査
回路６３からのスイッチング素子６１への配線となる。
【００３５】一方この半導体層４の延長部には付加容量
Ｃｓが形成され、例えばこの半導体層４の一部が低抵抗
化されて第１の電極２１が形成され、図示しないがゲー
ト絶縁層の少なくとも一部と同一の構成層より成る誘電
体層を介してこれの上に上述のゲート電極９と同一の構
成層によって第２の電極２３が被着される。この第２の
電極２３は、例えばゲート電極９と同様に配線層１２と
直交する方向に延長されて例えば接地線とされる。
Ｃｓが形成され、例えばこの半導体層４の一部が低抵抗
化されて第１の電極２１が形成され、図示しないがゲー
ト絶縁層の少なくとも一部と同一の構成層より成る誘電
体層を介してこれの上に上述のゲート電極９と同一の構
成層によって第２の電極２３が被着される。この第２の
電極２３は、例えばゲート電極９と同様に配線層１２と
直交する方向に延長されて例えば接地線とされる。
【００３６】そして、これら薄膜トランジスタＴＦＴの
ゲート電極９、付加容量Ｃｓ上の配線層１２、第２の電
極２３とにより囲まれた領域に、薄膜トランジスタＴＦ
Ｔの一部と付加容量Ｃｓとの上を覆って、図１において
斜線を付して示すように枠状に、光を透過しないＴｉ等
より成る金属層１４が被着され、更にこの金属層１４に
よって囲まれた領域上に破線Ｉでその輪郭を示すよう
に、ＩＴＯ等の透明導電層より成る画素電極５１が被着
形成される。このとき金属層１４の一部に画素電極５１
を直接的に接触させて、この金属層１４と画素電極５１
とが電気的に接続されるようになす。
ゲート電極９、付加容量Ｃｓ上の配線層１２、第２の電
極２３とにより囲まれた領域に、薄膜トランジスタＴＦ
Ｔの一部と付加容量Ｃｓとの上を覆って、図１において
斜線を付して示すように枠状に、光を透過しないＴｉ等
より成る金属層１４が被着され、更にこの金属層１４に
よって囲まれた領域上に破線Ｉでその輪郭を示すよう
に、ＩＴＯ等の透明導電層より成る画素電極５１が被着
形成される。このとき金属層１４の一部に画素電極５１
を直接的に接触させて、この金属層１４と画素電極５１
とが電気的に接続されるようになす。
【００３７】そしてこれら各素子が形成される一方の基
板（図示せず）に相対向して設けられる他方の基板（図
示せず）上に、ブラックマスク部４１が上述の各素子等
の不要部分を遮光するために設けられる。
板（図示せず）に相対向して設けられる他方の基板（図
示せず）上に、ブラックマスク部４１が上述の各素子等
の不要部分を遮光するために設けられる。
【００３８】４１Ｃはこのブラックマスク部の開口部
で、位置合せ裕度を考慮して、画素電極５１の外縁部よ
り内側にその開口内縁が位置するように設けられる。こ
の場合、付加容量Ｃｓ上においては、第２の電極２３と
画素電極５１との平面上の距離ｄ1 を２μｍ程度とし、
また配線層１２と画素電極５１との平面上の距離ｄ2 を
後述する理由により３．５μｍ程度とすることができ
る。
で、位置合せ裕度を考慮して、画素電極５１の外縁部よ
り内側にその開口内縁が位置するように設けられる。こ
の場合、付加容量Ｃｓ上においては、第２の電極２３と
画素電極５１との平面上の距離ｄ1 を２μｍ程度とし、
また配線層１２と画素電極５１との平面上の距離ｄ2 を
後述する理由により３．５μｍ程度とすることができ
る。
【００３９】図１におけるＣ−Ｃ線上の、即ち薄膜トラ
ンジスタＴＦＴ及び付加容量Ｃｓを構成する部分の略線
的拡大断面図を図２に示す。
ンジスタＴＦＴ及び付加容量Ｃｓを構成する部分の略線
的拡大断面図を図２に示す。
【００４０】図２において１は一方の例えば第１の基板
１で、その内面には半導体層４が形成され、この半導体
層４には、各画素のスイッチング素子６１となる薄膜ト
ランジスタＴＦＴを構成するＳ／Ｄ領域５及び６と、こ
れら間にチャネル形成領域７が形成される。また半導体
層４のチャネル形成領域７上には、ＳｉＯ2 、Ｓｉ3 Ｎ
4 等より成るゲート絶縁層８が形成され、これの上に例
えば半導体層より成るゲート電極９が被着形成される。
１で、その内面には半導体層４が形成され、この半導体
層４には、各画素のスイッチング素子６１となる薄膜ト
ランジスタＴＦＴを構成するＳ／Ｄ領域５及び６と、こ
れら間にチャネル形成領域７が形成される。また半導体
層４のチャネル形成領域７上には、ＳｉＯ2 、Ｓｉ3 Ｎ
4 等より成るゲート絶縁層８が形成され、これの上に例
えば半導体層より成るゲート電極９が被着形成される。
【００４１】一方基板１上の他部にはＴＦＴ薄膜トラン
ジスタの製造と同時にこれと同一工程をもって付加容量
Ｃｓが形成される。すなわち、基板１上に形成した半導
体層４の一部に低比抵抗領域を形成してこれを一方の第
１電極２１とし、この上に薄膜トランジスタＴＦＴのゲ
ート絶縁層８と同一の工程によって誘電体層２３を形成
し、この誘電体層２３の上に第２の電極２２をゲート電
極９と同一の工程で形成して付加容量Ｃｓが構成され
る。
ジスタの製造と同時にこれと同一工程をもって付加容量
Ｃｓが形成される。すなわち、基板１上に形成した半導
体層４の一部に低比抵抗領域を形成してこれを一方の第
１電極２１とし、この上に薄膜トランジスタＴＦＴのゲ
ート絶縁層８と同一の工程によって誘電体層２３を形成
し、この誘電体層２３の上に第２の電極２２をゲート電
極９と同一の工程で形成して付加容量Ｃｓが構成され
る。
【００４２】そしてこれら薄膜トランジスタＴＦＴと、
付加容量Ｃｓの上を覆うように例えばＰＳＧより成る層
間絶縁層１１が被着され、所要部分に開口部１２Ｃが薄
膜トランジスタＴＦＴの一方のＳ／Ｄ領域５に達するよ
うに穿設され、この開口部１２Ｃ内を埋込むようにＡｌ
等より成る配線層１２が図３において説明した映像信号
サンプルホールド回路からの信号線として被着形成され
る。
付加容量Ｃｓの上を覆うように例えばＰＳＧより成る層
間絶縁層１１が被着され、所要部分に開口部１２Ｃが薄
膜トランジスタＴＦＴの一方のＳ／Ｄ領域５に達するよ
うに穿設され、この開口部１２Ｃ内を埋込むようにＡｌ
等より成る配線層１２が図３において説明した映像信号
サンプルホールド回路からの信号線として被着形成され
る。
【００４３】そしてこの上に全面的にＰＳＧ等より成る
層間絶縁層１３が被着され、この絶縁層１３及び１１に
わたって薄膜トランジスタＴＦＴの他方のＳ／Ｄ領域６
に達するように開口部５１Ｃが穿設される。そしてこの
開口部５１Ｃ内を埋込むようにＴｉ等よりなる光を透過
しない金属層１４が被着されて所要のパターンにパター
ニングされる。この場合、開口部５１Ｃ内から付加容量
Ｃｓ上を覆って、第１の電極２１の端部から距離ｄ1 ＝
２μｍ程度をもってオーバーラップさせるパターンとし
て形成する。そしてこの金属層１４上に直接的にＩＴＯ
等の透明導電層より成る画素電極５１が被着されてパタ
ーニングされる。
層間絶縁層１３が被着され、この絶縁層１３及び１１に
わたって薄膜トランジスタＴＦＴの他方のＳ／Ｄ領域６
に達するように開口部５１Ｃが穿設される。そしてこの
開口部５１Ｃ内を埋込むようにＴｉ等よりなる光を透過
しない金属層１４が被着されて所要のパターンにパター
ニングされる。この場合、開口部５１Ｃ内から付加容量
Ｃｓ上を覆って、第１の電極２１の端部から距離ｄ1 ＝
２μｍ程度をもってオーバーラップさせるパターンとし
て形成する。そしてこの金属層１４上に直接的にＩＴＯ
等の透明導電層より成る画素電極５１が被着されてパタ
ーニングされる。
【００４４】そして例えば薄膜トランジスタＴＦＴの上
部を覆うように、半導体層４の膜質を向上するためのＳ
ｉＮ等より成る絶縁層１５を被着し、この絶縁層１５、
画素電極５１上を覆って全面的にポリイミド等よりなる
配向層１６が被着されて第１の基板１が構成される。
部を覆うように、半導体層４の膜質を向上するためのＳ
ｉＮ等より成る絶縁層１５を被着し、この絶縁層１５、
画素電極５１上を覆って全面的にポリイミド等よりなる
配向層１６が被着されて第１の基板１が構成される。
【００４５】一方第２の基板２上には、ブラックマスク
部４１が所要のパターンに被着形成され、このブラック
マスク部４１上に三原色フィルタ部４２がパターニング
されてカラーフィルタ層４０が構成され、これらの上を
覆うように全面的にＰＳＧ等より成る絶縁層４３、ＩＴ
Ｏ等よりなる透明電極５２、ポリイミド等より成る配向
層４４が被着されて第２の基板２が構成される。４１Ｃ
はブラックマスク部４１の開口部、また３は第１及び第
２の基板１及び２間に充填される液晶層である。
部４１が所要のパターンに被着形成され、このブラック
マスク部４１上に三原色フィルタ部４２がパターニング
されてカラーフィルタ層４０が構成され、これらの上を
覆うように全面的にＰＳＧ等より成る絶縁層４３、ＩＴ
Ｏ等よりなる透明電極５２、ポリイミド等より成る配向
層４４が被着されて第２の基板２が構成される。４１Ｃ
はブラックマスク部４１の開口部、また３は第１及び第
２の基板１及び２間に充填される液晶層である。
【００４６】また図１においてＤ−Ｄ線上の略線的拡大
断面図を図３に示す。図３において、図２に対応する部
分には同一符号を付して説明する。この場合第１の基板
１上にはＡｌ等より成る配線層１２が形成され、これを
覆うようにＰＳＧ等より成る層間絶縁層１３が被着さ
れ、この上に所要の幅例えば２μｍの幅ｗT をもって、
また他部との間に後述する所要の間隔を保持するように
Ｔｉ等より成る金属層１４が被着され、更にこの上にＩ
ＴＯ等より成る画素電極５１がパターニングされて成
り、更にこの上にポリイミド等より成る配向層１６が被
着される。
断面図を図３に示す。図３において、図２に対応する部
分には同一符号を付して説明する。この場合第１の基板
１上にはＡｌ等より成る配線層１２が形成され、これを
覆うようにＰＳＧ等より成る層間絶縁層１３が被着さ
れ、この上に所要の幅例えば２μｍの幅ｗT をもって、
また他部との間に後述する所要の間隔を保持するように
Ｔｉ等より成る金属層１４が被着され、更にこの上にＩ
ＴＯ等より成る画素電極５１がパターニングされて成
り、更にこの上にポリイミド等より成る配向層１６が被
着される。
【００４７】他方の第２の基板２上には、ブラックマス
ク部４１が所要のパターンに被着され、これに一部重ね
合わせるように三原色フィルタ部４２が設けられてカラ
ーフィルタ層４０が構成されて成る。そしてこのカラー
フィルタ層４０上を覆って全面的にＰＳＧ等より成る絶
縁層４３を介してＩＴＯ等より成る透明電極５２が被着
され、ポリイミド等より成る配向層４４が被着されて第
２の基板２が構成される。
ク部４１が所要のパターンに被着され、これに一部重ね
合わせるように三原色フィルタ部４２が設けられてカラ
ーフィルタ層４０が構成されて成る。そしてこのカラー
フィルタ層４０上を覆って全面的にＰＳＧ等より成る絶
縁層４３を介してＩＴＯ等より成る透明電極５２が被着
され、ポリイミド等より成る配向層４４が被着されて第
２の基板２が構成される。
【００４８】この場合、上述したように、光マスクとな
る金属層１４を第１の基板１上に設ける構成を採るた
め、合わせ裕度を低減化することができて、配線層１２
とブラックマスク部４１の開口部４１Ｃとの間隔を従来
に比し小とすることができる。即ちこの場合、配線層１
２と金属層１４との平面上の距離ｄATを例えば１μｍ、
金属層１４の幅ｗT を上述したように例えば２μｍ、金
属層１４とブラックマスク部４１の開口部４１Ｃの端部
との平面上の距離ｄTBを例えば０．５μｍとして、配線
層１２とこの開口部４１Ｃ端部との間隔ｄ2 を３．５μ
ｍ程度とすることができる。
る金属層１４を第１の基板１上に設ける構成を採るた
め、合わせ裕度を低減化することができて、配線層１２
とブラックマスク部４１の開口部４１Ｃとの間隔を従来
に比し小とすることができる。即ちこの場合、配線層１
２と金属層１４との平面上の距離ｄATを例えば１μｍ、
金属層１４の幅ｗT を上述したように例えば２μｍ、金
属層１４とブラックマスク部４１の開口部４１Ｃの端部
との平面上の距離ｄTBを例えば０．５μｍとして、配線
層１２とこの開口部４１Ｃ端部との間隔ｄ2 を３．５μ
ｍ程度とすることができる。
【００４９】即ち画素電極５１と配線層１２とを確実に
電気的に分離するために２μｍの間隔を保持しつつ、配
線層１２とブラックマスク部４１の開口部４１Ｃとの間
隔を低減化することができる。
電気的に分離するために２μｍの間隔を保持しつつ、配
線層１２とブラックマスク部４１の開口部４１Ｃとの間
隔を低減化することができる。
【００５０】このように、本発明によれば従来の液晶表
示装置に比して、開口部４１Ｃの配線層１２からの距離
を、従来の５μｍに比し、１．５μｍ小とすることがで
き、その開口率を８〜１０％程度増大化することができ
た。
示装置に比して、開口部４１Ｃの配線層１２からの距離
を、従来の５μｍに比し、１．５μｍ小とすることがで
き、その開口率を８〜１０％程度増大化することができ
た。
【００５１】また特に本発明においては、この不要部分
を遮光する金属層１４を画素電極５１に電気的に接続し
て設けるものであり、このためこの金属層１４上によっ
て配線層１２の電界により液晶層３が配向された部分を
遮蔽することができると共に、この金属層１４自体によ
って配線層１２からの信号線電界を弱めることができ、
液晶層３の乱れを抑制することができる。
を遮光する金属層１４を画素電極５１に電気的に接続し
て設けるものであり、このためこの金属層１４上によっ
て配線層１２の電界により液晶層３が配向された部分を
遮蔽することができると共に、この金属層１４自体によ
って配線層１２からの信号線電界を弱めることができ、
液晶層３の乱れを抑制することができる。
【００５２】しかも画素電極５１と同電位とされた金属
層１４の電界によって、液晶層３を配向させることがで
きるため、画素電極５１によって配向させる領域を実質
的に広げることができることとなる。従って本発明構成
においては、従来画素領域の周縁部において発生してい
た配線層１２による乱れを確実に抑制し、周縁部を含め
て画質の均一な画素を得ることができて、液晶表示装置
全体の画質を向上させることができる。
層１４の電界によって、液晶層３を配向させることがで
きるため、画素電極５１によって配向させる領域を実質
的に広げることができることとなる。従って本発明構成
においては、従来画素領域の周縁部において発生してい
た配線層１２による乱れを確実に抑制し、周縁部を含め
て画質の均一な画素を得ることができて、液晶表示装置
全体の画質を向上させることができる。
【００５３】また、上述の例においては、金属層１４を
ＩＴＯ等より成る画素電極５１と薄膜トランジスタＴＦ
Ｔの多結晶Ｓｉ半導体層等より成るＳ／Ｄ領域６との接
続部分に介在させる構成とした。従来このように特にＩ
ＴＯにより画素電極５１を構成する場合、その開口部５
１Ｃ内のカバレージが充分でなく、接触不良の原因とな
る恐れがあったが、上述の実施例によれば、Ｔｉ等より
成る金属層１４と画素電極５１との両層によってカバレ
ージを補償することができて不良品の発生を低減化する
ことができると共に、特に上述したように多結晶Ｓｉ等
より成るＳ／Ｄ領域６とＩＴＯ等より成る画素電極５１
とに上述の構成を適用する場合は、その電気抵抗を格段
に低減化させることができて、この部分におけるコンタ
クトを改善することができる。
ＩＴＯ等より成る画素電極５１と薄膜トランジスタＴＦ
Ｔの多結晶Ｓｉ半導体層等より成るＳ／Ｄ領域６との接
続部分に介在させる構成とした。従来このように特にＩ
ＴＯにより画素電極５１を構成する場合、その開口部５
１Ｃ内のカバレージが充分でなく、接触不良の原因とな
る恐れがあったが、上述の実施例によれば、Ｔｉ等より
成る金属層１４と画素電極５１との両層によってカバレ
ージを補償することができて不良品の発生を低減化する
ことができると共に、特に上述したように多結晶Ｓｉ等
より成るＳ／Ｄ領域６とＩＴＯ等より成る画素電極５１
とに上述の構成を適用する場合は、その電気抵抗を格段
に低減化させることができて、この部分におけるコンタ
クトを改善することができる。
【００５４】また本発明は上述の実施例に限らず、その
他種々の液晶表示装置に適用することができる。
他種々の液晶表示装置に適用することができる。
【００５５】
【発明の効果】上述したように本発明液晶表示装置によ
れば、第１の基板１上の画素電極５１の周囲部に光を透
過しない金属層１４を設ける構成を採るため、第１の基
板１上の画素電極５１の形成されない領域や光むらの原
因となる付加電極Ｃｓの第１の電極２１等の、光をマス
クすべき部分に対し、この同一基板１上に設ける金属層
１４によって位置合せを行うことができるため、合せ裕
度を低減化することができる。
れば、第１の基板１上の画素電極５１の周囲部に光を透
過しない金属層１４を設ける構成を採るため、第１の基
板１上の画素電極５１の形成されない領域や光むらの原
因となる付加電極Ｃｓの第１の電極２１等の、光をマス
クすべき部分に対し、この同一基板１上に設ける金属層
１４によって位置合せを行うことができるため、合せ裕
度を低減化することができる。
【００５６】従って、これと対向する第２の基板２側に
設けるブラックマスク部４１の開口部４１Ｃと配線層１
２との間隔を３．５μｍ程度に低減化することができ、
ブラックマスク部４１の開口率を大とすることができ
る。
設けるブラックマスク部４１の開口部４１Ｃと配線層１
２との間隔を３．５μｍ程度に低減化することができ、
ブラックマスク部４１の開口率を大とすることができ
る。
【００５７】特に例えば高精細即ち小画素の液晶表示装
置に本発明を適用することによって、開口部の増大化に
より画面の明るさの向上をはかることができる。
置に本発明を適用することによって、開口部の増大化に
より画面の明るさの向上をはかることができる。
【００５８】また、配線層１２の電界をこの画素電極５
１と電気的に接続された金属層１４の電界によって弱め
ることができて、この部分における液晶層３への信号線
電界の影響を低減化することができ、更にこの金属層１
４自体によって周辺の液晶層３を配向させることができ
る。即ちこの金属層１４によって画素電極５１が設けら
れない部分を遮光すると共に、配線層１２による電界に
よる液晶層３の乱れを抑制し、更に画素領域周縁部の液
晶層３を確実に画素電極５１の電位をもって配向させる
ことができて、この周縁部の乱れを回避することができ
る。これにより、画質の向上をはかることができる。
１と電気的に接続された金属層１４の電界によって弱め
ることができて、この部分における液晶層３への信号線
電界の影響を低減化することができ、更にこの金属層１
４自体によって周辺の液晶層３を配向させることができ
る。即ちこの金属層１４によって画素電極５１が設けら
れない部分を遮光すると共に、配線層１２による電界に
よる液晶層３の乱れを抑制し、更に画素領域周縁部の液
晶層３を確実に画素電極５１の電位をもって配向させる
ことができて、この周縁部の乱れを回避することができ
る。これにより、画質の向上をはかることができる。
【００５９】更に、上述したように画素電極５１とＳ／
Ｄ領域６との開口部５１Ｃ内に金属層１４を介在させる
構成を採る場合は、金属層１４と画素電極５１との両層
によってカバレージを補償することができて不良品の発
生を低減化することができると共に、特に上述したよう
に多結晶Ｓｉ等より成るＳ／Ｄ領域６とＩＴＯ等より成
る画素電極５１との電気抵抗を格段に低減化させること
ができて、この部分におけるコンタクトを改善すること
ができる。
Ｄ領域６との開口部５１Ｃ内に金属層１４を介在させる
構成を採る場合は、金属層１４と画素電極５１との両層
によってカバレージを補償することができて不良品の発
生を低減化することができると共に、特に上述したよう
に多結晶Ｓｉ等より成るＳ／Ｄ領域６とＩＴＯ等より成
る画素電極５１との電気抵抗を格段に低減化させること
ができて、この部分におけるコンタクトを改善すること
ができる。
【図１】本発明液晶表示装置の一例の要部の略線的拡大
平面図である。
平面図である。
【図２】本発明液晶表示装置の一例の要部の略線的拡大
断面図である。
断面図である。
【図３】本発明液晶表示装置の一例の要部の略線的拡大
断面図である。
断面図である。
【図４】液晶表示装置の一例の要部の等価回路図であ
る。
る。
【図５】従来の液晶表示装置の一例の要部の略線的拡大
平面図である。
平面図である。
【図６】従来の液晶表示装置の一例の要部の略線的拡大
断面図である。
断面図である。
【図７】従来の液晶表示装置の一例の要部の略線的拡大
断面図である。
断面図である。
１ 第１の基板 ２ 第２の基板 ３ 液晶層 ４ 半導体層 ５ Ｓ／Ｄ領域 ６ Ｓ／Ｄ領域 ７ チャネル形成層 ８ ゲート絶縁層 ９ ゲート電極 １１ 絶縁層 １２ 配線層 １３ 絶縁層 １４ 金属層 １５ 絶縁層 １６ 保護層 ２１ 第１の電極 ２２ 誘電体層 ２３ 第２の電極 ４０ カラーフィルタ層 ４１ ブラックマスク部 ４２ 三原色フィルタ部 ４３ 絶縁層 ４４ 保護層 ５１ 画素電極 ５２ 透明電極
Claims (1)
- 【特許請求の範囲】 【請求項１】 相対向する第１の基板および第２の基板
と、これら基板間に充填された液晶層と、前記第１の基
板上にマトリクス状に配列されてなる画素電極と、この
画素電極に接続された薄膜トランジスタとからなる液晶
表示装置であって、前記画素電極の周囲部に前記画素電
極と電気的に接続されてかつ光を透過させない金属層
と、前記第２の基板の液晶層を充填する側に三原色フィ
ルタ部およびこれらフィルタ部の境界に設けられたブラ
ックマスク部とを有するカラーフィルタ層を設けたこと
ことを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18876691A JPH0534679A (ja) | 1991-07-29 | 1991-07-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18876691A JPH0534679A (ja) | 1991-07-29 | 1991-07-29 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0534679A true JPH0534679A (ja) | 1993-02-12 |
Family
ID=16229406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18876691A Pending JPH0534679A (ja) | 1991-07-29 | 1991-07-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0534679A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002244157A (ja) * | 2000-12-14 | 2002-08-28 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
| US6603524B1 (en) | 1996-08-05 | 2003-08-05 | Sharp Kabushiki Kaisha | LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines |
| JP2004145356A (ja) * | 2000-12-14 | 2004-05-20 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JP2007133365A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| JP2007133364A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| JP2008209780A (ja) * | 2007-02-27 | 2008-09-11 | Casio Comput Co Ltd | 液晶表示素子 |
| CN104656331A (zh) * | 2014-11-10 | 2015-05-27 | 友达光电股份有限公司 | 显示面板 |
-
1991
- 1991-07-29 JP JP18876691A patent/JPH0534679A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6603524B1 (en) | 1996-08-05 | 2003-08-05 | Sharp Kabushiki Kaisha | LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines |
| JP2002244157A (ja) * | 2000-12-14 | 2002-08-28 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
| JP2004145356A (ja) * | 2000-12-14 | 2004-05-20 | Seiko Epson Corp | 電気光学パネルおよび電子機器 |
| JP2007133364A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板とその製造方法 |
| JP2007133365A (ja) * | 2005-11-09 | 2007-05-31 | Lg Phillips Lcd Co Ltd | 液晶表示装置用アレイ基板及びその製造方法 |
| US8462281B2 (en) | 2005-11-09 | 2013-06-11 | Lg Display Co., Ltd. | Array substrate for liquid crystal display device with storage electrodes on the semiconductor layer and method of fabricating the same |
| JP2008209780A (ja) * | 2007-02-27 | 2008-09-11 | Casio Comput Co Ltd | 液晶表示素子 |
| CN104656331A (zh) * | 2014-11-10 | 2015-05-27 | 友达光电股份有限公司 | 显示面板 |
| US9318040B1 (en) | 2014-11-10 | 2016-04-19 | Au Optronics Corp. | Display panel |
| TWI626498B (zh) * | 2014-11-10 | 2018-06-11 | 友達光電股份有限公司 | 顯示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6259200B1 (en) | Active-matrix display apparatus | |
| US6005648A (en) | Display device | |
| KR100326906B1 (ko) | 면내스위칭형액정표시장치 | |
| JP3918412B2 (ja) | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 | |
| KR100700485B1 (ko) | 반도체장치 | |
| KR100351398B1 (ko) | 표시 장치 | |
| US6724443B1 (en) | Active matrix type display device | |
| JPH0876088A (ja) | 画像表示装置 | |
| JP2760462B2 (ja) | アクティブマトリクス基板 | |
| JPH0980416A (ja) | 液晶表示装置 | |
| JPH05297412A (ja) | 液晶表示装置 | |
| JPH09218424A (ja) | 薄膜トランジスタの液晶表示素子及びその製造方法 | |
| KR101274703B1 (ko) | 박막 트랜지스터 어레이 기판 및 이의 제조 방법 | |
| JPH07159811A (ja) | 液晶表示装置 | |
| JPH0534679A (ja) | 液晶表示装置 | |
| JP3326832B2 (ja) | 液晶表示装置 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JP2870075B2 (ja) | 薄膜トランジスタパネル及び液晶表示装置 | |
| JPH1010581A (ja) | 表示装置 | |
| JPH0815711A (ja) | アクティブマトリクス基板 | |
| JPH08334787A (ja) | 表示装置 | |
| JPH08160451A (ja) | アクティブマトリクス液晶表示素子 | |
| JPH1010580A (ja) | 表示装置 | |
| JP2702319B2 (ja) | アクティブマトリクス基板 | |
| JPH0950044A (ja) | アクティブマトリクス表示装置 |