JPH1010580A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH1010580A
JPH1010580A JP18563996A JP18563996A JPH1010580A JP H1010580 A JPH1010580 A JP H1010580A JP 18563996 A JP18563996 A JP 18563996A JP 18563996 A JP18563996 A JP 18563996A JP H1010580 A JPH1010580 A JP H1010580A
Authority
JP
Japan
Prior art keywords
common electrode
pixel electrode
electrode
display device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP18563996A
Other languages
English (en)
Inventor
Kouyuu Chiyou
宏勇 張
Naoaki Yamaguchi
直明 山口
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP18563996A priority Critical patent/JPH1010580A/ja
Priority to US08/881,872 priority patent/US6005648A/en
Publication of JPH1010580A publication Critical patent/JPH1010580A/ja
Priority to US09/345,110 priority patent/US6097454A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 アクティブマトリクス型の液晶表示装置にお
いて、画素に設けられる補助容量の構成に関する。 【構成】 透明導電性被膜よりなる画素電極24の周辺
部を覆うように、ブラックマトリクスを兼ねた金属のコ
モン電極22を配置する。ここでコモン電極22は、画
素の周辺部を覆うブラックマトリクスと機能し、かつ、
一定の電位に保持される。したがって、画素電極24と
コモン電極22とが重なった領域が補助容量25として
機能する。この補助容量は、絶縁膜23を介して構成さ
れる。そこで、この補助容量25をより大きなものとす
るために、コモン電極22を平坦化された表面を有する
絶縁層21上に形成する。かくすることにより、絶縁層
23を1μm程度にまで薄くしても、コモン電極と画素
電極の間のピンホール、リーク等を防止することがで
き、より大きな補助容量が得られる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、アク
ティブマトリクス型の表示装置(特に液晶表示装置)の
画素の構成に関する。さらにいうならば、画素電極と並
列に接続される補助容量とブラックマトリクス(BM)
の構成に関する。また、広くブラックマトリクスを必要
とするフラットパネルディスプテイの画素の構成に関す
る。
【0002】
【従来の技術】アクティブマトリクス回路を有する表示
装置が知られている。これは、画像データを伝達するた
めの複数のソース配線と、それに交差するように配置さ
れ、スイッチング信号を伝達するための複数のゲイト配
線と、それらの交差部に設けられた複数の画素を有する
構造のもので、スイッチング素子としては通常、トラン
ジスタ(特に薄膜トランジスタ)が用いられる。
【0003】画素は、スイッチングのためのトランジス
タのみならず、画素電極をも有し、トランジスタのゲイ
ト電極をゲイト配線に、ソースをソース配線に、ドレイ
ンを画素電極に接続した構造となる。なお、トランジス
タの動作上はソース、ドレインの区別は定常のものでは
なく、通常の電気回路的な定義からすると信号によって
変動するものであるが、以下の記述では、トランジスタ
に設けられた不純物領域のうち、単にソース配線に接続
する方をソース、画素電極に接続する方をドレインと称
する。
【0004】各画素にはトランジスタを一つ以上有す
る。特に2つ以上のトランジスタを直列に接続したもの
ではトランジスタが非選択状態でもリーク電流が低減で
きるので有効である。このような場合でも上記の定義を
適用し、ソース配線、画素電極のいずれにも接続しない
不純物領域は特に定義しないものとする。
【0005】画素電極は液晶を挟んで対向する電極との
間で容量(キャパシタ)を形成している。上記のトラン
ジスタは、この容量に電荷を出し入れするスイッチング
素子として機能する。しかし、実際の動作においては、
この画素電極部分のみでは、容量が値が小さすぎ、十分
な時間、必要な電荷を保持できない。そのため、別に補
助の容量を設ける必要がある。
【0006】従来は、この補助容量(保持容量ともい
う)を金属等の不透明な導電材料を別に設け、これと、
画素電極もしくは半導体層との間とで容量を形成してい
た。通常は、次行のゲイト配線が対向電極として用いら
れた。しかし、画素面積が大きい場合にはゲイト配線を
用いて形成された容量でも十分であったが、画素面積が
小さくなると、本来のゲイト配線のみでは容量が不十分
となり、補助容量の電極の面積を確保するためにゲイト
配線を必要以上に拡げることが要求された。このような
構造では、画素内に光を遮蔽する部分が存在することと
なるので、開口率が低下してしまう。
【0007】
【発明が解決しようとする課題】本発明は上記の問題に
鑑みてなされたものであり、実質的な開口率の低下をと
もなうことなく、十分な容量を得ることのできる画素の
構造を提供することを課題とする。
【0008】
【課題を解決するための手段】特にアクティブマトリク
ス型の液晶表示装置においては、画素電極の周囲には、
ブラックマトリクスという光を遮蔽する部材が必要とさ
れる。一般に、格子状に配置されたソース配線とゲイト
配線が形成されている領域においては、その上部が盛り
上がってしまう。
【0009】この結果、この部分における配向膜に対す
るラビング処理が上手くいかず、その部分での液晶分子
の配向性が乱れてしまう。そしてこのことにより、画素
の周辺部において、光が漏れたり、逆に光が十分に透過
しなかったりする現象が現れてしまう。また、この部分
において液晶に所定の電気光学的な動作を行わすことが
できなくなってしまう。
【0010】上記の現象が生じると、画素周辺の表示が
ぼやけたようになり、全体としての画像の鮮明さが失わ
れてしまう。この問題を解決するための構成として、画
素電極の縁の部分を覆うように遮光膜を配置する構成が
ある。この遮光膜はブラックマトリクス(BM)と称さ
れている。
【0011】本明細書で開示する第1の発明は、図1及
び図2のその具体的な構成を示すように、 ソース配線およびゲイト配線を覆って可視光を遮蔽す
る電極(一定の電位に保持されるので、コモン電極と称
する)が配置されている。 画素電極の周辺部は前記コモン電極と重なっている。 前記コモン電極は平坦化された有機樹脂層表面に形成
されている。 この重なった領域が補助容量として機能する、という
特徴を有する。
【0012】上記の構成においては、画素電極およびト
ランジスタのソース、ドレインの一部以外の領域を全て
コモン電極によって入射光から遮光することができる。
特に、ソース配線やゲイト配線を完全に外部からシール
ドすることができる。このようにすることにより、ソー
ス配線やゲイト配線に外部から電磁波が飛び込み、装置
の誤動作や動作不良が生じてしまうことも防ぐことがで
きる。
【0013】また開口率の低下の招かずに補助容量を形
成することができる。これは、ブラックマトリクス自体
は本来必要とされているものであり、本発明では、ブラ
ックマトリクスの部分に補助容量を形成するためであ
る。ここで、の構成は容量を大きくする上で有効であ
る。コモン電極の凹凸が激しいと、それに重ねて設けら
れる画素電極との絶縁性を高めるために、間に存在する
絶縁層を厚くする必要がある。特に絶縁層として有機樹
脂膜を用いる場合には、通常2μm以上の厚さが必要と
なる。
【0014】しかしながら、コモン電極の凹凸が小さい
と、間の絶縁層の厚さも1μm以下で十分である。容量
は間の絶縁層の厚さに反比例するので、絶縁層が薄いほ
ど大きな容量が得られる。上記構成において、画素電極
はITO(インディウム錫酸化物)等の透明導電膜で構
成される。基本的な構成においては、画素電極は各画素
に一つであるが、一つの画素において、画素電極を複数
に分割する構成も採用してもよい。
【0015】画素電極の周囲の縁の部分と重なる形で配
置されるコモン電極(ブラックマトリクス)は、チタン
やクロムで構成される。上記の説明から明らかなように
コモン電極は、補助容量を構成する一方の電極としても
機能する。コモン電極は、遮光性を高める目的から画素
電極の周辺部全てにおいて重なるようにすることが好ま
しい。また、かくすると、補助容量の面積が増大し、容
量の増大となる。
【0016】また、画素電極とコモン電極の間に存在す
る絶縁層の誘電率が、コモン電極がその表面に形成され
る有機樹脂層の誘電率よりも高くすると、当然のことな
がら、補助容量を大きくできる。一般に、配線間の容量
結合が大きくなるので、半導体回路においては絶縁層の
誘電率を高くすることは避けられてきた。しかしなが
ら、本発明においては、主たる配線であるソース配線、
ゲイト配線はコモン電極によって遮蔽された状態にあ
り、該絶縁層を介して、画素電極と容量結合する配線は
皆無である。したがって、該絶縁層を高誘電材料とする
ことに関しては全く問題がない。
【0017】第2の発明の構成は、 画素電極の周辺部に重ねて光を遮蔽し、一定の電位に
保持されたコモン電極が配置されている。 前記画素電極と前記コモン電極とは、絶縁膜を介して
容量を構成している。 前記コモン電極はソース配線及びゲイト配線上に設け
られた表面が平坦化された有機樹脂層に配置されている という特徴を有する。第2の発明の作用、効果は、第1
の発明に関して説明したものと同じである。
【0018】第3の発明の構成は、例えば図1及び図2
の例示するように、 透明導電性被膜よりなる画素電極の層 遮光材料よりなるコモン電極の層 表面が平坦化された有機樹脂層 ソース配線の層 ゲイト配線の層 を有し、前記画素電極とコモン電極との間で容量が形成
されているという特徴を有する。
【0019】上記の構成は、最も入射光側に画素電極を
配置し、次にコモン電極(ブラックマトリクス)を配置
することにより、その下層に配置されるソース線やゲイ
ト線、さらにトランジスタを完全に遮光することができ
る。この構成は、遮光のみならず、外部からの電磁波に
よる影響を排除する意味でも非常に有用なものとなる。
【0020】第3の発明に関しても、画素電極とコモン
電極の間には有機樹脂層を設けてもよい。また、コモン
電極は画素電極の縁の部分と重なるようにすると該部分
で補助容量を形成することはできるので好ましい。さら
に、画素電極とコモン電極の間に存在する絶縁層の誘電
率が、コモン電極がその表面に形成される有機樹脂層の
誘電率よりも高くすると、当然のことながら、補助容量
を大きくできる。
【0021】
【実施例】図1及び図2に本明細書で開示する発明を利
用したアクティブマトリクス型の液晶表示装置の画素の
構成を示す。図1に本実施例の作製工程断面図の概略
を、また、図2に本実施例の各配線、コモン電極、画素
電極、半導体層等の配置を示す。図2の番号は図1のも
のと対応する。図2(A)の点線X−Yに沿った断面を
図1に示すが、図1は概念的なものであり、図2の配置
とは厳密には同一ではない。
【0022】また、図1及び図2に示されているのは、
薄膜トランジスタが配置された基板側の構成のみであ
り、実際には、対向する基板(対向基板)も存在し、対
向基板と図1に示す基板との間に液晶が数μmの間隔を
有して保持される。以下、図1にしたがって、作製工程
を説明する。図1(A)に示すように、下地の酸化珪素
膜(図示せず)の設けられたガラス基板11上にはトラ
ンジスタの半導体層(活性層)12が設けられる。
【0023】活性層12は、非晶質珪素膜を加熱または
レーザー光の照射によって、結晶化させた結晶性珪素膜
で構成される。活性層12を覆って、ゲイト絶縁膜13
が形成される。ゲイト絶縁膜13の材料としては、酸化
珪素もしくは窒化珪素が好ましく、例えば、プラズマC
VD法によって形成された酸化珪素膜を用いればよい。
ゲイト絶縁膜上には、公知のスパッタ法によりアルミニ
ウム−チタン合金によってゲイト配線(ゲイト電極)1
4が形成される。(図1(A))
【0024】この状態での回路の配置を図2(A)に示
す。(図2(A)) 次にゲイト配線をマスクとして公知のイオンドーピング
法によって活性層にN型もしくはP型の不純物を導入
し、ソース15、ドレイン16を形成する。不純物導入
後、必要によっては、熱アニールもしくはレーザーアニ
ール等によって不純物の活性化(半導体膜の再結晶化)
をおこなってもよい。以上の工程の後,窒化珪素膜(も
しくは酸化珪素膜)17をプラズマCVD法で堆積す
る。これは第1の層間絶縁物として機能する。(図1
(B))
【0025】次に、第1の層間絶縁物17にソース15
およびドレイン16に達するコンタクトホールを形成す
る。そして、公知のスパッタ法によりチタンとアルミニ
ウムの多層膜を形成し、これをエッチングして、ソース
配線18およびドレイン電極19を形成する。以上の工
程の後,窒化珪素膜(もしくは酸化珪素膜)20をプラ
ズマCVD法で堆積する。これは第2の層間絶縁物とし
て機能する。第2の層間絶縁物としては窒化珪素を用い
る方が好ましい。かくすると、上層の有機樹脂層に存在
する不純物が下層のトランジスタに浸透するのを阻止す
る上で有効である。(図1(C)) この状態での回路の配置を図2(B)に示す。(図2
(B))
【0026】次にスピンコーティング法により第1の有
機樹脂層21を形成する。スピンコーティング法の代わ
りに印刷法を用いると量産性を高めることができる。有
機樹脂層の上面は平坦に形成される。そして、公知のス
パッタ法により、クロム膜を形成し、これをエッチング
して、コモン電極22を形成する。クロム以外にチタン
を用いてもよい。(図1(D)) この状態での回路の配置を図2(C)に示す。図からわ
かるように、コモン電極はソース配線とゲイト配線を覆
うように形成される。(図2(C))
【0027】さらに、スピンコーティング法により第2
の有機樹脂層23を形成する。その厚さは、コモン電極
の厚さより厚いことが必要であるが、典型的には、0.
5〜1μmとするとよい。この場合、コモン電極上の部
分での厚さは0.3μm以上とできる。そして、第2の
有機樹脂層23および第1の有機樹脂層21、さらに、
第2の層間絶縁物20を連続的にエッチングして、ドレ
イン電極19に達するコンタクトホールを形成する。
【0028】次に、公知のスパッタ法により、ITO膜
を形成し、これをエッチングして、画素電極24a、2
4bおよび24cを形成する。画素電極24cは当該ト
ランジスタの画素電極であり、画素電極24aおよび2
4bは隣接する画素電極である。画素電極24a乃至2
4bがコモン電極22と重なる部分には、第2の有機樹
脂層23を介して、容量25a、25b、25cが、そ
れぞれ形成される。第1の有機樹脂層21の表面が平坦
であるため、コモン電極の凹凸が少なく、したがって、
有機樹脂層23を薄いものとすることができる。このた
め、容量25a乃至25cは大きな容量とすることがで
きる。(図1(E))
【0029】この状態での回路の配置を図2(D)に示
す。なお、図においては画素電極および画素電極とコモ
ン電極の重なりの部分(すなわち、容量の存在する部
分)の位置を分かりやすくするため、網掛けで示す。図
からわかるように、画素電極はコモン電極に重なるよう
に形成され、コモン電極がブラックマトリクスとして機
能する。例えば、強光の照射による電荷の発生や蓄積を
防ぐこともできる。
【0030】また、単なる遮光のみではなく、コモン電
極22は、外部からの電磁波に対するシールドとしても
機能する。即ち、ゲイト配線14やソース配線18がア
ンテナとなることによる不要な信号の侵入を防ぐ機能も
有する。(図2(D)) なお、図2(C)に明らかなように、コモン電極22
は、薄膜トランジスタのチャネルをも覆うように配置さ
れている。これは、薄膜トランジスタに光が照射される
ことによって、その動作に影響が出ることを防ぐためで
ある。
【0031】ここでは、第2の有機樹脂層23を単層に
した構成を示したが、多層構造にしてもよい。また、無
機材料やより誘電率の高い材料により構成してもよい。
なぜならば、第2の有機樹脂層に相当する絶縁層を介し
て画素電極と下層の配線が容量結合することは全くない
からである。第2の有機樹脂層に相当する絶縁層を高誘
電材料とすると補助容量を高くする上で効果的である。
【0032】
【発明の効果】画素電極の周辺部を覆うブラックマトリ
クスと画素電極とを絶縁膜を介して一部重ねることによ
り、その部分を補助容量として構成することができる。
このこと自体は、画素の開口率を低下させる要因ではな
い。また、絶縁膜を薄くすることができるので、その容
量値を大きなものとすることができる。
【0033】本明細書に開示する発明は、アクティブマ
トリクス型の液晶電気光学装置のみではなく、画素電極
とその周辺を覆うブラックマトリクスと、薄膜トランジ
スタに接続さえる補助容量とが必要とされるフラットパ
ネルディスプレイ一般に利用することができる。このよ
うに本発明は工業上、有益である。
【図面の簡単な説明】
【図1】 本発明の1実施例の作製工程断面図を示す。
【図2】 実施例の配線等の配置を示す。
【符号の説明】
11 ガラス基板 12 活性層 13 ゲイト絶縁膜 14 ゲイト配線(ゲイト電極) 15 ソース 16 ドレイン 17 第1の層間絶縁物 18 ソース配線 19 ドレイン電極 20 第2の層間絶縁物 21 第1の有機樹脂層 22 コモン電極 23 第2の有機樹脂層 24 画素電極 25 補助容量

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 格子状に配置されたソース配線とゲイト
    配線とを有し、 前記ソース配線またはゲイト配線によって囲まれた領域
    には、少なくも一つの画素電極を有し、 前記画素電極の層と前記ソース配線とゲイト配線の層の
    間には、前記ソース配線およびゲイト配線を覆って可視
    光を遮蔽する材料よりなり、一定の電位に保持されたコ
    モン電極を有し、 前記画素電極の周辺部は前記コモン電極と重なってお
    り、 前記コモン電極は平坦化された有機樹脂層表面に形成さ
    れ、 該重なった領域が補助容量として機能することを特徴と
    するアクティブマトリクス型表示装置。
  2. 【請求項2】 格子状に配置されたソース配線とゲイト
    配線とを有し、 前記ソース配線またはゲイト配線によって囲まれた領域
    には、少なくも一つの画素電極を有し、 画素電極の周辺部に重ねて可視光を遮蔽する材料よりな
    り、一定の電位に保持されたコモン電極を有し、 前記画素電極と前記コモン電極とは、絶縁膜を介して容
    量を構成しており、 前記コモン電極は前記ソース配線及びゲイト配線上に設
    けられた表面が平坦化された有機樹脂層に配置されてい
    ることを特徴とするアクティブマトリクス型表示装置。
  3. 【請求項3】 入射光側から順に透明導電性被膜よりな
    る画素電極の層、 遮光材料よりなるコモン電極の層、 ソース配線の層、 ゲイト配線の層、 を有し、 前記コモン電極の層とソース配線の層の間には、表面が
    平坦化された有機樹脂層が設けられ、 前記画素電極とコモン電極との間で容量が形成されてい
    ることを特徴とするアクティブマトリクス型表示装置。
  4. 【請求項4】 請求項1乃至請求項3において、画素電
    極とコモン電極の間には有機樹脂層が存在することを特
    徴とするアクティブマトリクス型表示装置。
  5. 【請求項5】 請求項3において、コモン電極は画素電
    極の縁の部分と重なって配置されていることを特徴とす
    る表示装置。
  6. 【請求項6】 請求項3において、コモン電極によって
    ソース配線とゲイト配線とは入射光から遮光されている
    ことを特徴とする表示装置。
  7. 【請求項7】 請求項1乃至請求項3において、画素電
    極とコモン電極の間に存在する絶縁層の誘電率は、コモ
    ン電極がその表面に形成される有機樹脂層の誘電率より
    も高いことを特徴とするアクティブマトリクス型表示装
    置。
JP18563996A 1996-06-25 1996-06-25 表示装置 Withdrawn JPH1010580A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18563996A JPH1010580A (ja) 1996-06-25 1996-06-25 表示装置
US08/881,872 US6005648A (en) 1996-06-25 1997-06-24 Display device
US09/345,110 US6097454A (en) 1996-06-25 1999-06-29 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18563996A JPH1010580A (ja) 1996-06-25 1996-06-25 表示装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2005268761A Division JP2006003925A (ja) 2005-09-15 2005-09-15 表示装置
JP2005268749A Division JP2006018326A (ja) 2005-09-15 2005-09-15 表示装置

Publications (1)

Publication Number Publication Date
JPH1010580A true JPH1010580A (ja) 1998-01-16

Family

ID=16174299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18563996A Withdrawn JPH1010580A (ja) 1996-06-25 1996-06-25 表示装置

Country Status (1)

Country Link
JP (1) JPH1010580A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096963A (ja) * 1996-08-30 1998-04-14 Lg Electron Inc 液晶表示装置及びその製造方法
KR100535254B1 (ko) * 1997-03-28 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
KR100590739B1 (ko) * 1998-04-03 2006-10-04 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
CN100449391C (zh) * 2006-08-04 2009-01-07 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
US7626648B2 (en) 2004-11-10 2009-12-01 Nec Corporation Pixel circuit substrate, LCD apparatus and projection display apparatus having interlayer insulating film comprising a laminate of inorganic insulating material having a uniformly flat surface over TFT
JP2011139047A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2013186165A (ja) * 2012-03-06 2013-09-19 Japan Display West Co Ltd 表示装置、電子機器
JP2014170952A (ja) * 1999-08-31 2014-09-18 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1096963A (ja) * 1996-08-30 1998-04-14 Lg Electron Inc 液晶表示装置及びその製造方法
US8531619B2 (en) 1997-03-28 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal display device with overlapping conductive film and pixel electrode
US7948571B2 (en) 1997-03-28 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode structure
KR100535254B1 (ko) * 1997-03-28 2006-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브매트릭스형 표시장치, 반도체장치 및 반도체 표시장치
US7483089B2 (en) 1997-03-28 2009-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having thin film transistor with particular drain electrode
US8248551B2 (en) 1997-03-28 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including capacitor line parallel to source line
KR100590739B1 (ko) * 1998-04-03 2006-10-04 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
JP2015129968A (ja) * 1999-08-31 2015-07-16 株式会社半導体エネルギー研究所 半導体装置
US9250490B2 (en) 1999-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device including light shielding film
JP2014170952A (ja) * 1999-08-31 2014-09-18 Semiconductor Energy Lab Co Ltd 半導体装置
US9466622B2 (en) 1999-08-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a thin film transistor and a storage capacitor
JP2016153917A (ja) * 1999-08-31 2016-08-25 株式会社半導体エネルギー研究所 半導体装置
US8933455B2 (en) 1999-08-31 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Display device comprising pixel
JP2015008336A (ja) * 1999-08-31 2015-01-15 株式会社半導体エネルギー研究所 半導体装置
KR100807581B1 (ko) * 2001-06-21 2008-02-28 엘지.필립스 엘시디 주식회사 액정 표시장치의 구조 및 그 제조방법
US7626648B2 (en) 2004-11-10 2009-12-01 Nec Corporation Pixel circuit substrate, LCD apparatus and projection display apparatus having interlayer insulating film comprising a laminate of inorganic insulating material having a uniformly flat surface over TFT
CN100449391C (zh) * 2006-08-04 2009-01-07 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
TWI510849B (zh) * 2009-12-04 2015-12-01 Semiconductor Energy Lab 顯示裝置
US9070596B2 (en) 2009-12-04 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device
US9411208B2 (en) 2009-12-04 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
CN103746001A (zh) * 2009-12-04 2014-04-23 株式会社半导体能源研究所 显示装置
JP2011139047A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 表示装置
JP2013186165A (ja) * 2012-03-06 2013-09-19 Japan Display West Co Ltd 表示装置、電子機器

Similar Documents

Publication Publication Date Title
JP3901902B2 (ja) 液晶表示装置
US6005648A (en) Display device
JP3708637B2 (ja) 液晶表示装置
KR100351398B1 (ko) 표시 장치
KR100918138B1 (ko) 표시 장치 및 그 제조 방법
US6259200B1 (en) Active-matrix display apparatus
JP3267011B2 (ja) 液晶表示装置
JP3796070B2 (ja) 液晶表示装置
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
JP2760462B2 (ja) アクティブマトリクス基板
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
JPH0954342A (ja) アクティブマトリクス液晶表示パネル及びその製造方法
JPH1010581A (ja) 表示装置
JPH1010580A (ja) 表示装置
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
JP4011606B2 (ja) 表示装置
JP2006018326A (ja) 表示装置
JP3901925B2 (ja) アクティブマトリクス型の液晶表示装置
JPH09274202A (ja) 薄膜トランジスタアレイ基板
JP2006003925A (ja) 表示装置
KR20010058190A (ko) 박막 트랜지스터 액정표시장치
JP2005189862A (ja) 表示装置及びその作製方法
JP2005134925A (ja) 表示装置及びその作製方法
JP2005148766A (ja) 液晶表示装置
KR20020069624A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071220